CN219678775U - 印制电路板及电子设备 - Google Patents

Abstract

本申请提供一种印制电路板及电子设备，涉及电路板技术领域，用于解决信号走线存在信号传输不完整的技术问题，该印制电路板包括电路板本体；USB总线，设置在电路板本体的顶层，且USB总线的引脚贯穿电路板本体并延伸至电路板本体的底层；静电阻抗器，设置在电路板本体的底层，静电阻抗器至USB总线的引脚的距离小于或等于2.5mm。本申请能够克服USB3.0差分信号走线的多次换层会造成高速差分走线阻抗不匹配，信号畸变，存在信号传输完整性的问题，提高了阻抗匹配的一致性，保证了信号传输的完整性。

Description

印制电路板及电子设备

技术领域

本申请涉及电路板技术领域，尤其涉及一种印制电路板及电子设备。

背景技术

USB3.0又称为SuperSpeedUSB总线，可以为与计算机或音频/高端设备相连接的各种设备提供一种标准接口，与高速(High Speed)USB2.0总线相比，极大的提高了带宽。

相关技术中，印制电路板上设置有USB3.0差分信号走线和HDMI(High-DefinitionMultimedia Interface，高清晰度多媒体接口)，由于结构和方案的限制，USB3.0差分信号走线和HDMI会有交叉情况，基于信号的重要程度，通常会将USB3.0差分信号走线进行换层，以提高信号传输的完整性；另外，除了要考虑信号传输的完整性之外，还要考虑防静电能力，为了避免USB3.0端子外部瞬间高压进入信号引脚对主板器件造成损坏，通常会在USB3.0端子入口增加静电阻抗器(Electro-Static discharge，简称ESD)，且要求与端子在同一层并靠近USB3.0端子的引脚设置。

然而，由于USB3.0差分信号走线的多次换层会造成高速差分走线阻抗不匹配，信号畸变，存在信号传输完整性的问题。

实用新型内容

鉴于上述问题，本申请实施例提供一种印制电路板及电子设备，能够克服USB3.0差分信号走线的多次换层会造成高速差分走线阻抗不匹配，信号畸变，存在信号传输完整性的问题，提高了阻抗匹配的一致性，保证了信号传输的完整性。

为了实现上述目的，本申请实施例提供如下技术方案：

本申请实施例第一方面提供一种印制电路板，包括：电路板本体；

USB总线，设置在所述电路板本体的顶层，且所述USB总线的引脚贯穿所述电路板本体并延伸至所述电路板本体的底层；

静电阻抗器，设置在所述电路板本体的底层，所述静电阻抗器至所述USB总线的所述引脚的距离小于或等于2.5mm。

在本申请一些可选的实施例中，所述电路板本体的底层设置有覆盖所述电路板本体的底层表面的铜皮，所述USB总线的所述引脚包括固定引脚和信号引脚，所述固定引脚与所述信号引脚之间的所述铜皮上设置有防静电槽。

在本申请一些可选的实施例中，所述防静电槽的宽度为1mm～1.6mm。

在本申请一些可选的实施例中，所述防静电槽的宽度为1mm。

在本申请一些可选的实施例中，所述防静电槽的两端分别朝向所述电路板本体的边缘延伸。

在本申请一些可选的实施例中，所述铜皮上靠近所述防静电槽的端部设置有静电泄放结构，所述静电泄放结构被配置为将所述防静电槽导向至所述静电泄放结构处的静电进行泄放。

在本申请一些可选的实施例中，所述静电泄放结构为导向螺钉孔或接地的所述铜皮。

在本申请一些可选的实施例中，所述电路板本体包括依次层叠设置的底层走线层、介质层和顶层走线层，所述介质层上设置有信号过孔；

所述印制电路板还包括主芯片和信号走线，所述主芯片设置在所述电路板本体的顶层，所述信号走线与所述USB总线的引脚连接，并依次经所述静电阻抗器和所述信号过孔与所述主芯片的引脚连接。

在本申请一些可选的实施例中，所述底层走线层背离所述介质层的一侧设置有第一阻焊层，所述第一阻焊层设置有焊盘开窗；

所述USB总线还具有测点，所述测点与所述焊盘开窗的位置相对应，在沿所述电路板本体的厚度方向上，所述测点与所述焊盘开窗之间的间距大于或等于0.3mm。

本申请实施例第二方面还提供一种电子设备，包括上述实施例提供的印制电路板。

本申请实施例提供的印制电路板及电子设备中，通过将USB总线设置在电路板本体的顶层，将静电阻抗器设置在电路板本体的底层，即USB总线和静电阻抗器设置在电路板本体的不同层，USB总线的引脚贯穿电路板本体延伸至电路板本体的底层，这样，一方面，USB总线的引脚与静电阻抗器之间的距离可以控制在小于或等于2.5mm的范围内，以通过静电阻抗器使得USB总线端子的静电得到快速的释放，从而提高印制电路板的工作可靠性；另一方面，减少了USB总线的信号走线的换层次数，从而避免换层造成USB总线的信号走线阻抗不匹配，信号畸变而导致信号传输不完整的问题，提高了USB总线的信号走线阻抗匹配的一致性，进而保证了信号传输的完整性。

除了上面所描述的本申请实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本申请实施例提供的印制电路板及电子设备所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的印制电路板中USB总线的接线图；

图2为本申请实施例提供的印制电路板的一种结构的俯视示意图；

图3为本申请实施例提供的印制电路板中电路板本体的剖面结构示意图；

图4为本申请实施例提供的印制电路板中电路板本体的俯视示意图；

图5为本申请实施例提供的印制电路板的另一种结构的俯视示意图；

图6为图5中A处的局部放大示意图；

图7为图5的仰视示意图。

附图标记：

100-印制电路板；

110-电路板本体；

111-底层走线层；

112-介质层；

113-顶层走线层；

114-信号走线；

115-包地线；

116-第一阻焊层；

117-第二阻焊层；

120-USB总线；

121-固定引脚；

122-信号引脚；

123-测点；

130-HDMI；

140-静电阻抗器；

150-铜皮；

151-防静电槽；

152-导向螺钉孔。

具体实施方式

USB3.0又称为SuperSpeedUSB总线，可以为与计算机或音频/高端设备相连接的各种设备提供一种标准接口，与高速(High Speed)USB2.0总线相比，为了达到总线对USB2.0/1.1/1.0的向下兼容，总线保留了USB2.0信号线(D+，D-，Vbus，GND)，同时增加了两对USB3.0超高速差分信号(SSTX+，SSTX-，SSRX+，SSRX-)，如图1中所示，一组差分对用来发射信号，另一组差分对用来接收信号，从而实现全双工传输，极大的提高了带宽。相关技术中，印制电路板100上设置有USB总线120(USB3.0差分信号走线)和HDMI130，由于结构和方案的限制，USB3.0差分信号走线和HDMI130会有交叉情况，如图2中所示，基于信号的重要程度，通常会将USB3.0差分信号走线进行换层，以提高信号传输的完整性；另外，除了要考虑信号传输的完整性之外，还要考虑防静电能力，为了避免USB3.0端子外部瞬间高压进入信号引脚对主板器件造成损坏，通常会在USB3.0端子入口增加静电阻抗器(Electro-Static discharge，简称ESD)，且要求与端子在同一层并靠近USB3.0端子的引脚设置。然而，由于USB3.0差分信号走线的多次换层会造成高速差分走线阻抗不匹配，信号畸变，存在信号传输完整性的问题。

为了解决上述问题，本申请提供了一种印制电路板及电子设备，通过将USB总线设置在电路板本体的顶层，将静电阻抗器设置在电路板本体的底层，即USB总线和静电阻抗器设置在电路板本体的不同层，USB总线的引脚贯穿电路板本体延伸至电路板本体的底层，这样，一方面，USB总线的引脚与静电阻抗器之间的距离可以控制在小于或等于2.5mm的范围内，以通过静电阻抗器使得USB总线端子的静电得到快速的释放，从而提高印制电路板的工作可靠性；另一方面，减少了USB总线的信号走线的换层次数，从而避免换层造成USB总线的信号走线阻抗不匹配，信号畸变而导致信号传输不完整的问题，提高了USB总线的信号走线阻抗匹配的一致性，进而保证了信号传输的完整性。

为了使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。

图3为本申请实施例提供的印制电路板中电路板本体的剖面结构示意图；图4为本申请实施例提供的印制电路板中电路板本体的俯视示意图；图5为本申请实施例提供的印制电路板的另一种结构的俯视示意图；图6为图5中A处的局部放大示意图；图7为图5的仰视示意图。

请参照图3至图7所示，本申请实施例提供一种印制电路板100，包括电路板本体110，示例性的，电路板本体110包括依次层叠设置的底层走线层111、介质层112和顶层走线层113，如图3中所示，也就是说，本申请提供的印制电路板100为双层板结构；顶层走线层113或底层走线层111中的一者上设置有信号线，信号线包括多组信号走线114，每组信号走线114的两侧分别对称设置有包地线115，以使得包地线115作为信号走线114的回流路径的参考。

其中，信号走线114可以包括但不仅限于为高速信号走线、高速差分信号走线等。

示例性的，在图4中，一组信号走线114包括一个高速信号走线，一个高速信号走线的相对两侧对称设置有包地线115，两侧的包地线115分别作为中间高速信号走线的回流路径的参考。

在本申请实施例中，通过将印制电路板100设置为双层板结构，相比于四层板结构，减少了印制电路板100的叠层数量，由于双层板结构的价格大约为四层板结构的价格的65％左右，从而降低了印制电路板100的成本。

另外，请继续参照图2所示，顶层走线层113背离介质层112的一侧可以设置有第一阻焊层116，底层走线层111背离介质层112的一侧可以设置有第二阻焊层117，第一阻焊层116和第二阻焊层117的材质可以包括当不仅限于为树脂，介质层112的材质可以为FR-4等绝缘材质制成。

在本申请一些可选的实施例中，请参照图5至图7所示，印制电路板100还包括USB总线120和静电阻抗器140；USB总线120设置在电路板本体110的顶层，且USB总线120的引脚贯穿电路板本体110并延伸至电路板本体110的底层；静电阻抗器140设置在电路板本体110的底层，静电阻抗器140至USB总线120的引脚的距离小于或等于2.5mm(如图7中所示)。

示例性的，USB总线120设置在电路板本体110的顶层走线层113，静电阻抗器140设置在底层走线层111。

上述方案中，通过将USB总线120设置在电路板本体110的顶层，将静电阻抗器140设置在电路板本体110的底层，即USB总线120和静电阻抗器140设置在电路板本体110的不同层，USB总线120的引脚贯穿电路板本体110延伸至电路板本体110的底层，这样，一方面，USB总线120的引脚与静电阻抗器140之间的距离可以控制在小于或等于2.5mm的范围内，以通过静电阻抗器140使得USB总线120端子的静电得到快速的释放，避免USB总线120端子外部瞬间高压(即静电)进入USB总线120的信号引脚122而对印制电路板100上的其他器件造成损坏，从而提高印制电路板100的工作可靠性；另一方面，减少了USB总线120的信号走线114的换层次数，从而避免换层造成USB总线120的信号走线114阻抗不匹配，信号畸变而导致信号传输不完整的问题，提高了USB总线120的信号走线114阻抗匹配的一致性，进而保证了信号传输的完整性。

需要说明的是，USB总线120具有壳体，且壳体通常为金属材质制成，印制电路板100的信号传输的完整性需要考虑的因素之一为防静电的能力，由于USB总线120的壳体为金属材质，因此，需要进行静电测试，打高压测试时四层板结构的印制电路板100由于有地平面，由于平面阻抗较小因此静电可以迅速泄放；而双层板结构的印制电路板100因没有大的平面，因此防静电效果差，在本申请中，通过设置静电阻抗器140，以对USB总线120的静电进行泄放，以避免静电对印制电路板100上的其他器件造成损坏；另外，通过将静电阻抗器140设置在于USB总线120的不同层，以减少USB总线120的信号走线114的换层次数，从而提高信号走线114的阻抗匹配的一致性。

另外，为了进一步提高对USB总线120的静电的泄放能力，在本申请实施例中，电路板本体110的底层设置有覆盖电路板本体110的底层表面的铜皮150，USB总线120的引脚包括固定引脚121和信号引脚122，固定引脚121与信号引脚122之间的铜皮150上设置有防静电槽151。

由于静电通常是直接打到USB总线120的壳体上，而壳体与USB总线120的固定引脚121连接，这样，通过在固定引脚121与信号引脚122之间设置防静电槽151，防静电槽151可以将固定引脚121与信号引脚122之间隔离，延长固定引脚121到信号引脚122之间的走线距离，延长静电的攻击路径，避免静电直接通过铜皮150进入到信号引脚122，从而延长静电的打击距离，以避免静电对其他器件的损伤。

在本申请一些可选的实施例中，请参照图6所示，防静电槽151的宽度可以用a表示，其中，防静电槽151的宽度a可以为1mm～1.6mm，例如，防静电槽151的宽度可以为1mm、1.2mm、1.3mm、1.4mm、1.5mm以及1.6mm等，防静电槽151的宽度具体可根据实际需求进行适应性设计，以实现快速泄放静电的目的；其中，防静电槽151的宽度指的是沿USB总线120的固定引脚121至信号引脚122的方向的尺寸。

在本申请一些可选的实施例中，如图6和图7中所示，防静电槽151的两端分别朝向电路板本体110的边缘延伸，这样，可以通过防静电槽151将USB总线120的壳体上的静电引导至远离印制电路板100上其他器件的位置处进行泄放，从而避免静电对印制电路板100上其他器件的损伤。

在本申请一些可选的实施例中，铜皮150上靠近防静电槽151的端部设置有静电泄放结构，静电泄放结构被配置为将防静电槽151导向至静电泄放结构处的静电进行泄放。

在本申请一些可选的实施例中，静电泄放结构可以为导向螺钉孔152，这样，防静电槽151将USB总线120的壳体上的静电引导至导向螺钉孔152，以通过导向螺钉孔152对静电进行泄放。

在本申请另一些可选的实施例中，静电泄放结构还可以为接地的铜皮150，这样，防静电槽151将USB总线120的壳体上的静电引导至接地铜皮150，以通过大面积的接地铜皮150对静电进行泄放。

其中，防静电槽151的两端可以均设置有导向螺钉孔152，这样，防静电槽151将USB总线120的壳体上的静电向防静电槽151的两端分别引导至两端的导向螺钉孔152，以对静电进行泄放；或者，防静电槽151的两端均设置有接地铜皮150，防静电槽151将USB总线120的壳体上的静电向防静电槽151的两端分别引导至接地铜皮150，以对静电进行泄放；又或者，防静电槽151的一端设置有导向螺钉孔152，防静电槽151的一端设置有接地铜皮，防静电槽151将USB总线120的壳体上的静电向防静电槽151的两端分别引导，以分别通过导向螺钉孔152和接地铜皮对静电进行泄放。

另外，介质层112上设置有信号过孔，以使得信号走线114通过信号过孔可以根据实际需求在电路板本体110的顶层和底层之间进行换层，可以理解的是，信号过孔的孔壁上设置有可导电的铜层。

在本申请一些可选的实施例中，印制电路板100还包括主芯片，主芯片设置在电路板本体110的顶层，即主芯片与USB总线120设置在同一层，USB总线120可通过信号走线114与主芯片连接。

示例性的，USB总线120的信号走线114的路径为：USB总线120的引脚贯穿电路板本体110至电路板本体110的底层，信号走线114在底层通过较短走线至静电阻抗器140，以通过静电阻抗器140对静电进行泄放，信号走线114再依次经底层的端接电阻、底层走线，然后通过换层过孔到达电路板本体110的顶层并与主芯片的引脚连接；而相关技术中的USB总线120的信号走线114的路径为：USB总线120的引脚到达电路板本体110的底层，再通过过孔换层到达电路板本体110的顶层，并经5mm以上的走线到达静电阻抗器140，然后再依次到达端接电阻、顶层走线、过孔换层、底层走线、过孔换层、顶层走线以达到主芯片引脚。

由此可见，本申请实施例中的USB总线120的信号走线114的路径相比于相关技术中的USB总线120的信号走线114的路径，减少了换层次数，从而能够克服因换层而导致的的信号走线114的阻抗匹配一致性差、信号畸变甚至出现信号传输完整性的问题，进而提高了信号走线114的阻抗匹配的一致性，保证了信号传输的完整性。

在本申请一些可选的实施例中，底层走线层111背离介质层112的一侧的第一阻焊层116上设置有焊盘开窗，USB总线120还具有测点123，测点123与焊盘开窗的位置相对应，在沿电路板本体110的厚度方向上，测点123与焊盘开窗之间的间距大于或等于0.3mm，例如，测点123与焊盘开窗之间的间距为0.3mm，这样，可以避免生产连焊而造成上锡不足，同时也可以避免信号走线114过长而造成反射的问题。

本申请实施例还提供一种电子设备，包括电子设备本体和上述实施例提供的印制电路板。

其中，电子设备本体可以为液晶电视、平板电路、触控显示屏等。

另外，印制电路板的结构及工作原理在上述实施例中已详细阐述，在此不再一一赘述。

本申请提供的印制电路板及电子设备中，通过将USB总线设置在电路板本体的顶层，将静电阻抗器设置在电路板本体的底层，即USB总线和静电阻抗器设置在电路板本体的不同层，USB总线的引脚贯穿电路板本体延伸至电路板本体的底层，这样，一方面，USB总线的引脚与静电阻抗器之间的距离可以控制在小于或等于2.5mm的范围内，以通过静电阻抗器使得USB总线端子的静电得到快速的释放，从而提高印制电路板的工作可靠性；另一方面，减少了USB总线的信号走线的换层次数，从而避免换层造成USB总线的信号走线阻抗不匹配，信号畸变而导致信号传输不完整的问题，提高了USB总线的信号走线阻抗匹配的一致性，进而保证了信号传输的完整性。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种印制电路板，其特征在于，包括：

电路板本体；

USB总线，设置在所述电路板本体的顶层，且所述USB总线的引脚贯穿所述电路板本体并延伸至所述电路板本体的底层；

静电阻抗器，设置在所述电路板本体的底层，所述静电阻抗器至所述USB总线的所述引脚的距离小于或等于2.5mm。

2.根据权利要求1所述的印制电路板，其特征在于，所述电路板本体的底层设置有覆盖所述电路板本体的底层表面的铜皮，所述USB总线的所述引脚包括固定引脚和信号引脚，所述固定引脚与所述信号引脚之间的所述铜皮上设置有防静电槽。

3.根据权利要求2所述的印制电路板，其特征在于，所述防静电槽的宽度为1mm～1.6mm。

4.根据权利要求3所述的印制电路板，其特征在于，所述防静电槽的宽度为1mm。

5.根据权利要求2至4中任一项所述的印制电路板，其特征在于，所述防静电槽的两端分别朝向所述电路板本体的边缘延伸。

6.根据权利要求5所述的印制电路板，其特征在于，所述铜皮上靠近所述防静电槽的端部设置有静电泄放结构，所述静电泄放结构被配置为将所述防静电槽导向至所述静电泄放结构处的静电进行泄放。

7.根据权利要求6所述的印制电路板，其特征在于，所述静电泄放结构为导向螺钉孔或接地的所述铜皮。

8.根据权利要求1-3中任一项所述的印制电路板，其特征在于，所述电路板本体包括依次层叠设置的底层走线层、介质层和顶层走线层，所述介质层上设置有信号过孔；

所述印制电路板还包括主芯片和信号走线，所述主芯片设置在所述电路板本体的顶层，所述信号走线与所述USB总线的引脚连接，并依次经所述静电阻抗器和所述信号过孔与所述主芯片的引脚连接。

9.根据权利要求8所述的印制电路板，其特征在于，所述底层走线层背离所述介质层的一侧设置有第一阻焊层，所述第一阻焊层设置有焊盘开窗；

所述USB总线还具有测点，所述测点与所述焊盘开窗的位置相对应，在沿所述电路板本体的厚度方向上，所述测点与所述焊盘开窗之间的间距大于或等于0.3mm。

10.一种电子设备，其特征在于，包括如权利要求1-9中任一项所述的印制电路板。