CN1741706A - 布线板 - Google Patents
布线板 Download PDFInfo
- Publication number
- CN1741706A CN1741706A CN 200410068322 CN200410068322A CN1741706A CN 1741706 A CN1741706 A CN 1741706A CN 200410068322 CN200410068322 CN 200410068322 CN 200410068322 A CN200410068322 A CN 200410068322A CN 1741706 A CN1741706 A CN 1741706A
- Authority
- CN
- China
- Prior art keywords
- conductor
- dull
- signal
- dielectric layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种布线板包括:平板核心,具有第一主表面和第二主表面;导体层,包括导线;电介质层,在所述第一和第二主表面的至少一个上与所述导体层交替层叠;所定义的通路导体;所定义的信号通孔;所定义的信号通孔导体;所定义的第一路径终端焊盘;所定义的第二路径终端焊盘;所定义的防护通孔;以及所定义的防护通孔导体;其中如所定义的形成了信号传输路径;所述导体层的至少一个置于所述第一和第二主表面侧的每一个上;所述第一主表面导体侧上的所述表面导体和所述导线形成了带有恒定特性阻抗Z0的共面波导或带线、微带线;所述防护通孔的内表面由所述防护通孔导体所覆盖;以及如所定义的对所述信号通孔导体和所述防护通孔导体之间的轴间距进行调整。
Description
技术领域
本发明涉及布线板。
背景技术
作为其上贴装有诸如LSI和IC等半导体组件或其中内建有各种厚的印刷元件的一种布线板,多层布线板——其中在由玻璃加固型树脂之类物质所形成的平板核心的相对表面上交替地层叠有树脂电介质层和金属导体层——得到了使用。金属导体层包括用于信号传输的布线部分。近年,在高时钟频率的计算机设备和光学通信设备等中所使用的板已经支持高于1GHz的高频段信号频率。在这种板的布线部分中,使用了诸如带线或微带线等高频防护线。
以公知的方式使用了具有额定阻值(50Ω)的匹配特性阻抗,以增强多层布线板的布线部分中的信号传输效率。根据使用位于每一个表面导体(接地层或电源层)和与之相对的线路之间的间隔、线宽、以及位于表面导体和线路之间的介电常数等作为参数的分布参数电路理论,设计的带线或微带线可具有带有额定特性阻抗的传输线结构。
在多层布线板中形成的信号传输路径的范围是从在平板核心的第一主表面侧上形成的焊盘(例如,用于制造与半导体组件相连接的倒装晶片的焊台)到在平板核心的第二主表面侧上形成的焊盘(例如,用于连接主板的BGA或PGA)。在这种情况下,如上所述,根据众所周知的形成高频防护线路的理论设计技术,能够相对较容易地达到在导体层中所成形的导线部分的期望特性阻抗。不过,考虑到实际产品中的板安装,需要使整个多层布线板的特性阻抗,也就是焊盘之间的整个信号传输路径与额定值相匹配。
除了诸如带线或微带线等理论上具有额定特性阻抗(下面称为“标准阻抗部分”)的线路部分以外,具有非额定值的特性阻抗(下面称为“非标准阻抗部分”)的许多部分混合于信号传输路径上。非标准阻抗部分的例子包括通路导体、穿透平板核心的通孔导体部分、贴装于板表面的焊盘等。每一个非标准阻抗部分是造成阻抗不匹配的一个因素。在这种情况下,假设可以通过改变组成标准阻抗部分的带线或微带线的线宽和每一个电介质层的厚度等,来获得阻抗匹配。这被看作是其中由非标准阻抗部分所引起的问题被加载到所谓的标准阻抗部分一侧上的一种解决方案。很有可能甚至整个板的设计都会受到这一解决方案的影响。如果可能的话,最好不要使用这种解决方案。
非标准阻抗部分,例如,通孔导体,不包括一般必须被包括在任何标准阻抗部分中的表面导体(用于接地或电源)。因此,存在一种趋势,即与标准阻抗部分相比,非标准阻抗部分的电容较低,而电抗较高。另一方面,在每一个导体焊盘和置于导体焊盘周围或通过电介质层与导体焊盘相对放置的表面导体之间形成了高寄生电容。因此,存在一种趋势,即电抗反而下降。当在电容和电感之间形成耦合时,在阻抗的频率特性中存在零点或极值,它对期望频段中的阻抗匹配具有重要影响。
例如,根据日本专利未决第2001-160598号,提出了在包括电极焊盘的板中用于实现阻抗匹配的方法如下。也就是说,设定了条件0<d≤w,其中w为电极焊盘的直径,d为通孔开口的内边缘和电极焊盘的外边缘之间的平面内距离,通孔开口形成于中间夹有电介质层的两个相对的表面导体层中电极焊盘的正下方位置处。这样,在电极焊盘和每一个表面导体层之间形成的寄生电容大大得到减小,因此能够抵消由于电极焊盘的形成而导致的阻抗不匹配。
发明内容
不过,考虑到包括有如上非标准阻抗部分的信号传输路径的阻抗匹配,必须指出诸如通路、信号通孔导体、导体焊盘等每一个元件改变了传输路径的电抗项(阻抗虚部)。也就是说,当形成非标准阻抗部分时,出现的有关预期阻抗匹配状态的微分项根据信号频率作为电抗使用,以便阻抗的频率特性发生大的变化。特别是,当包括有对电感项或电容项的贡献不同的大量非标准阻抗部分时,或者当除了非标准阻抗部分之外产生了在结构上不能被准确确定的寄生电容或寄生电感(一般称之为“寄生电抗”)时,在电容和电感之间的耦合行为是复杂的,以便实际上在理论上不可能追溯阻抗的频率特征。
因此,如日本专利未决公开第2001-160598中的技术,使得无法在期望信号频率上获得整个焊盘-焊盘传输路径的阻抗匹配,其中对诸如电极焊盘等单个非标准阻抗部分进行了分析,以用于有目的地减少电抗项的影响。特别是,在不低于1GHz的高频带中由阻抗不匹配导致的传输效率损耗就很明显,其中寄生电容的影响较为显著。
本发明的目标是提供布线板,其中可以容易地在期望信号频率上获得通过导线、形成于板核心中的信号通孔导体以及通路在板的前表面和后表面之间的整个焊盘-焊盘信号传输路径的阻抗匹配。
为了解决这一问题,根据本发明的第一构造,所提供的布线板包括:平板核心(平板形式的核心),具有第一主表面和第二主表面;导体层,包括有导线;电介质层,在平板核心的第一和第二主表面的至少一个之上与导体层交替层叠;通路导体,穿过电介质层;信号通孔,在平板的厚度方向上穿过平板核心;信号通孔导体,它覆盖信号通孔的内表面;第一路径终端焊盘,位于平板核心的第一主表面侧上;第二路径终端焊盘,形成于平板核心的第二主表面侧上;防护通孔,在平板的厚度方向上穿过平板核心,并且其位置与平板核心中的信号通孔邻近;以及防护通孔导体,与平板核心中的第一主表面侧上的表面导体和第二主表面侧上的表面导体中的至少一个相连;其中:形成的信号传输路径的范围从第一路径终端焊盘到第二路径终端焊盘,并且包括导线、通路导体,以及信号通孔导体;导体层的至少一个置于平板核心的第一和第二主表面侧的每一个上,以形成表面导体,用作电源层或接地层;第一主表面导体侧上的表面导体和导线形成了带有恒定特性阻抗Z0的共面波导或带线、微带线;为了屏蔽穿过信号通孔导体的高频信号,用防护通孔导体来覆盖防护通孔的内表面;以及调整信号通孔导体和防护通孔导体之间的轴间距,以便通过信号通孔导体和防护通孔导体形成的防护传输路径结构的特性阻抗Z0’的范围为Z0±20Ω。
在上述构造中,防护通孔导体的形成位置与平板核心中的信号通孔导体相邻近。进而,调整信号通孔导体和防护通孔导体之间的轴间距,以便通过信号通孔导体和防护通孔导体形成的防护传输路径结构的特性阻抗Z0’(下面称为“通孔传输路径结构”)处于Z0±20Ω,这里Z0表示组成从第一路径终端焊盘到第二路径终端焊盘的信号传输路径的主要部分的带线、微带线或共面波导(标准阻抗部分)的特性阻抗。根据轴间距的调整,信号通孔导体和防护通孔导体之间的寄生电容大幅度地变化,以便通过使用作为调整裕度的寄生电容的变化宽度,可以在较宽的范围内调整整个信号传输路径的特性阻抗。从第一路径终端焊盘到第二路径终端焊盘的信号传输路径包括大量的导致阻抗不匹配的非标准阻抗部分,诸如通路、信号通孔导体和导体焊盘等。不过,可以容易地对信号传输路径的特性阻抗进行调整,以与其额定值相匹配,并且还可以减少无法从结构上准确确定的寄生电容或寄生电感的影响。
进而,根据本发明的第二构造,提供的布线板包括:平板核心,具有第一主表面和第二主表面;导体层,包括有导线;电介质层,在平板核心的第一和第二主表面的至少一个之上与导体层交替层叠;通路导体,穿过电介质层;信号通孔,在平板的厚度方向上穿过平板核心;信号通孔导体,它覆盖信号通孔的内表面;第一路径终端焊盘,位于平板核心的第一主表面侧上;第二路径终端焊盘,形成于平板核心的第二主表面侧上;防护通孔,在平板的厚度方向上穿过平板核心,并且其位置与平板核心中的信号通孔邻近;以及防护通孔导体,与平板核心中的第一主表面侧上的表面导体和第二主表面侧上的表面导体中的至少一个相连;其中:形成的信号传输路径的范围从第一路径终端焊盘到第二路径终端焊盘,并且包括导线、通路导体、以及信号通孔导体;导体层的至少一个置于平板核心的第一和第二主表面侧的每一个上,以形成表面导体,用作电源层或接地层;第一主表面侧上的表面导体和导线形成了带有恒定特性阻抗Z0的共面波导或带线、微带线;为了屏蔽穿过信号通孔导体的高频信号,用防护通孔导体来覆盖防护通孔的内表面;并且调整信号通孔导体和防护通孔导体中每一个的外径,以便通过信号通孔导体和防护通孔导体形成的防护传输路径结构的特性阻抗Z0’的范围为Z0±20Ω。
也就是说,在本发明的第二构造中,根据导体外径的调整,信号通孔导体和防护通孔导体之间的寄生电容大幅度地变化,以便可以通过使用作为调整裕度的寄生电容的变化宽度,来在较宽的范围内调整整个信号传输路径的特性阻抗。因此,与本发明的第一构造类似,可以容易地对信号传输路径的特性阻抗进行调整,以与其额定值匹配,并且可以减少不能从结构上准确确定的寄生电容或寄生电感的影响。理所当然的是,可以对信号通孔导体和防护通孔导体之间的轴间距和每一个信号通孔导体和防护通孔导体的外径进行调整,以便在信号传输路径的特性阻抗的调整中的自由度能够得到更好的加强。
为了减少高频电路中的传输损耗,从而实现有效的信号传输,主要是要尽可能地使在传输方向上的信号传输路径的阻抗结构同质化,也就是说,主要是要使用带有恒定特性阻抗Z0的结构,以防止由多余的反射和辐射等导致的损耗。为了在其中有导体层和电介质层交替层叠的布线板结构中实现这一目标,当然,除了出于设计之类原因的异常部分之外,带线、微带线或共面波导用作带有恒定特性阻抗Z0的传输线结构。
信号通孔导体通常在尺寸上大于任何其他的非标准阻抗部分。因此,信号通孔导体对于整个信号传输路径的阻抗不匹配具有显著影响。当单独提供一单个信号通孔导体时,可以将信号通孔导体的影响看作是由于没有防护导体而导致寄生电容减少,从而可以将其看作是特性阻抗中电抗项的增加。因此,当提供的在维度上基本等价的防护通孔导体与信号通孔导体相邻接时,可以有效抑制电抗项的增加,以便能够在较大幅度内减少由信号泄漏等导致的损耗。然而,导体面积增大。因此,当位于两个通孔导体之间的轴间距过度减少,或者每一个导体的外径过度增加时(在每一个导体的外径增加的情况下,即使通孔之间的轴间距是固定的,通孔的外围表面之间的距离也是减少的,从而寄生电容增加),通孔传输路径结构中的寄生电容过度增加。结果,电抗项就会不足,从而导致阻抗不匹配。换句话说,两个通孔导体之间的轴间距或者导体外径对整个信号传输路径的特性阻抗中的变化具有非常大的影响。因此,当通孔传输路径结构的特性阻抗过分偏离作为参考匹配值的标准阻抗部分的特性阻抗Z0时,就不可能实现整个信号传输路径的阻抗匹配。为了防止出现这种问题,要调整轴间距或导体外径,以便通孔传输路径的特性阻抗Z0’的范围在Z0±20Ω内。
顺便说一下,作为参考技术,日本专利未决公开第2004-158553中公开了一种多层板,其中由一对信号传输线组成的差分线路之间的间隔和与线路电气相连的一对信号通路之间的间隔是一致的,以便差分线路的阻抗与这对信号通路的阻抗是匹配的。不过,在根据日本专利未决公开第2004-158553中的多层板中,只考虑了基于差分线路和与之相应的信号通路对的阻抗匹配。这一事实在日本专利未决公开第2004-158553中的表达式(1)(段落[0025])中非常明显,其中信号通路对的微分阻抗Zdif的表达式只包括信号通路之间的间距和每一个信号通路的直径,而没有考虑每一个信号通路和相应的接地通路之间的轴间距或接地通路的直径。因此,在该布线板中,由于没有考虑到在与GND层(或电源层)相耦合的差分线路部分形成了阻抗标准部分这一事实,因此差分线路部分的特性阻抗高达约100Ω。日本专利未决公开第2004-158553在段落[0024]中提到,“这里,假设GND通路6对由信号通路5形成的传输部分的差分阻抗Zdif的值的影响很小,也就是说,假设每一个GND通路6和相应的信号通路5之间的间隔与信号通路5的间距Pv相比足够大。”因此,无法知道信号通路与GND通路或电源通路相耦合以用于减少阻抗。因此,在日本专利未决公开第2004-158553中,对将在组成非标准阻抗部分的每一个GND通路和相应的信号通路之间的间距做得更短,以及进而对GND通路和信号通路之间的间距或每一个GND通路和信号通路的直径根据需要进行调整以使非标准阻抗部分与标准阻抗部分相匹配(例如,Z0=50Ω)这一块技术内容没有做任何讲述或建议(日本专利未决公开第2004-158553中只公开了将差分线路之间的间隔和信号通路对之间的间隔做得相互一致)。
顺便说一下,多个防护通孔导体可以置于信号通孔导体的周围。因此,增强了对信号通孔导体的屏蔽效应,以便能够更有效地抑制传输损耗。
可以对根据本发明的布线板进行改造,以便在平板核心的第二主表面上按照到平板核心的距离增加的顺序,连续地层叠有包括第三表面导体的第四导体层、第三电介质层、包括第四表面导体的第五导体层,以及第四电介质层;通孔开口形成于第四导体层中并处于与信号通孔导体相对应的第三表面导体的位置上,并且与信号通孔导体电气相连的通孔焊盘置于通孔开口的内部中,以在通孔焊盘和通孔开口之间形成环形隙缝;通路开口形成于第五导体层中并处于与信号通孔导体相对应的第四表面导体的位置上,并且穿过第三电介质层和第四电介质层并同时与通孔焊盘相连的第三信号通路导体位于通路开口的内部中;并且第三表面导体和第四表面导体形成了接地导体或电源导体,并且用于屏蔽穿过第三信号通路导体的高频信号的防护通路导体位于第三电介质层中,以与第三表面导体和第四表面导体的至少一个相连接。
根据本发明的第三构造,所提供的布线板包括:平板核心,具有第一主表面和第二主表面;导体层,包括有导线;电介质层,在平板核心的第一和第二主表面的每一个之上与导体层交替层叠;通路导体,穿过电介质层;信号通孔,在平板的厚度方向上穿过平板核心;信号通孔导体,它覆盖信号通孔的内表面;第一路径终端焊盘,位于平板核心的第一主表面侧上;以及第二路径终端焊盘,形成于平板核心的第二主表面侧上;其中:形成的信号传输路径的范围从第一路径终端焊盘到第二路径终端焊盘,并且包括导线、通路导体、以及信号通孔导体;在平板核心的第二主表面上,按照到平板核心的距离增加的顺序,连续地层叠有包括第三表面导体的第四导体层、第三电介质层、包括第四表面导体的第五导体层、以及第四电介质层;通孔开口形成于第四导体层中并处于与信号通孔导体相对应的第三表面导体的位置上,并且与信号通孔导体电气相连的通孔焊盘置于通孔开口的内部中,以在通孔焊盘和通孔开口之间形成环形隙缝;通路开口形成于第五导体层中并处于与信号通孔导体相对应的第四表面导体的位置上,并且穿过第三电介质层和第四电介质层并同时与通孔焊盘相连的第三信号通路导体位于通路开口的内部中;并且第三表面导体和第四表面导体形成了接地导体或电源导体,并且用于屏蔽穿过第三信号通路导体的高频信号的防护通路导体位于第三电介质层中,以与第三表面导体和第四表面导体中的至少一个相连接。
在上述构造中,防护通路导体的放置位置与作为用于将第二路径终端焊盘连接到信号通孔导体的非标准阻抗部分的第三信号通路导体相邻接。因此,除了增强对第三信号通路导体的屏蔽效应以便传输损耗可以得到抑制之外,防护通路导体还有效实现了整个信号传输路径的阻抗匹配。
防护通路导体可以连接到通路开口的内围边缘部分中的第四表面导体。这样,可以使防护通路导体与信号通孔导体更接近,以便可以更加有效地弥补第三信号通路导体寄生电容的缺乏。多个防护通路导体可以置于第三信号通路导体的周围。因此,可以增强对第三信号通路导体的屏蔽效应,以便能够更为有效地抑制传输损耗。
下面来讲述可进一步附于根据本发明的布线板的要求。
用于调整信号传输路径特性阻抗的阻抗调整开口可以形成于表面导体中,并处于朝向穿过电介质层的信号传输路径的位置上。当以开口的形式来去除与信号传输路径相对的表面导体的部分时,在去除表面导体的部分,信号传输路径和每一个表面导体之间所产生的电容减少了。因此,当提供有上述阻抗调整开口时,可以获得信号传输路径阻抗中的电抗项的调整裕度,以便可以在期望频带中容易地对信号传输路径的特性阻抗进行调整,以与其额定值相匹配。当相应的阻抗调整开口改变时信号传输路径和每一个表面导体之间的L/C耦合的改变行为,与当通孔传输路径结构中的信号通孔导体和防护通孔导体之间的轴间距或导体外径变化时L/C耦合的改变行为非常不同。因此,由于阻抗调整开口而在其中出现阻抗调整效果的频带与由于通孔传输路径结构而在其中出现阻抗调整效果的频带是不同的。因此,结合阻抗调整开口和通孔传输路径结构,在调整中能够新近获得显著增加自由度的效果。也就是说,除了可以在较宽的频带中来调整阻抗之外,也可以在所选择的频带中根据需要来调整阻抗。
具体地说,可以对根据本发明的布线板进行改造,以便在平板核心的第一主表面上,按照到平板核心的距离增加的顺序,连续地层叠有包括第一表面导体的第一导体层、第一电介质层、包括导线的第二导体层,以及第二电介质层;形成的信号通孔在平板的厚度方向上穿过平板核心并处于与导线的第一终端部分相对的位置上,并且用于覆盖信号通孔内表面的信号通孔导体第一主表面侧终端部分通过穿过第一电介质层的第一信号通路导体连接到导线的第一终端部分,同时与信号通孔导体的第二主表面侧终端部分相连的第二路径终端焊盘位于平板核心的第二主表面侧上;穿过第二电介质层的第二信号通路导体与导线的第二终端部分相连接,并且与第二信号通路导体电气相连的第一路径终端焊盘位于第二电介质层上;并且用于调整从第一路径终端焊盘到第二路径终端焊盘的信号传输路径特性阻抗的第一阻抗调整开口形成于第一表面导体中并处于与导线的第二终端部分相对的位置上。
在该构造中,当使用用于将导线的第二终端部分连接到第一路径终端焊盘的通路来作为第二信号通路时,提供的第一阻抗调整开口与导线的第二终端部分相对并位于在与第二信号通路的相对导线来说的相对侧上的第一表面导体中。与导线相对的第一表面导体的部分与线路导体一起,基本形成了具有额定特性阻抗的带线或微带线(标准阻抗部分)。另一方面,虽然在第一表面导体的部分和第一路径终端焊盘之间插入了两个电介质层,但是在它们之间也产生了较高的寄生电容。结果,当在第一表面导体的部分中形成开口时,寄生电容成为所谓的调整裕度,以便可以在较宽的范围中对整个信号传输路径的特性阻抗进行调整。从第一路径终端焊盘到第二路径终端焊盘的信号传输路径包括大量导致阻抗不匹配的非标准阻抗部分,诸如通路、信号通孔导体、导体焊盘等。不过,由于开口尺寸的调整,可以容易地对信号传输路径的特性阻抗进行调整,以与其额定值匹配,同时可以减少在结构上不能准确确定的寄生电容或寄生电感的影响。
进而,可以对根据本发明的布线板进行改造,以便在平板核心的第一主表面上,按照到平板核心的距离增加的顺序,连续地层叠有包括有第一表面导体的第一导体层、第一电介质层、包括有导线的第二导体层、第二电介质层,以及包括有第二表面导体的第三导体层;在第一表面导体和第二表面导体之间插入导线,以形成带线;形成的信号通孔在平板的厚度方向上穿过平板核心并处于与导线的第一终端部分相对的位置上,并且用于覆盖信号通孔内表面的信号通孔导体第一主表面侧终端部分通过穿过第一电介质层的第一信号通路导体与导线的第一终端部分相连,同时与信号通孔导体的第二主表面侧终端部分相连的第二路径终端焊盘位于平板核心的第二主表面侧上;并且提供的用于调整信号传输路径特性阻抗的第二阻抗调整开口的位置与第二表面导体中的导线的第一终端部分相对。
在该构造中,当使用用于将导线的第一终端部分连接到信号通孔导体的通路来作为第一信号通路时,提供的第二阻抗调整开口与导线的第一终端部分相对,并位于在与第一信号通路的相对导线来说的相对侧上的第二表面导体中。与导线相对的第二表面导体的部分与线路导体一起,基本形成具有额定特性阻抗的带线(标准阻抗部分)。由于形成于第二表面导体的部分中的第二阻抗调整开口,信号传输路径的阻抗中的电抗项可以被用作调整裕度,以便可以在期望频带中来容易地对信号传输路径的特性阻抗进行调整,以与其额定值相匹配。
第一阻抗调整开口和第二阻抗调整开口可以被单独提供或者一起提供。因此,可以使信号传输路径阻抗中的电抗项的调整裕度更大一些,以便可以在期望频带中容易地对信号传输路径的特性阻抗进行调整,以与其额定值匹配。与第一阻抗调整开口相对的信号传输路径侧导体在形状上和面积上和与第二阻抗调整开口相对的信号传输路径侧导体不同(例如,除此之外,后一种情况主要包括传输线和通路导体,而前者包括具有较大面积的第一路径终端焊盘)。因此,与第一阻抗调整开口附近的寄生电容相耦合的导体侧电感分布和与第二阻抗调整开口附近的寄生电容相耦合的导体侧电感分布不同。因此,当第一阻抗调整开口的尺寸改变时L/C耦合的改变行为与当第二阻抗调整开口的尺寸发生改变时的情况显著不同。因此,阻抗调整开口具有不同的频带,其中由于其内径调整而出现了阻抗调整效果。因此,如上所述,当组合使用与形成有开口的相应表面导体一起来产生寄生电容的信号传输路径侧导体的形状、信号传输路径侧导体的尺寸、以及在信号传输路径侧导体和表面导体之间的相对位置关系方面中的至少一方面有不同的多种阻抗调整开口时,在调整中增强自由度的效果就会更加明显。
假设第一阻抗调整开口的内径为d1,并且第一路径终端焊盘的外径为d2。然后,优选情况下将第一阻抗调整开口的内径d1设定在d1≤d2的范围内。该设定出于以下原因。当使第一路径终端焊盘和第一阻抗调整开口的尺寸相等时(也就是,d1=d2),由于第一表面导体和第一路径终端焊盘之间的寄生电容的电抗调整裕度几乎被抵消了,使得对信号传输路径特性阻抗的调整效果达到最大。另一方面,当在满足d1>d2的条件下增大第一阻抗调整开口时,与线路导体相对的表面导体部分是不足的,因此使得由信号泄漏所导致的损耗非常明显。
顺便说一下,由于没有伴随任何防护导体的第一信号通路的形成在这里,优选情况下设定的第二阻抗调整开口的内径要能够防止由信号泄漏所导致的明显损耗。例如,在优选情况下将第二阻抗调整开口的内径d7调整在d7<5w的范围中,其中
w表示线路导体的宽度。
特别明显的是,尤其是在寄生电容影响特别大的不低于1GHz的高频带(例如,高达10GHz,特别是高达5GHz)中,本发明在整个信号传输路径上都具有阻抗匹配改善效果以及传输效率改善效果。
接下来,可以对根据本发明的布线板进行改造,以便在平板核心的第二主表面上,按照到平板核心的距离增加的顺序,连续地层叠有包括有第三表面导体的第四导体层、第三电介质层、包括有第四表面导体的第五导体层、第四电介质层,以及包括有第五表面导体的第六导体层;通孔开口形成于第四导体层中并处于与信号通孔导体相对应的第三表面导体的位置上,并且与信号通孔导体电气相连的通孔焊盘位于通孔开口的内部中,以在通孔焊盘和通孔开口之间形成环形隙缝;通路开口形成于第五导体层中并处于与信号通孔导体相对应的第四表面导体的位置上,并且穿过第三电介质层和第四电介质层且同时与通孔焊盘相连的第三信号通路导体位于通路开口的内部中;第二路径终端开口形成于第六导体层中并处于与信号通孔导体相对应的第五表面导体的位置上,并且与第三信号通路导体电气相连的第二路径终端焊盘位于第二路径终端焊盘开口的内部中,以在第二路径终端焊盘和第二路径终端焊盘开口之间形成环形隙缝;并且通孔焊盘、通路开口、第二路径终端焊盘和第二路径终端焊盘开口都同心地放置,并且将通路开口的内径d4调整在d3≤d4≤d5的范围中,其中d3为通孔焊盘的外径,d4为通路开口的内径,d5为第二路径终端焊盘开口的内径,以便通路开口用作阻抗调整孔。
在平板核心的第二主表面侧上用作接地层或电源层的多个表面导体的形成,对于在母板侧确保有多个接地或接电源的连接是有效的,其中这些连接对于LSI和IC等是必要的。形成的作为位于第一主表面侧上的焊盘的第一路径终端焊盘,作为焊台等,用于进行与LSI和IC等的倒装晶片连接。因此,第一路径终端焊盘的尺寸较小。另一方面,为了进行BGA连接或PGA连接到母板,形成的作为位于第二主表面侧的焊盘的第二路径终端焊盘在尺寸上要比第一路径终端焊盘大。当三个表面导体以上述方式形成于第二主表面侧,并且通孔焊盘、通路开口、第二路径终端焊盘和第二路径终端焊盘开口都同心地放置时,将通路开口的内径d4调整到d3≤d4≤d5的范围中。通过使用位于具有较大面积的第二路径终端焊盘和在三个层中间的第四表面导体之间的寄生电容,并且根据内径d4,可以在较宽的范围内调整信号传输路径阻抗中的电抗项的调整裕度。结果,可以在期望频带中更加容易地对信号传输路径的特性阻抗进行调整,以与额定值匹配。特别地,通过基于通路开口内径d4的上述调整裕度,可以有效减小容易造成阻抗不匹配的信号通孔导体的影响。
作为非标准阻抗部分的第二路径终端焊盘和通孔焊盘(和信号通孔导体)在形状上与传输线(通常形成的传输线具有固定的宽度)完全不同,并且面积较大。因此,在第二路径终端焊盘和通孔焊盘(以及信号通孔导体)中的电感分布也与传输线的完全不同。因此,当开口尺寸变化时,L/C耦合的改变行为也是明显不同的。因此,当结合第一主表面侧上的第一或第二阻抗调整开口的内径调整来使用通路开口(阻抗调整开口)的内径调整时,其中可以对阻抗进行调整的频带进一步加宽,使得阻抗调整的自由度得到进一步提高。
在这种情况下,优选情况下将通路开口的内径d4调整到d3≤d4<d6的范围内,其中d6表示第二路径终端焊盘的外径。这样的调整出于以下原因。当使第二路径终端焊盘和通路开口的尺寸相等时(也就是,d4=d6),由于在第二路径终端焊盘和第五表面导体之间的寄生电容的电抗调整裕度几乎被抵消了,使得对信号传输路径的特性阻抗调整效果达到最大。另一方面,当在满足d4>d6的条件下增大通路开口时,对第三通路或信号通孔导体的屏蔽效应是不足的,使得由于信号泄漏所导致的损耗非常明显。
可以在组合中提供与在开口周围的相应表面导体一起来产生寄生电容的信号传输路径侧导体部分的形状、信号传输路径侧导体部分的尺寸、以及表面导体部分和信号传输路径侧导体部分之间的相对位置关系中的至少一个方面有不同的多种阻抗调整开口。
当与阻抗调整开口相对的信号传输路径侧导体或区域互不相同时,在待耦合的导体中的电感分布是不同的。因此,当开口尺寸改变时,L/C耦合的L/C改变行为也是明显不同的。不用说,当表面导体部分和信号传输路径侧导体部分之间的相对位置关系有不同时,L/C耦合的改变行为也是不同的。因此,根据上述不同类型阻抗调整开口的内径调整,在不同的频带中出现了阻抗调整效果。因此,当在组合中提供与形成了开口的相应表面导体一起来产生寄生电容的信号传输路径侧导体的形状、信号传输路径侧导体的尺寸、以及信号传输路径侧导体和表面导体之间的相对位置关系中的至少一个方面有不同的多种阻抗调整开口时,调整的自由度可以得到进一步增强。
形成的根据本发明的布线板可以作为所谓的有机板,其中平板核心和电介质层都是由聚合材料(或者包含作为基座的有聚合材料以及无机材料的复合材料)形成的,或者作为陶瓷板,其中平板核心和电介质层都是由陶瓷(概念上包括玻璃)形成的。另外,形成的根据本发明的布线板可以作为复合板,其中平板核心的整个或部分层区是由陶瓷形成的,而其余部分是由聚合材料形成的,并且电介质层是由聚合材料形成的。
其中导体层和电介质层交替层叠的叠片(其中一个导体层或者两个或更多导体层中的至少一个用作布线层,其中在布线层中形成了导线)可以形成于平板核心的第一主表面和第二主表面的每一个或其中一个(本发明的第三构造除外)上。形成的平板核心可以为包括有导体层(不包括导线,而只包括表面导体)和电介质层的叠片。
附图说明
图1为剖面图,示意性地示出了根据本发明的布线板的第一实施例。
图2为平面图,示出了第一路径终端焊盘的形成实例。
图3为平面图,示意性地示出了阻抗调整开口的第一形成模式。
图4为平面图,示出了阻抗调整开口内径调整的概念。
图5为示意性平面图,示出了第一实例,其中提供有多个防护通孔导体。
图6为示意性平面图,示出了第二实例,其中提供有多个防护通孔导体。
图7为剖面图,示意性地示出了根据本发明的布线板的第二实施例。
图8为平面图,示出了作为阻抗调整开口的通孔开口的内径调整的概念。
图9为剖面图,示意性地示出了根据本发明的布线板的第三实施例。
图10为示意性平面图,示出了防护通孔导体部署的例子。
图11为剖面图,示意性地示出了根据本发明的布线板的第四实施例。
图12为解释性视图,示出了在效果确认测试中使用的布线板中的各种零件规格。
图13为图形,示出了根据比较性实例1的板的反射系数的频率依赖性。
图14为图形,示出了根据比较性实例2的板的反射系数的频率依赖性。
图15为图形,示出了根据实例1的板的反射系数的频率依赖性。
图16为图形,示出了根据实例2的板的反射系数的频率依赖性。
图17示出了由一或多个防护通孔导体所引起的特性阻抗的第一计算结果。
图18示出了由一或多个防护通孔导体所引起的特性阻抗的第二计算结果。
图19为示意性视图,示出了一个例子,其中形成根据本发明的布线板形成为陶瓷板。
图20示出了由一或多个防护通孔导体所引起的特性阻抗的第三计算结果。
附图标记说明:
1、100、200、300、400 布线板
2 平板核心
5 第一表面导体
5b 第一阻抗调整开口
7 导线
9 第二表面导体
9a 第一路径终端焊盘开口
9b 第二阻抗调整开口
10 第一路径终端焊盘
10c 隙缝
12 信号通孔
15 第三表面导体
15a 通孔开口
17 第四表面导体
17a 通路开口
18 通孔焊盘
18c 隙缝
19 第五表面导体
20 第二路径终端焊盘
30、230 信号通孔导体
34a 第一信号通路导体
34b 第二信号通路导体
34c、34d 第三信号通路导体
112 防护通孔
130、231 防护通孔导体
134 防护通路导体
MP1 第一主表面
MP2 第二主表面
M1 第一导体层
M2 第二导体层
M3 第三导体层
M11 第四导体层
M12 第五导体层
M13 第六导体层
V1 第一电介质层
V2 第二电介质层
V11 第三电介质层
V12 第四电介质层
具体实施方式
下面参考附图,来讲述本发明的实施例。
图1为剖面图,示意性地示出了根据本发明的布线板的第一实施例。布线板1具有由抗热树脂平板(诸如bismaleimide triazine树脂平板)、光纤加固型树脂平板(诸如玻璃光纤加固型环氧树脂平板)之类物质制成的平板核心2。
在平板核心2的第一主表面MP1上,按照到平板核心的距离增加的顺序,连续地层叠有包括有第一表面导体5的第一导体层M1、第一电介质层V1、包括有导线7的第二导体层M2、第二电介质层V2,以及包括有第二表面导体9的第三导体层M3。在第一表面导体5和第二表面导体9之间插入导线7,以形成带线。通过钻孔等制造的在平板厚度方向上穿过平板核心2的信号穿孔12形成于平板核心2中,并处于与导线7的第一终端部分相对的位置上。信号通孔12的内表面由信号通孔导体30所覆盖,并且信号通孔导体30的内部被由诸如环氧树脂等树脂形成的填充材料30所填满。另一方面,也如图2所示,第一路径终端焊盘开口9a形成于第二表面导体9中,以包围第二信号通路导体34b。与第二信号通路导体34b电气相连的第一路径终端焊盘10位于第一路径终端焊盘开口9a的内部中,以在第一路径终端焊盘10和第一路径终端焊盘开口9a之间形成环形隙缝10c。
信号通孔导体30的第一主表面MP1侧终端部分通过穿过第一电介质层V1的第一信号通路导体34a与导线7的第一终端部分相连。另一方面,穿过第二电介质层V2的第二信号通路导体34b与导线7的第二终端部分相连,并且与第二信号通路导体34b电气相连的第一路径终端焊盘10位于第二电介质层V2上。
接下来,在平板核心2的第二主表面MP2上,按照到平板核心不断增加的距离的顺序,连续地层叠有包括有第三表面导体15的第四导体层M11、第三电介质层V11、包括有第四表面导体17的第五导体层M12、第四电介质层V12,以及包括有第五表面导体19的第六导体层M13。通孔开口15a形成于第四导体层M11中,并处于与信号通孔导体30相应的第三导体15的位置上。与信号通孔导体30电气相连的通孔焊盘18位于通孔开口15a的内部中,以便在通孔焊盘18和通孔开口15a之间形成环形隙缝18c。通路开口17a形成于第五导体层M12中,并处于与信号通孔导体30相应的第四表面导体17的位置上。穿过第三电介质层V11和第四电介质层V12且同时与通孔焊盘18相连的第三信号通路导体34c和34d位于通路开口17a的内部中。第三电介质层V11上的通路导体34c和第四电介质层V12上的通路导体34d通过通路焊盘34p置于彼此上部,以形成堆叠型通路。通孔焊盘18、通路开口17a、第二通路终端焊盘20,以及第二通路终端焊盘开口19a都是同心地放置。
每一个电介质层V1、V2、V11和V12都是由树脂电介质薄片制成的,并且可由感光树脂复合物具体形成组合层。在该实施例中,感光树脂复合物包括环氧树脂等,其中混合有10%至30%(包括10%和30%)质量比例的绝缘填充物SiO2,以便感光树脂复合物的相对电介质常数ε调整到2~4(例如约为3)。顺便说一下,电介质层可以由非感光树脂复合物形成,或者可以由除了诸如树脂等聚合材料之外的陶瓷电介质形成。
另一方面,第一路径终端焊盘10为焊台,用于通过倒装晶片贴装技术来贴装诸如集成电路等半导体组件(图中未显示),并且在其结构中无电Ni-P镀层被Au镀层所覆盖。第二路径终端焊盘20为台面,用于以诸如BGA或PGA等众所周知的连接方法将布线板1连接到诸如母板等主板上,并且在其类似结构中无电Ni-P镀层被Au镀层所覆盖。在第三导体层M3和第六导体层M13上,分别形成了每一个由感光树脂复合物制成的抗焊层SR1和SR2。在第三导体层M3侧上的抗焊层SR1中,形成的开口部分10d与第一路径终端焊盘10一一对应,以便露出第一路径终端焊盘10作为焊台。虽然每一个第一路径终端焊盘10和第二路径终端焊盘20在图1中只示出了一个,但是根据所贴装的半导体组件的终端个数,路径终端焊盘10和20实际上也可以是多个(例如以阵列的形式)。
每一个表面导体5、19、15、17和19用作接地层或电源层,并且通过处于板第二主表面侧上的台面(第二路径终端焊盘20)的任一个与母板的接地终端或电源终端相连。在该实施例中,每一个表面导体9、15和19为电源层,而每一个表面导体5和17为接地层。当电源层以交流电接地时,每一个表面导体即使是电源层或接地层,但在功能上也起到导体层的作用,用于给出电势参照(或电势零点)。
然后,在邻近平板核心2中的信号通孔12的位置上,形成的防护通孔112在平板的厚度方向上穿过平板核心2。为了屏蔽穿过信号通孔30的高频信号,防护通孔112的内表面由防护通孔导体130所覆盖。提供的防护通孔导体130与第一表面导体5相连,第一表面导体5是位于平板核心2的第一主表面MP1侧上的表面导体。调整位于信号通孔导体30和防护通孔导体130之间的轴间距
w,以便通过信号通孔导体30和防护通孔导体130所形成的防护传输路径结构的特性阻抗Z0’的范围在Z0±20Ω内。
与导线7相对的第一表面导体5和第二表面导体9的部分与导线7一起形成了带线。选择通路层V1和V2的电介质常数和厚度以及导线7的线宽和厚度(在趋肤效应(skin effect)很突出的高频带中,厚度不是很重要),以便所设计的带线的特性阻抗具有额定值Z0(例如50Ω)。如上所述,在从第一路径终端焊盘10到第二路径终端焊盘20的信号传输路径上,除了作为带线的部分(标准阻抗部分),也包括了不是带线的组成部分的通路导体34b、34a、34c和34d,信号通孔导体30,第一路径终端焊盘10和第二路径终端焊盘20等。由于由表面导体5和9所导致的屏蔽效应几乎没有对这些元件产生影响,因此结果必然是这些元件形成了非标准阻抗部分,该部分的阻抗等效电路结构与带线的结构不同。因此,即使所设计的标准阻抗部分的特性阻抗具有额定值,但是由于非标准阻抗部分的影响,因此从第一路径终端焊盘10到第二路径终端焊盘20的整个信号传输路径的特性阻抗将以复数形式偏离额定值,从而产生阻抗不匹配。
不过,在图1所示的实施例中,防护通孔导体130位于与平板核心2中的信号通孔导体30相邻近的位置上。进而,调整位于两个通孔导体30和130之间的轴间距
w,以便通过信号通孔导体30和防护通孔导体130所形成的防护传输路径结构(下面被称为“通孔传输路径结构”)的特性阻抗Z0’的范围在Z0±20Ω内,这里Z0表示组成信号传输路径的主要部分的带线或微带线(标准阻抗部分)的特性阻抗。位于信号通孔导体30和防护通孔导体130之间的寄生电容根据轴间距
w的调整大幅度地改变,以便在使用寄生电容的宽度变化作为调整裕度的相对宽度范围中,可以调整整个信号传输路径的特性阻抗。因此,通过调整轴间距
w,可以容易地调整信号传输路径的特性阻抗,以与额定值匹配。例如,在轴间距
w的尺寸(内径)变化的同时,可以模拟处于期望频率的信号传输路径的特性阻抗(或是作为特性阻抗倒数的导纳)。将模拟结果绘制在Smith图上,这样就可以找出提供了与Smith图的中心点最近的绘制点的轴间距
w。特别地,位于两个通孔导体30和130之间的寄生电容根据轴间距
w的变化而大幅度改变。在信号传输路径的特性阻抗的等效电路中,轴间距
w的改变引起与传输线并联的电容的改变。因此,例如,当使用示出了导纳的Smith图时,由轴间距
w所导致的寄生电容的增加或减少显示出具有在常数电纳圈上移动导纳绘制点的效果。
顺便说一下,如图5和6所示,多个防护通孔导体130可以置于信号通孔导体30的周围。这样,对信号通孔导体30的屏蔽效应得到了增强,使得传输损耗可以得到更为有效地抑制。在图5示出的例子中,两个防护通孔导体130位于信号通孔导体30周围的对称位置上。在图6示出的例子中,四个防护通孔导体130以信号通孔导体30为中心具有相等的角距。顺便说一下,当防护通孔导体130的数目增加时,在信号通孔导体30和防护通孔导体130之间产生的寄生电容也增加。因此,当通孔传输路径结构的特性阻抗被设定为相同的值时,随着防护通孔导体130数目的增加,位于每一个防护通孔导体130和信号通孔导体30之间的轴间距
w也应该增加。为了增加轴间距
w调整特性阻抗的自由度,当多个信号通孔导体30形成于平板核心2中时,位于相邻信号通孔导体30之间的轴间距
1优选地被设定为2倍,更为优选地被设定为2.5倍,与位于每一个信号通孔导体30和每一个防护通孔导体130之间的轴间距
w的大小相同。
接下来,当调整防护通孔导体130和信号通孔导体30的外径D1和D2时,由防护通孔导体130和信号通孔导体30所形成的防护传输路径结构的特性阻抗Z0’被设定在Z0±20Ω的范围内。位于信号通孔导体30和防护通孔导体130之间的寄生电容不仅根据轴间距
w而且根据导体外径D2和D1而大幅度改变。因此,在使用寄生电容的宽度变化作为调整裕度的相对宽度范围中,可以调整整个信号传输路径的特性阻抗。因此,通过调整导体外径D2和D1,可以容易地调整信号传输路径的特性阻抗,以与额定值匹配。例如,在导体外径D2和D1(必要时可将外径的值设定为彼此相等或不等)改变的同时,可以模拟处于期望频率的信号传输路径的特性阻抗(或作为特性阻抗倒数的导纳)。将模拟结果绘制在Smith图上,这样就可以找出提供了与Smith图的中心点最近的绘制点的导体外径D1和D2。特别地,位于两个通孔导体30和130之间的寄生电容和感应系数根据导体外径D1和D2的改变而大幅度改变。在信号传输路径特性阻抗的等效电路中,导体外径D1和D2的改变引起与传输线并联的电容和电感的改变。这两个改变都只对电纳项产生影响。因此,当使用示出了导纳的Smith图时,与轴间距被改变的情况相同,由导体外径D1和D2所导致的寄生电容的增加或减少显示出在常数电纳圈上具有移动导纳绘制点的效果。
接下来,在与导线7的第二终端部分相对的第一表面导体5的位置上,提供了用于调整信号传输路径特性阻抗的第一阻抗调整开口5b。在与导线7的第一终端部分相对的第二表面部分9的位置上,提供了用于调整信号传输路径特性阻抗的第二阻抗调整开口9b。图3在平面图中示出了阻抗调整开口5b和9b的形成模式实例。
通过调整每一个第一阻抗调整开口5b和第二阻抗调整开口9b的开口尺寸,可以容易地调整信号传输路径的特性阻抗,以与额定值匹配。在这种情况下,在开口5b和9b的尺寸(内径)改变的同时,可以模拟处于期望频率的信号传输路径的特性阻抗(或作为特性阻抗倒数的导纳)。将模拟结果绘制在Smith图上,这样就可以得到提供了与Smith图的中心点最近的绘制点的开口5b和9b的尺寸。特别地,尽管在第一表面导体5和第一路径终端焊盘10之间插入了两个电介质层,但是它们之间仍产生了较大的寄生电容。因此,在第一表面导体5中形成的第一阻抗调整开口5b的优点是可以设定较大的阻抗调整裕度。
如图4所示,假设第一阻抗调整开口5b的内径为d1,并且第一路径终端焊盘10的外径为d2。在这种情况下,如图4中的链条线所示,当d1<d2时,在第一表面导体5和第一路径终端焊盘10之间产生了直径差为
t(=d2-d1)的层叠。由于寄生电容,该层叠就成为电抗调整裕度。随着直径差
t的减少,寄生电容也减少,使得电抗增加。不过,当t=0时(也就是说,当d1=d2:在实施例中使用了这一条件),效果几乎达到了最大。虽然可以将条件设定为d1>d2,但是这会导致电抗调整效果减少。因此,在对线导体7的屏蔽效应得到降低的区域中,优选设定的d1不要不必要增大,也就是说,应该防止过量产生的由信号泄漏所导致的损耗。由于随着开口的尺寸增加,寄生电容减少,因此在阻抗匹配的情况下电抗项尽可能地增大时,优选设定的d1要尽可能地接近d2。另外,优选情况下将第二阻抗调整开口9b的内径d7调整到d7<5w的范围内,其中
w为线导体的宽度,以便以此方式来防止由信号泄漏所导致的损耗的大量产生。
图7示出了根据本发明第二实施例的布线板100。其基本结构与图1所示的布线板1的结构相同。因此,对与布线板1共用的元件,包括尺寸等,也进行了相应地标注,并且省略了对它们的详细讲述。下面只详细讲述与布线板1的不同点。在布线板100中,各个元件,也就是通孔焊盘18、通路开口17a和第二通路终端焊盘开口19a同心地置于第二主表面MP2侧上。如图8所示,调整的通路开口17a的内径d4处于d3≤d4≤d5的范围内,其中d3为通孔焊盘18的外径,d4为通路开口17a的内径,并且d5为第二通路终端焊盘开口19a的内径。在该构造中,根据通路开口17a的内径d4,调整位于具有较大区域的第二路径终端焊盘20和在三个表面导体15、17和19中间的第四表面导体17之间的寄生电容,以便可以将信号传输路径的阻抗中的电抗项的调整裕度设定得更大。特别是在不低于1GHz的高频带(例如,高达10GHz,特别是高达5GHz)中,整个信号传输路径的特性阻抗中的电抗项的百分比增加了,这样,对非标准阻抗部分的阻抗匹配的不利影响就变得更加明显。不过,在前述构造中,除了位于第一主表面MP1侧上的阻抗调整开口5b和9b之外,可以使用通路开口17a来作为阻抗调整开口。因此,在高频带中可以容易地进行整个信号传输路径的阻抗匹配。当在阻抗匹配中的电抗项尽可能地增加时,调整扩大三个开口,以便可以更加有效地减少寄生电容。这三个开口在寄生电容和传输路径侧导体电感之间具有不同的耦合模式,因此它们也可以具有不同的可调频带。例如,只有当通路开口17a的尺寸增加时,才不总是在期望频带中获得阻抗匹配。当增加了阻抗调整孔5b和9b的调整效果时,可以在更宽的带中获得好的阻抗匹配。
当通路开口17a的内径d4等于第二路径终端焊盘20的外径d6时,由于d4的扩大,难以增强位于第二路径终端焊盘20和第四表面导体17之间的寄生电容的减少效果。虽然可以将条件设定为d4>d6,但是这样会减少电抗调整效果。因此,在优选情况下,在对第三信号通路导体34c和34d或信号通孔导体30的屏蔽效应得到降低的区域中,优选设定的d4不要不必要增加,也就是说,应该防止由信号泄漏所导致的损耗的大量产生。当d4增加时,寄生电容减少。因此,当在阻抗匹配中尽可能地增加电抗项时,优选设定的d4要尽可能地接近d6(在该实施例中,d4=d6)。在任何情况下,当条件被设定为d3≤d4时,同样也可以减少位于第三表面导体15和通孔焊盘18之间的寄生电容。
图9示出了根据本发明第三实施例的布线板200。其基本结构与图1中所示的布线板1的结构相同。因此,对与布线板1共用的元件,包括尺寸等,也进行了相应地标注,并且省略了对它们的详细讲述。下面只详细讲述与布线板1的不同点。在该构造中,在第三电介质层V11中,提供了用于屏蔽穿过第三信号通路导体34c和34d的高频信号的防护通路导体134,以将第三表面导体15和第四表面导体17相互连接起来。当将防护通路导体134置于邻近属于非标准阻抗部分的第三信号通路导体34c和34d的位置上时,对第三信号通路导体34c和34d的屏蔽效应得到了加强,这样就可以抑制传输损耗。另外,防护通路导体134有效实现了整个信号传输路径的阻抗匹配。在该实施例中,为了使防护通路导体134尽可能地接近信号通孔导体30,放置的防护通路导体134与通路开口17a的内围边缘部分中的第四表面导体17相连。在该实施例中,如图10所示,多个防护通路导体134,特别是两个防护通路导体134置于第三信号通路导体34c和34d的周围,以便对第三信号通路导体34c和34d的屏蔽效应可以得到加强。顺便说一下,如图10中的链条线所示,可以进一步增加防护通路导体134的个数。
图11示出了布线板300,其中以例子的方式,将图9所示的防护通路导体134添加到图7所示的布线板100中。
在图19示出的例子中,与图7的板结构相对应的板结构是作为陶瓷板来实现的。在布线板400中,按照到平板核心102的距离增加的顺序,连续地层叠有包括有第一表面导体107的第一导体层M1、第一电介质层V1、导线109,以及包括有第二表面导体105的第二导体层M2。导线109和第二表面导体105形成了共面波导。每一个电介质层全部是由陶瓷(例如氧化铝或玻璃陶瓷)制成的,而平板核心102是通过将第一表面导体105(例如,用于接地)和第二表面导体107(例如,用于接电源)与陶瓷电介质层交替层叠而形成的。
由堆叠型通路(通过位于层之间的通路焊盘134p来将穿过各个电介质层的防护通路导体134相互连接起来而形成的)制成的穿过平板核心102的信号通孔导体230,与导线109的第一终端部分相连。
每一个由堆叠通路制成的防护通孔导体231同样地形成于平板核心102中并处于与信号通孔导体230相邻近的位置上,以便在平板的厚度方向上穿过平板核心102。提供的防护通孔导体231与组成平板核心102的第一导体107相连。调整位于信号通孔导体230和每一个防护通孔导体231之间的轴间距或导体外径(在这种情况下由防护通路导体134的外径来表示),以便由信号通孔导体230和防护通孔导体231组成的防护传输路径结构的特性阻抗Z0’的范围在Z0±20Ω内。顺便说一下,位于平板核心102的第二主表面MP2侧上的层叠结构几乎与图7中的相同。
例子
下面来讲述用于确认本发明效果的测试结果。通过已知的制造方法产生了布线板,在该布线板中对图1和图7中的布线板1和100中的每一层的厚度和每一个部分的尺寸(对应于图1和图7中所使用的标号)进行了调整,如图12所示。每一个第一阻抗调整开口5b和第二阻抗开口9b的内径是115μm。进而,通路开口17a的内径d4为250μm(图1中的布线板的类型),并且形成的一个或两个防护通孔导体130具有的尺寸和厚度与信号通孔导体30的相同。如图17所示,单个信号通孔导体30的特性阻抗为91.2Ω。图17示出了当一个、两个、三个或四个防护通孔导体130形成时由信号通孔导体30和(多个)防护通孔导体130形成的通孔传输路径结构的特性阻抗Z0’的值如何根据位于导体30和130之间的轴间距(间距)而改变的情况(也示出了在两个或四个防护通孔导体130的情况下的计算结果,以用于参照)来进行计算的结果。在该实施例中,调整间距,以便将通孔传输路径结构的特性阻抗Z0’设定在50Ω。每一个防护通孔导体130和信号通孔导体30的外径(开口直径)被设定为150μm。
产生两种用于测量的板。也就是说,一种板(板样本(3):例子1)具有一个防护通孔导体130,而另一种板(板样本(4):例子2)具有两个防护通孔导体130。另外,产生了其中从板样本(3)除去防护通孔导体130的板(板样本(2):比较性例子2),以及其中从板样本(3)除去防护通孔导体130并且没有形成第一阻抗调整开口5b和第二阻抗调整开口9b的板(板样本(1):比较性例子1)。
探针(特性阻抗:50Ω)贴装于每一个板样本(1)~(4)之上,以便板样本的第一路径终端焊盘10(终端1)起到信号输入侧的作用,而它的第二路径终端焊盘20(终端2)起到信号输出侧的作用。商业上可用的网络分析器(Agilent Technologies公司制造的8510C)测量了第一路径终端焊盘10在高达50GHz的频带中的反射系数S11。
图13示出了板样本(1)(比较性例子1)的测量结果。在图13中,虽然衰减极值接近5GHz,但是在不低于1GHz的频带中,通常出现不小于-20dB的高反射系数。因此,不可能获得较好的阻抗匹配状态。另一方面,图14示出了板样本(2)(比较性例子2)的测量结果。虽然在高达5GHz的频带中反射系数有所提高,但是还不能说这种提高是充分的。如图15所示,在具有形成于其中的一个防护通孔导体130的板样本(3)(例子1)中,反射系数小于-20dB的频带扩大到9GHz附近,并且除了频带的一部分之外,反射系数甚至能够减小到不大于-25dB。如图16所示,已经证明在具有形成于其中的两个防护通孔导体130的板样本(4)(例子2)中,发射系数小于-20dB的频带可高达10GHz附近。因此,证明可以获得更好的阻抗匹配状态。
除了每一个防护通孔导体130和信号通孔导体30的外径(截面直径)被设定为100μm之外,图18以与图17所示的完全相同的产生方式,示出了对板样本(1)~(4)所做的相同计算的结果。根据该结果,在每一个板例子中,提供几乎与50Ω相匹配的特性阻抗Z0的轴间距的值明显要比图17小。例如,在图17中的板样本的情况下,其中出于设计需要,轴间距难以固定但必须要固定在280μm,当导体外径为150μm时,Z0约为30Ω,并且不与50Ω匹配。如图18所示,当导体外径改变/调整到100μm时,Z0几乎可以与50Ω匹配。
进而,除了每一个防护通孔导体130和信号通孔导体30的外径(截面直径)发生各种变化,同时导体30和130之间的轴间距被固定在280μm之外,图20以与图17所示的完全相同的产生方式,示出了对板样本(1)~(4)所做的相同计算的结果。可以证明,虽然轴间距被固定在280μm,但是当适当地选择导体外径时,Z0几乎可以与50Ω匹配。
该应用基于2003年2月28日提交的日本专利申请JP 2003-52695,其全部内容都作为本发明的参考。
Claims (23)
1.一种布线板,包括:
平板核心,具有第一主表面和第二主表面;
导体层,包括有导线;
电介质层,在所述平板核心的第一和第二主表面的至少一个之上与所述导体层交替层叠;
通路导体,穿过所述电介质层;
信号通孔,在平板的厚度方向上穿过所述平板核心;
信号通孔导体,它覆盖了所述信号通孔的内表面;
第一路径终端焊盘,位于所述平板核心的第一主表面侧上;
第二路径终端焊盘,形成于所述平板核心的第二主表面侧上;
防护通孔,在所述平板的厚度方向上穿过所述平板核心,并处于与所述平板核心中的所述信号通孔邻近的位置上;以及
防护通孔导体,与所述平板核心中的所述第一主表面侧上的表面导体和所述第二主表面侧上的表面导体中的至少一个相连;其中:
信号传输路径,其范围从所述第一路径终端焊盘到所述第二路径终端焊盘,并且包括所述导线、所述通路导体,以及所述信号通孔导体;
所述导体层的至少一层位于所述平板核心的所述第一和第二主表面侧的每一个上,以形成所述表面导体,用作电源层或接地层;
所述第一主表面导体侧上的所述表面导体和所述导线形成了带有恒定特性阻抗Z0的共面波导或带线、微带线;
所述防护通孔的内表面上覆盖有所述防护通孔导体,以便屏蔽穿过所述信号通孔导体的高频信号;并且
所述信号通孔导体和所述防护通孔导体之间的轴间距被调整,以便通过所述信号通孔导体和所述防护通孔导体形成的防护传输路径结构的特性阻抗Z0’的范围在Z0±20Ω内。
2.一种布线板,包括:
平板核心,具有第一主表面和第二主表面;
导体层,包括有导线;
电介质层,在所述平板核心的所述第一和第二主表面的至少一个之上与所述导体层交替层叠;
通路导体,穿过所述电介质层;
信号通孔,在平板的厚度方向上穿过所述平板核心;
信号通孔导体,它覆盖了所述信号通孔的内表面;
第一路径终端焊盘,位于所述平板核心的第一主表面侧上;
第二路径终端焊盘,形成于所述平板核心的第二主表面侧上;
防护通孔,在所述平板的厚度方向上穿过所述平板核心,并处于与所述平板核心中的所述信号通孔相邻近的位置上;以及
防护通孔导体,与所述平板核心中的所述第一主表面侧上的所述表面导体和所述第二主表面侧上的所述表面导体中的至少一个相连;其中:
信号传输路径,其范围从第一路径终端焊盘到第二路径终端焊盘,并且包括所述导线、所述通路导体,以及所述信号通孔导体;
所述导体层的至少一个位于所述平板核心的所述第一和第二主表面侧的每一个上,以形成表面导体,用作电源层或接地层;
所述第一主表面侧上的所述表面导体和所述导线形成了带线、微带线或带有恒定特性阻抗Z0的共面波导;
所述防护通孔的内表面上覆盖有所述防护通孔导体,以便屏蔽穿过所述信号通孔导体的高频信号;并且
所述信号通孔导体和所述防护通孔导体的每一个的外径被调整,以便通过所述信号通孔导体和所述防护通孔导体形成的防护传输路径结构的特性阻抗Z0’的范围在Z0±20Ω内。
3.如权利要求1所述的布线板,其中多个所述防护通孔导体位于所述信号通孔导体的周围。
4.如权利要求2所述的布线板,其中与所述防护通孔导体类似且替代它的多个防护通孔导体位于所述信号通孔导体的周围。
5.如权利要求1所述的布线板,其中:
在所述平板核心的所述第二主表面上,按照到所述平板核心的距离增加的顺序,连续地层叠有包括第三表面导体的第四导体层、第三电介质层、包括第四表面导体的第五导体层,以及第四电介质层;
通孔开口形成于所述第四导体层中,并处于与所述信号通孔导体相对应的所述第三表面导体的位置上,并且与所述信号通孔导体电气相连的通孔焊盘位于所述通孔开口的内部中,以在所述通孔焊盘和所述通孔开口之间形成环形隙缝;
通路开口形成于所述第五导体层中,并处于与所述信号通孔导体相对应的所述第四表面导体的位置上,并且穿过所述第三电介质层和所述第四电介质层且同时与所述通孔焊盘相连的第三信号通路导体位于所述通路开口的内部中;并且
所述第三表面导体和所述第四表面导体形成了接地导体或电源导体,并且用于屏蔽穿过所述第三信号通路导体的高频信号的防护通路导体位于所述第三电介质层中,以与所述第三表面导体和所述第四表面导体的至少一个相连接。
6.如权利要求2所述的布线板,其中:
在所述平板核心的所述第二主表面上,按照到平板核心的距离增加的顺序,连续地层叠有包括第三表面导体的第四导体层、第三电介质层、包括第四表面导体的第五导体层,以及第四电介质层;
通孔开口形成于所述第四导体层中,并处于与所述信号通孔导体相对应的所述第三表面导体的位置上,并且与所述信号通孔导体电气相连的通孔焊盘位于所述通孔开口的内部中,以在所述通孔焊盘和所述通孔开口之间形成环形隙缝;
通路开口形成于所述第五导体层中,并处于与所述信号通孔导体相对应的所述第四表面导体的位置上,并且穿过所述第三电介质层和所述第四电介质层且同时与所述通孔焊盘相连的第三信号通路导体置于所述通路开口的内部中;并且
所述第三表面导体和所述第四表面导体形成了接地导体或电源导体,并且用于屏蔽穿过所述第三信号通路导体的高频信号的防护通路导体位于所述第三电介质层中,以与所述第三表面导体和所述第四表面导体的至少一个相连接。
7.一种布线板,包括:
平板核心,具有第一主表面和第二主表面;
导体层,包括有导线;
电介质层,在所述平板核心的所述第一和第二主表面的每一个之上与所述导体层交替层叠;
通路导体,穿过所述电介质层;
信号通孔,在平板的厚度方向上穿过所述平板核心;
信号通孔导体,它覆盖了所述信号通孔的内表面;
第一路径终端焊盘,位于所述平板核心的第一主表面侧上;以及
第二路径终端焊盘,形成于所述平板核心的第二主表面侧上;其中:
信号传输路径,其范围从所述第一路径终端焊盘到所述第二路径终端焊盘,并且包括所述导线、所述通路导体,以及所述信号通孔导体;
在所述平板核心的所述第二主表面上,按照到所述平板核心的距离增加的顺序,连续地层叠有包括第三表面导体的第四导体层、第三电介质层、包括第四表面导体的第五导体层,以及第四电介质层;
通孔开口形成于所述第四导体层中,并处于与所述信号通孔导体相对应的所述第三表面导体的位置上,并且与所述信号通孔导体电气相连的通孔焊盘位于所述通孔开口的内部中,以在所述通孔焊盘和所述通孔开口之间形成环形隙缝;
通路开口形成于所述第五导体层中,并处于与所述信号通孔导体相对应的所述第四表面导体的位置上,并且穿过所述第三电介质层和所述第四电介质层且同时与所述通孔焊盘相连的第三信号通路导体位于所述通路开口的内部中;并且
所述第三表面导体和所述第四表面导体形成了接地导体或电源导体,并且用于屏蔽穿过所述第三信号通路导体的高频信号的防护通路导体位于所述第三电介质层中,以与所述第三表面导体和所述第四表面导体的至少一个相连接。
8.如权利要求7所述的布线板,其中所述防护通路导体与所述通路开口的内围边缘部分中的所述第四表面导体相连。
9.如权利要求7所述的布线板,其中与所述防护通路导体类似且替代它的多个防护通路导体位于所述第三信号通路导体的周围。
10.如权利要求1所述的布线板,其中用于调整所述信号传输路径的特性阻抗的阻抗调整开口是在通过所述电介质层朝向所述信号传输路径的位置中的所述表面导体中形成的。
11.如权利要求2所述的布线板,其中用于调整所述信号传输路径的特性阻抗的阻抗调整开口是在通过所述电介质层朝向所述信号传输路径的位置中的所述表面导体中形成的。
12.如权利要求10所述的布线板,其中:
在所述平板核心的所述第一主表面上,按照到所述平板核心的距离增加的顺序,连续地层叠有包括第一表面导体的第一导体层、第一电介质层、包括导线的第二导体层,以及第二电介质层;
形成的所述信号通孔在所述平板的厚度方向上穿过所述平板核心,并处于与所述导线的第一终端部分相对的位置上,并且用于覆盖所述信号通孔的所述内表面的所述信号通孔导体的第一主表面侧终端部分,通过穿过所述第一电介质层的所述第一信号通路导体与所述导线的所述第一终端部分相连接,而与所述信号通孔导体的第二主表面侧终端部分相连的所述第二路径终端焊盘位于所述平板核心的所述第二主表面侧上;
穿过所述第二电介质层的第二信号通路导体与所述导线的第二终端部分相连接,并且与所述第二信号通路导体电气相连的所述第一路径终端焊盘位于所述第二电介质层上;并且
用于调整从所述第一路径终端焊盘到所述第二路径终端焊盘的所述信号传输路径的特性阻抗的第一阻抗调整开口形成于所述第一表面导体中,并处于与所述导线的所述第二终端部分相对的位置上。
13.如权利要求11所述的布线板,其中:
在所述平板核心的所述第一主表面上,按照到所述平板核心的距离增加的顺序,连续地层叠有包括第一表面导体的第一导体层、第一电介质层、包括导线的第二导体层,以及第二电介质层;
形成的所述信号通孔在所述平板的厚度方向上穿过所述平板核心,并处于与所述导线的第一终端部分相对的位置上,并且用于覆盖所述信号通孔的所述内表面的所述信号通孔导体的第一主表面侧终端部分,通过穿过所述第一电介质层的第一信号通路导体与所述导线的所述第一终端部分相连接,而与所述信号通孔导体的第二主表面侧终端部分相连的所述第二路径终端焊盘位于所述平板核心的所述第二主表面侧上;
穿过所述第二电介质层的第二信号通路导体与所述导线的第二终端部分相连接,并且与所述第二信号通路导体电气相连的所述第一路径终端焊盘位于所述第二电介质层上;并且
用于调整从所述第一路径终端焊盘到所述第二路径终端焊盘的所述信号传输路径的特性阻抗的第一阻抗调整开口形成于所述第一表面导体中,并处于与所述导线的所述第二终端部分相对的位置上。
14.如权利要求12所述的布线板,其中所述第一阻抗调整开口的内径d1被设定在d1≤d2的范围中,其中所述第一阻抗调整开口的所述内径为d1,而所述第一路径终端焊盘的外径为d2。
15.如权利要求13所述的布线板,其中所述第一阻抗调整开口的内径被设定在d1≤d2的范围中,其中所述第一阻抗调整开口的所述内径为d1,而所述第一路径终端焊盘的外径为d2。
16.如权利要求10所述的布线板,其中:
在所述平板核心的所述第一主表面上,按照到所述平板核心的距离增加的顺序,连续地层叠有所述第一导体层、所述第一电介质层、所述第二导体层、所述第二电介质层,以及包括有第二表面导体的第三导体层;
在所述第一表面导体和所述第二表面导体之间插入所述导线,以形成带线;
第一路径终端焊盘开口形成于所述第二表面导体中,以包围所述第二信号通路导体,并且与所述第二信号通路导体电气相连的所述第一路径终端焊盘位于所述第一路径终端焊盘开口的内部中,以在所述第一路径终端焊盘和所述第一路径终端焊盘开口之间形成环形隙缝;并且
用于调整所述信号传输路径的特性阻抗的第二阻抗调整开口的位置与所述第二表面导体中的所述导线的所述第一终端部分相对。
17.如权利要求11所述的布线板,其中:
在所述平板核心的所述第一主表面上,按照到所述平板核心的距离增加的顺序,连续地层叠有所述第一导体层、所述第一电介质层、所述第二导体层、所述第二电介质层,以及包括有第二表面导体的第三导体层;
在所述第一表面导体和所述第二表面导体之间插入所述导线,以形成带线;
第一路径终端焊盘开口形成于所述第二表面导体中,以包围所述第二信号通路导体,并且与所述第二信号通路导体电气相连的所述第一路径终端焊盘位于所述第一路径终端焊盘开口的内部中,以在所述第一路径终端焊盘和所述第一路径终端焊盘开口之间形成环形隙缝;并且
用于调整所述信号传输路径的特性阻抗的第二阻抗调整开口的位置与所述第二表面导体中的所述导线的所述第一终端部分相对。
18.如权利要求10所述的布线板,其中:
在所述平板核心的所述第二主表面上,按照到所述平板核心的距离增加的顺序,连续地层叠有包括有第三表面导体的第四导体层、第三电介质层、包括有第四表面导体的第五导体层、第四电介质层,以及包括有第五表面导体的第六导体层;
通孔开口形成于所述第四导体层中,并处于与所述信号通孔导体相对应的所述第三表面导体的位置上,并且与所述信号通孔导体电气相连的通孔焊盘位于所述通孔开口的内部中,以在所述通孔焊盘和所述通孔开口之间形成环形隙缝;
通路开口形成于所述第五导体层中,并处于与所述信号通孔导体相对应的所述第四表面导体的位置上,并且穿过所述第三电介质层和所述第四电介质层同时与所述通孔焊盘相连的第三信号通路导体位于所述通路开口的内部中;
第二路径终端开口形成于所述第六导体层中,并处于与所述信号通孔导体相对应的所述第五表面导体的位置上,并且与所述第三信号通路导体电气相连的所述第二路径终端焊盘位于所述第二路径终端焊盘开口的内部中,以在所述第二路径终端焊盘和所述第二路径终端焊盘开口之间形成环形隙缝;并且
所述通孔焊盘、所述通路开口、所述第二路径终端焊盘和所述第二路径终端焊盘开口同心地放置,并且将所述通路开口的内径d4调整在d3≤d4≤d5的范围内,其中d3为所述通孔焊盘的外径,d4为所述通路开口的内径,d5为所述第二路径终端焊盘开口的内径,以便所述通路开口用作阻抗调整孔。
19.如权利要求11所述的布线板,其中:
在所述平板核心的所述第二主表面上,按照到所述平板核心的距离增加的顺序,连续地层叠有包括有第三表面导体的第四导体层、第三电介质层、包括有第四表面导体的第五导体层、第四电介质层,以及包括有第五表面导体的第六导体层;
通孔开口形成于所述第四导体层中,并处于与所述信号通孔导体相对应的所述第三表面导体的位置上,并且与所述信号通孔导体电气相连的通孔焊盘位于所述通孔开口的内部中,以在所述通孔焊盘和所述通孔开口之间形成环形隙缝;
通路开口形成于所述第五导体层中,并处于与所述信号通孔导体相对应的所述第四表面导体的位置上,并且穿过所述第三电介质层和所述第四电介质层同时与所述通孔焊盘相连的第三信号通路导体位于所述通路开口的内部中;
第二路径终端开口形成于所述第六导体层中,并处于与所述信号通孔导体相对应的所述第五表面导体的位置上,并且与所述第三信号通路导体电气相连的所述第二路径终端焊盘位于所述第二路径终端焊盘开口的内部中,以在所述第二路径终端焊盘和所述第二路径终端焊盘开口之间形成环形隙缝;并且
所述通孔焊盘、所述通路开口、所述第二路径终端焊盘和所述第二路径终端焊盘开口同心地放置,并且将所述通路开口的内径d4调整在d3≤d4≤d5的范围内,其中d3为所述通孔焊盘的外径,d4为所述通路开口的所述内径,d5为所述第二路径终端焊盘开口的内径,以便所述通路开口用作阻抗调整孔。
20.如权利要求18所述的布线板,其中将所述通路开口的所述内径d4调整在d3≤d4<d6的范围内,其中d6为所述第二路径终端焊盘的外径。
21.如权利要求19所述的布线板,其中将所述通路开口的所述内径d4调整在d3≤d4<d6的范围内,其中d6为所述第二路径终端焊盘的外径。
22.如权利要求10所述的布线板,其中,所述阻抗调整开口是多种类型的开口的组合,这些开口在与围绕着所述开口的表面导体部分一起来形成寄生电容的每一个开口的信号传输路径侧导体部分的形状、所述信号传输路径侧导体部分的尺寸、以及所述表面导体部分和所述信号传输路径侧导体部分之间的相对位置关系中的至少一个方面是不同的。
23.如权利要求11所述的布线板,其中,所述阻抗调整开口是多种类型的开口的组合,这些开口在与围绕着所述开口的表面导体部分一起来形成寄生电容的每一个开口的信号传输路径侧导体部分的形状、所述信号传输路径侧导体部分的尺寸、以及所述表面导体部分和所述信号传输路径侧导体部分之间的相对位置关系中的至少一个方面是不同的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410068322 CN1741706B (zh) | 2004-08-27 | 2004-08-27 | 布线板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410068322 CN1741706B (zh) | 2004-08-27 | 2004-08-27 | 布线板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1741706A true CN1741706A (zh) | 2006-03-01 |
CN1741706B CN1741706B (zh) | 2011-11-16 |
Family
ID=36093885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200410068322 Expired - Fee Related CN1741706B (zh) | 2004-08-27 | 2004-08-27 | 布线板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1741706B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101374382B (zh) * | 2007-08-23 | 2010-12-08 | 旺矽科技股份有限公司 | 具空间转换的多层电路板以及探针卡 |
CN101557683B (zh) * | 2008-04-09 | 2011-06-15 | 旺矽科技股份有限公司 | 用于集成电路晶片电性测试的探针卡 |
CN102143648A (zh) * | 2010-02-02 | 2011-08-03 | 住友电工印刷电路株式会社 | 带屏蔽层的挠性印刷配线板、其制造方法以及电子设备 |
US8035036B2 (en) | 2006-10-20 | 2011-10-11 | Industrial Technology Research Institute | Complementary mirror image embedded planar resistor architecture |
CN102792784A (zh) * | 2011-03-10 | 2012-11-21 | 联发科技股份有限公司 | 高速应用的印刷电路板设计 |
CN104103627A (zh) * | 2013-04-09 | 2014-10-15 | 瑞萨电子株式会社 | 半导体器件以及互连基板 |
-
2004
- 2004-08-27 CN CN 200410068322 patent/CN1741706B/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8035036B2 (en) | 2006-10-20 | 2011-10-11 | Industrial Technology Research Institute | Complementary mirror image embedded planar resistor architecture |
CN101374382B (zh) * | 2007-08-23 | 2010-12-08 | 旺矽科技股份有限公司 | 具空间转换的多层电路板以及探针卡 |
CN101557683B (zh) * | 2008-04-09 | 2011-06-15 | 旺矽科技股份有限公司 | 用于集成电路晶片电性测试的探针卡 |
CN102143648A (zh) * | 2010-02-02 | 2011-08-03 | 住友电工印刷电路株式会社 | 带屏蔽层的挠性印刷配线板、其制造方法以及电子设备 |
CN102792784A (zh) * | 2011-03-10 | 2012-11-21 | 联发科技股份有限公司 | 高速应用的印刷电路板设计 |
CN102792784B (zh) * | 2011-03-10 | 2015-07-08 | 联发科技股份有限公司 | 印刷电路板 |
US9949360B2 (en) | 2011-03-10 | 2018-04-17 | Mediatek Inc. | Printed circuit board design for high speed application |
CN104103627A (zh) * | 2013-04-09 | 2014-10-15 | 瑞萨电子株式会社 | 半导体器件以及互连基板 |
CN104103627B (zh) * | 2013-04-09 | 2018-04-10 | 瑞萨电子株式会社 | 半导体器件以及互连基板 |
Also Published As
Publication number | Publication date |
---|---|
CN1741706B (zh) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7339260B2 (en) | Wiring board providing impedance matching | |
US7405477B1 (en) | Ball grid array package-to-board interconnect co-design apparatus | |
EP1153419B1 (en) | Multiple chip module with integrated rf capabilities | |
CN1216514C (zh) | 备有多层陶瓷基板和内埋被动元件的多层电路模组 | |
US6777620B1 (en) | Circuit board | |
CN1253965C (zh) | 传输线型组件 | |
CN1172372C (zh) | 用于集成电路的电感器 | |
US20050205292A1 (en) | Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures | |
CN101061556A (zh) | 线圈部件 | |
CN1969424A (zh) | 传输线对 | |
US20040211590A1 (en) | Multilayer printed wiring board and integrated circuit using the same | |
US7197818B2 (en) | Method and structures for implementing customizable dielectric printed circuit card traces | |
TWI226091B (en) | A multilayer board and a semiconductor device | |
CN1453858A (zh) | 半导体器件及其制造方法 | |
TW201003868A (en) | Shielded integrated circuit pad structure | |
US7016198B2 (en) | Printed circuit board having outer power planes | |
US20060082422A1 (en) | Connection structure of high frequency lines and optical transmission module using the connection structure | |
CN1292625C (zh) | 印刷电路板、组合衬底、印刷电路板制造方法和电子装置 | |
CN1741706A (zh) | 布线板 | |
KR102040790B1 (ko) | 무선통신용 연성회로기판 | |
US5923234A (en) | Hermetic feedthrough using three-via transmission lines | |
CN210670714U (zh) | 一种高速多层平面电路板 | |
JP2006049645A (ja) | 配線基板 | |
TWI261342B (en) | Wiring board | |
JP2004265970A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111116 Termination date: 20170827 |
|
CF01 | Termination of patent right due to non-payment of annual fee |