CN210670714U - 一种高速多层平面电路板 - Google Patents
一种高速多层平面电路板 Download PDFInfo
- Publication number
- CN210670714U CN210670714U CN201921041190.6U CN201921041190U CN210670714U CN 210670714 U CN210670714 U CN 210670714U CN 201921041190 U CN201921041190 U CN 201921041190U CN 210670714 U CN210670714 U CN 210670714U
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit board
- power supply
- ground
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型提供一种高速多层平面电路板,所述电路板包括至少一叠层单元,其中叠层单元包括接地层、电源层和混合层,电源层布置在接地层和混合层中间,混合层用于布置地线和信号线;每一所述叠层单元中设置有至少一与电路板垂直的电源过孔,每一电源过孔旁至少设置一与电源过孔平行的伴电源地孔;电源过孔和伴电源地孔均贯穿所述叠层单元,所述电源过孔和所述伴电源地孔的一端均延伸至距离电源层最近的电路板的表层;电源过孔与叠层单元中电源层连接,伴电源地孔分别与叠层单元中接地层、混合层以及延伸经过的接地层、混合层连接。通过本实用新型,解决了基频谐波及高次谐波抑制效果不好以及多芯片模块造成电源噪声板沿辐射的问题。
Description
技术领域
本实用新型涉及集成电路技术领域,尤其涉及一种高速多层平面电路板。
背景技术
平面电路板是电子产品中元器件的主要载体,现代的具有复杂控制通讯、多媒体功能电子产品普遍使用高主频处理器和高速数字总线,作为载体的平面电路板形式包括:多层印刷电路板,大型芯片封装用的电路基板,多芯片模块用的电路基板等等。
通常,这些平面电路板的电源、地、信号分别布置在指定平面层,多个不同属性的金属平面和介质间隔堆叠最终粘结成平面电路板。数量不等的过孔在平面层间穿通,实现电气连接。多层电路板一般指层数6层或以上金属层,具有较多的走线阻抗选项,较佳的布线密度和隔离及电磁防护能力。用电器件如IC、晶振、SOC芯片以及去耦电容等布置在平面电路板的表层。
电源平面、地平面和介质夹层可等效为平面波导,具有与其物理尺寸,电介质参数相关的电学模态,即电谐振特性。来自用电器件的电源噪声电流,如电源纹波,高速数字信号引起的同时切换噪声(Simultaneous Switching Noise,SSN)等,从表层其过孔穿过地平面注入电源平面时,噪声电流被激励成电磁波,受激励的频率及其强度与过孔在平面的位置有关。电磁波经由平面波导传播到平面边沿,临近的其他电源平面和信号走线等会受到干扰;当这些电磁波最终传到电路板边沿,经板边沿的等效缝隙天线向外辐射,造成远场电磁干扰(EMI)辐射。现行各种应用的EMI辐射频段范围,强度上限,都有相应国际/国家/行业标准进行规范。目前,车规级EMI辐射(CISPR25)规定的频率上限值是2.5GHz。未来CISPR标准组织计划将该上限会提高到400GHz。
典型电源噪声干扰及辐射超标的例子有DDR-SDRAM。DDR-SDRAM时钟频率高(DDR2主频即大于400MHz),时钟/数据/地址等并行总线走线数量多,信号摆幅大。其结果是:时钟基频及高次谐波能量相当大,属于强烈的干扰源。即使时钟和信号线都布置在PCB内层,噪声仍可由电源地平面波导传播,对周边电源,信号的造成干扰,引起相当大EMI辐射。最佳的解决方法是控制噪声源的能量频谱密度,如使用时钟扩频技术(Spread spectrumclocking,SSC)。但当系统的主控芯片不支持DDR扩频应用时,必须采用其他手段应对。实践中抑制电源地噪声常用方法是使用贴片电容对电源地去耦。由于贴片电容自身存在的引线电感,以及布线电感,只能较好地抑制100MHz以下的电源地噪声,对于DDR基频及高次谐波抑制效果不明显。
再如:大型芯片封装及多芯片模块用的电路基板的电源噪声造成的明显的板沿辐射。未良好接地的金属上盖与地平面形成的等效平板天线很容易把这些噪声能量辐射出去。
实用新型内容
本实用新型所要解决的技术问题在于,提供一种高速多层平面电路板,用于解决因现有系统的主控芯片不支持扩频应用、贴片电容对时钟等强干扰信号的基频谐波及高次谐波抑制效果不好,造成印刷电路板,大型封装基板以及多芯片模块的电源噪声的板沿辐射的问题。
本实用新型提供的一种高速多层平面电路板,所述电路板包括至少一叠层单元,其中:
所述叠层单元包括接地层、电源层和混合层,所述电源层布置在所述接地层和所述混合层中间,所述混合层用于布置地线和信号线;
每一所述叠层单元中设置有至少一与所述电路板垂直的电源过孔,每一所述电源过孔旁至少设置一与所述电源过孔平行的伴电源地孔;
所述电源过孔和所述伴电源地孔均贯穿所述叠层单元,所述电源过孔和所述伴电源地孔的一端均延伸至距离所述电源层最近的所述电路板的表层;
所述电源过孔与所述叠层单元中电源层连接,所述伴电源地孔分别与所述叠层单元中接地层、混合层以及延伸经过的接地层、混合层连接。
进一步地,所述电源过孔旁设置多个伴电源地孔,所述多个伴电源地孔至所述电源过孔的距离均相等。
进一步地,与所述叠层单元中电源层连接的高频元件设置在距离所述叠层单元中接地层最近的所述电路板的表层。
进一步地,所述电源层外沿包裹环状篱笆地孔,所述环状篱笆地孔布置在所述电源层所在叠层单元的接地层和混合层之间。
进一步地,所述电路板外沿包裹吸波材料或接地金属箔层。
进一步地,所述电路板包括二个叠层单元且层数为八以上的偶数,所述电路板中所有层上下对称地设置。
进一步地,所述电路板包括二个或二个以上叠层单元;
每一叠层单元中所述电源过孔和所述伴电源地孔均为通孔,所述电源过孔和所述伴电源地孔的另一端均延伸至距离所述电源层最远的所述电路板的表层;
所述伴电源地孔与延伸经过的接地层、混合层连接;
与所述叠层单元中电源层连接的高频元件和表贴高频去耦电容设置在距离所述叠层单元中接地层最近的所述电路板的表层。
进一步地,所述电路板包括二个或二个以上叠层单元;
每一叠层单元中所述电源过孔和所述伴电源地孔均为盲孔,所述电源过孔另一端截止于所述叠层单元。
进一步地,与每一叠层单元中所述电源层连接的高频元件、表贴去耦电容均设置在距离所述叠层单元中接地层最近的电路板的表层。
实施本实用新型,具有如下有益效果:
通过本实用新型,在电路板中设置接地层、电源层和混合层为基础的叠层单元,在电路板中设置在电源过孔和伴电源地孔,从噪声源头着手,抑制电源过孔激励引起的电磁波强度,实现全向的噪声抑制,解决了因现有系统的主控芯片不支持扩频应用、贴片电容对时钟等强干扰信号的基频谐波及高次谐波抑制效果不好,造成印刷电路板,大型封装基板以及多芯片模块的电源噪声的板沿辐射的问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型实施例提供的叠层单元的结构图。
图2是本实用新型实施例提供的电源地孔组合的电源层俯视图。
图3是本实用新型实施例提供的电路板外沿包裹吸波材料或接地金属箔层的电路板截面图。
图4是本实用新型实施例提供的高速多层平面电路板的结构图。
图5是本实用新型实施例提供的高速多层平面电路板的结构图。
图6是本实用新型实施例提供的电源地孔组合隔离度仿真结果的曲线图。
具体实施方式
本专利为电路板设置叠层单元,每个叠层单元包括接地层、电源层和混合层,为叠层单元设置电源过孔和伴电源过孔,将高频元件和高频去偶电容设置在距离电源层较近的电路板的表层,以下结合附图和实施例对该具体实施方式做进一步说明。
下面将详细描述本实用新型提供的高速多层平面电路板的实施例。
如图1所示,本实用新型实施例提供了叠层单元,所述叠层单元包括接地层11、电源层12和混合层13,所述电源层12布置在所述接地层11和所述混合层13中间,所述混合层13用于布置地线和信号线。
需要说明的是,混合层13也用于布置地线,可以看成为一个接地层;上下两接地层包裹着电源层12,最小化垂直方向电磁波发射传播,同时电源地间形成双份的平面去耦电容,起到了降低噪声的效果。
叠层单元中设置有一与高速多层平面电路板垂直的电源过孔14,所述电源过孔14贯穿所述叠层单元与叠层单元中电源层12连接;电源过孔14旁设置有一与电源过孔14平行的伴电源地孔15,所述伴电源地孔15同样贯穿所述叠层单元,并分别与叠层单元中的接地层11和混合层13连接;在本实施例中,伴电源地孔15与混合层13连接实际上是伴电源地孔15与混合层13中的接地部分连接。
需要说明的是,电源过孔14旁设置有一伴电源地孔15,旁表示伴电源地孔15围绕电源过孔14设置,两者之间距离一般不超过10mm。
如图2所示,本实用新型实施例提供了电源地孔组合的电源层,通过所述电源层俯视图可以看到电源过孔14和伴电源地孔15的组合51、组合52和53,组合51、组合52和组合53中电源过孔14和伴电源地孔15的比例分别为1:1、1:2和1:3,由此可以得知每一电源过孔14旁至少设置一伴电源地孔15;
电源过孔14的正向电流和伴电源地孔15的反向电流引起的电磁波强度部分抵消,降低水平方向电磁波发射;另外电源过孔14和伴电源地孔15组合等效成宽频的去耦电容,抑制上述组合位置区域的谐振模态;电源过孔14和伴电源地孔15的间距越近,电流回路面积越小,等效回路电感越小,抑制能力更强;同一电源过孔14与设置在所述同一电源过孔14旁的多个伴电源地孔15之间距离相等,此时噪声抑制效果更佳。
如图3所示,本实用新型实施例提供了电路板,所述电路板包括接地层11、电源层12和混合层13,外沿包裹吸波材料61或接地金属箔层61,用于屏蔽电磁干扰。
如图4所示,本实用新型实施例提供了高速多层平面电路板,所述电路板共八层,包括第一叠层单元、第二叠层单元、信号层16和信号层26,共包括包括二个叠层单元;
所述第一叠层单元中包括接地层11、电源层12和混合层13,第二叠层单元包括接地层21、电源层22和混合层23,所述电路板中接地层11与接地层21对称,电源层12和电源层22对称,混合层13和混合层23对称,信号层16和信号层26对称,所述电路板中所有层上下对称地设置。
需要说明的是,电路板所有层对称地设置,有利降低噪声干扰。
第一叠层单元中电源过孔14贯穿所述第一叠层单元与所述第一叠层单元中电源层12连接,电源过孔14的一端延伸至距离电源层12最近的电路板的表层,也就是本实施例中的信号层16;第一叠层单元中电源过孔14旁设置有一伴电源地孔15,伴电源地孔15一端延伸至电源层12最近的电路板的表层,也就是本实施例中的信号层16,且分别与所述第一叠层单元中接地层11、混合层13以及延伸经过的接地层、混合层连接,但是本实施例中所述伴电源地孔15一端延伸经过第一叠层单元外无接地层和混合层。
第一叠层单元中电源过孔14和伴电源地孔15均为通孔,所述电源过孔14和所述伴电源地孔15的另一端均延伸至与所述电源层12最远的所述电路板的表层,在本实施例中距离电源层12最远的电路板的表层为信号层26。
伴电源地孔15与延伸经过的接地层21、混合层23连接,而电源过孔14并不与电源层22形成连接关系,因为不同电源层提供不同电压或者不同频率的电源,电源是个别的,地是共同的。
与第一叠层单元中电源层12连接的高频元件17和表贴高频去耦电容18设置在距离所述第一叠层单元中接地层11最近的电路板的表层,也就是信号层16。
需要说明的是,电路板有两个表层,一个在最上面,一个在最下面,具体在本实施例中,电路板的表层为信号层16和信号层26;高频元件17设置在距离所连接电源层12所在叠层单元的接地层11最近电路板的表层,目的是为了使得高频元件17和表贴高频去耦电容18距离电源层12的过孔距离尽量短;因为过孔越短,电感越小,电感阻碍阻高频信号回流。因此,要高频噪声源,高频去耦电容等高频相关的器件放置在同一面,以便高频噪声更有效地回流。
与所述第一叠层单元中电源层12连接的表贴低频去耦电容19设置在距离所述第一叠层单元中接地层11最远的所述电路板的表层,也就是信号层26上;低频元件和表贴低频去耦电容可以放置在任意一个电路板的表层,为了管理方便,尽量与高频元件分开放置。
需要说明的是,电路板可以设置二个以上的所述叠层单元,但是必定有叠层单元放置在电路板中间,一定会导致所述叠层单元中电源板距离电路板的表层距离太远,导致电源过孔过长,高频噪声难以控制。
还需要说明的,图4中电源层12填充有两种不同图形,表明同一电源层12可以包括两个不通电源,不同电源可以是电压或者频率不同。
如图5所示,本实用新型实施例提供了高速多层平面电路板,所述电路板共十层,包括第一叠层单元、第二叠层单元、信号层16、信号层26、混合层31和混合层32,共包括两个叠层单元;
所述第一叠层单元中包括接地层11、电源层12和混合层13,第二叠层单元包括接地层21、电源层22和混合层23,所述电路板中接地层11与接地层21对称,电源层12和电源层22对称,混合层13和混合层23对称,信号层16和信号层26对称,混合层31和混合层32对称,所述电路板中所有层上下对称地设置。
第一叠层单元中两个电源过孔14均贯穿所述第一叠层单元与所述第一叠层单元中电源层12连接,电源过孔14的一端延伸至电源层12最近的电路板的表层,也就是本实施例中的混合层31;第一叠层单元中每一电源过孔14旁设置有一伴电源地孔15,伴电源地孔15一端延伸至电源层12最近的电路板的表层,也就是本实施例中的混合层31,且分别与所述第一叠层单元中接地层11、混合层13以及延伸经过第一叠层单元外的混合层31连接,如果该伴电源地孔15延伸经过接地层,也需要连接,在本实施例中所述伴电源地孔15一端延伸未经过接地层。
第一叠层单元中电源过孔14和伴电源地孔15均为盲孔,电源过孔14另一端截止于第一叠层单元,不会向第二叠层单元处延伸,目的是隔离形成两个电源域,减小噪声。
与所述第一叠层单元中电源层12连接的高频元件17、表贴高频去耦电容18设置在与所述第一叠层单元中接地层11最近的电路板的表层,也就是混合层31;因为电源域进行了隔离,因此表贴低频去耦电容19均设置在与所述叠层单元中接地层11最近的电路板的表层(图5中未标示表贴低频去耦电容19);总之,高频元件17、表贴高频去耦电容18、表贴低频去耦电容19均设置在与所述第一叠层单元中接地层11最近的电路板的表层,所述表贴去耦电容包括表贴高频去耦电容17和表贴低频去耦电容18。
与第二叠层单元中电源层22连接的高频元件27设置在与所述第二叠层单元中接地层21最近的电路板的表层,也就是混合层32,同样与电源层22连接的表贴去耦电容也会设置在混合层32上。
针对第一叠层单元中电源层12,电源层12外沿包裹环状篱笆地孔41,所述环状篱笆地孔41布置在所述电源层12所在第一叠层单元的接地层11和混合层13之间;针对第二叠层单元,位于接地层21和混合层23之间同样设置了环状篱笆地孔;设置环状篱笆地孔的目的是为了降低电源层电磁辐射向水平方向扩散。
如图6所示,本实用新型实施例提供了电源过孔与伴电源地孔不同组合下干扰曲线,在同一电路板中,仿真求得电源注入位置与共板另一电源隔离度,从图中可以看出,为电源过孔设置伴电源地孔数量增加,共板干扰度逐步降低;
参考图6可以得知,设置电源过孔与伴电源地孔不仅仅能降低一个叠层单元中干扰,还可以降低多个电源板之间的干扰。
实施本实用新型,具有如下有益效果:
通过本实用新型,在电路板中设置接地层、电源层和混合层为基础的叠层单元,在电路板中设置在电源过孔和伴电源地孔;进一步的,还可将高频元件和表贴去耦元件设置在距离电源板最近的电路板的表层,为每个电源板设置环状地孔篱笆等手段降低垂直方向和水平方向的电磁干扰;从噪声源头着手,抑制电源过孔激励引起的电磁波强度,实现全向的噪声抑制,解决了现有的系统的主控芯片不支持DDR扩频应用、贴片电容对DDR基频谐波及高次谐波抑制效果不好以及多芯片模块造成电源噪声板沿辐射的问题。
以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明,不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本实用新型的保护范围。
Claims (10)
1.一种高速多层平面电路板,其特征在于,所述电路板包括至少一叠层单元,其中:
所述叠层单元包括接地层、电源层和混合层,所述电源层布置在所述接地层和所述混合层中间,所述混合层用于布置地线和信号线;
每一所述叠层单元中设置有至少一与所述电路板垂直的电源过孔,每一所述电源过孔旁至少设置一与所述电源过孔平行的伴电源地孔;
所述电源过孔和所述伴电源地孔均贯穿所述叠层单元,所述电源过孔和所述伴电源地孔的一端均延伸至距离所述电源层最近的所述电路板的表层;
所述电源过孔与所述叠层单元中电源层连接,所述伴电源地孔分别与所述叠层单元中接地层、混合层以及延伸经过的接地层、混合层连接。
2.如权利要求1所述的电路板,其特征于,所述电源过孔旁设置多个伴电源地孔,所述多个伴电源地孔至所述电源过孔的距离均相等。
3.如权利要求1所述的电路板,其特征在于,与所述叠层单元中电源层连接的高频元件设置在距离所述叠层单元中接地层最近的所述电路板的表层。
4.如权利要求1所述的电路板,其特征在于,所述电源层外沿包裹环状篱笆地孔,所述环状篱笆地孔布置在所述电源层所在叠层单元的接地层和混合层之间。
5.如权利要求1所述的电路板,其特征在于,所述电路板外沿包裹吸波材料或接地金属箔层。
6.如权利要求1-5任一项所述的电路板,其特征在于,所述电路板包括二个叠层单元且层数为八以上的偶数,所述电路板中所有层上下对称地设置。
7.如权利要求1所述的电路板,其特征在于,所述电路板包括二个或二个以上叠层单元;
每一叠层单元中所述电源过孔和所述伴电源地孔均为通孔,所述电源过孔和所述伴电源地孔的另一端均延伸至距离所述电源层最远的所述电路板的表层;
所述伴电源地孔与延伸经过的接地层、混合层连接;
与所述叠层单元中电源层连接的高频元件和表贴高频去耦电容设置在距离所述叠层单元中接地层最近的所述电路板的表层。
8.如权利要求7所述的电路板,其特征在于,与所述叠层单元中电源层连接的表贴低频去耦电容设置在距离所述叠层单元中接地层最远的所述电路板的表层。
9.如权利要求8所述的电路板,其特征在于,所述电路板包括二个或二个以上叠层单元;
每一叠层单元中所述电源过孔和所述伴电源地孔均为盲孔,所述电源过孔另一端截止于所述叠层单元。
10.如权利要求9所述的电路板,其特征在于,与每一叠层单元中所述电源层连接的高频元件、表贴去耦电容均设置在距离所述叠层单元中接地层最近的电路板的表层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921041190.6U CN210670714U (zh) | 2019-07-04 | 2019-07-04 | 一种高速多层平面电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921041190.6U CN210670714U (zh) | 2019-07-04 | 2019-07-04 | 一种高速多层平面电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210670714U true CN210670714U (zh) | 2020-06-02 |
Family
ID=70822723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921041190.6U Active CN210670714U (zh) | 2019-07-04 | 2019-07-04 | 一种高速多层平面电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210670714U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112688044A (zh) * | 2020-11-24 | 2021-04-20 | 锐石创芯(深圳)科技有限公司 | 集成电路芯片和射频模组 |
-
2019
- 2019-07-04 CN CN201921041190.6U patent/CN210670714U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112688044A (zh) * | 2020-11-24 | 2021-04-20 | 锐石创芯(深圳)科技有限公司 | 集成电路芯片和射频模组 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7149092B2 (en) | Printed circuit board | |
JPH06204681A (ja) | シールド方法及びこれを用いた回路基板 | |
US6515868B1 (en) | Printed circuit board | |
US8330048B2 (en) | Electromagnetic bandgap structure and printed circuit board having the same | |
CN101014224A (zh) | 微波通信中的射频电路板层结构 | |
CN108987378A (zh) | 微电子装置 | |
JP2013046291A (ja) | アンテナ基板およびアンテナモジュール | |
CN107801296A (zh) | 能够降低边缘辐射的印刷电路板及终端设备 | |
EP3745591A1 (en) | Broadband filter | |
US20040201971A1 (en) | Printed circuit board having outer power planes | |
CN210670714U (zh) | 一种高速多层平面电路板 | |
CN111723543A (zh) | 一种电动缸的电磁兼容设计方法、电磁兼容电动缸及应用 | |
CN102378476A (zh) | 印刷电路板 | |
CN112188723A (zh) | 一种高速多层平面电路板 | |
US20100252320A1 (en) | Electromagnetic bandgap structure and printed circuit board having the same | |
JPH11307894A (ja) | プリント配線基板 | |
EP3963716B1 (en) | Broadband filter | |
JPH08162559A (ja) | マイクロ波集積回路 | |
CN1304278A (zh) | 多层印刷电路板 | |
JP2010062180A (ja) | 多層プリント配線板 | |
Wang et al. | The Influence of power/ground resonance to via's SSN noise coupling in multilayer package and three mitigating ways | |
JPH11340629A (ja) | 積層構造のプリント配線板 | |
JP2002164713A (ja) | 被覆シート、該シートを用いたトリプレート線路、該シートを用いたコンピュータ用信号バス及び該シートを用いた電子回路被覆構造 | |
CN219811653U (zh) | 天线结构及安防网关 | |
CN107135600A (zh) | WiFi模组电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |