CN112688044A - 集成电路芯片和射频模组 - Google Patents

Abstract

本发明公开一种集成电路芯片和射频模组。该集成电路芯片包括第一走线层、第二走线层和频率选择表面层；第一走线层上设有第一信号走线；第二走线层与第一走线层相对设置，且第二走线层上设有第二信号走线；频率选择表面层设置在第一走线层和第二走线层之间，且所述频率选择表面层上设有频率选择单元。该集成电路芯片中，第一走线层和第二走线层共用同一频率选择表面层，无需给两个走线层各配置一个频率选择表面层，有助于减少集成电路芯片的层数，降低芯片厚度并节省制造成本；在第一信号走线和/或第二信号走线进行信号传输过程中，频率选择单元会对接收到的特定频率的电磁波进行透射或反射，从而降低寄生电容。

Description

集成电路芯片和射频模组

技术领域

本发明涉及集成电路技术领域，尤其涉及一种集成电路芯片和射频模组。

背景技术

在当前信息技术发展的潮流中，集成电路芯片在电子信息工程和通信系统中应用广泛，具有小体积、高效率、高稳定性和高集成度的优点。一般来说，为了提高集成电路芯片的集成度和稳定性，通常将射频信号走线分布在集成电路芯片的不同走线层中，而射频信号走线和接地端之间会不可避免地产生寄生电容。因此，如何减少集成电路芯片上的射频信号走线之间以及射频信号走线与接地端之间的寄生电容成为本领域技术人员亟待解决的问题。

发明内容

本发明实施例提供一种集成电路芯片和射频模组，以解决如何减少集成电路芯片上的射频信号走线之间以及射频信号走线与接地端之间的寄生电容的问题。

本发明实施例提供一种集成电路芯片，包括第一走线层、第二走线层和频率选择表面层；所述第一走线层上设有第一信号走线；所述第二走线层与所述第一走线层相对设置，且所述第二走线层上设有第二信号走线；所述频率选择表面层设置在所述第一走线层和所述第二走线层之间，且所述频率选择表面层上设有频率选择单元；所述频率选择单元被配置为减小所述第一信号走线与所述频率选择表面层之间的寄生电容、所述频率选择表面层与所述第二信号走线之间的寄生电容、以及所述第一信号走线和所述第二信号走线之间的寄生电容。

优选地，所述频率选择单元的数量为多个，多个所述频率选择单元呈二维周期阵列结构排布在所述频率选择表面层上。

优选地，所述第一信号走线和所述第二信号走线在所述频率选择表面层上形成走线投影区域，所述走线投影区域的中心与至少一个所述频率选择单元的中心重合。

优选地，所述走线投影区域为所述第一信号走线在所述频率选择表面层上形成第一投影区域、所述第二信号走线在所述频率选择表面层上形成第二投影区域、或者所述第一投影区域和所述第二投影区域的投影重合区域。

优选地，所述第一走线层和所述第二走线层之间的层间间距，被配置为所述频率选择单元所形成的等效电感成正比。

优选地，所述第一信号走线的线宽和所述第二信号走线的线宽，被配置为所述频率选择单元所形成的等效电感成反比。

优选地，集成电路芯片还包括第一介质层和第二介质层；所述第一介质层设置在所述第一走线层和所述频率选择表面层之间；所述第二介质层设置在第二走线层和频率选择表面层之间。

优选地，所述频率选择表面层为金属选择表面层，所述金属选择表面层上设有多个开槽选择单元，所述开槽选择单元为所述频率选择单元中的一种。

优选地，所述频率选择表面层为介质选择表面层，所述介质选择表面层包括绝缘介质区域和内嵌在所述绝缘介质区域中的贴片选择区域，所述贴片选择区域上设有多个贴片选择单元，所述贴片选择单元为所述频率选择单元中的一种。

本发明实施例提供一种射频模组，包括上述集成电路芯片。

上述集成电路芯片和射频模组，第一走线层和第二走线层相对设置，且第一走线层和所述第二走线层之间设有频率选择表面层，以使所述第一走线层和所述第二走线层共用同一频率选择表面层，无需给两个走线层各配置一个频率选择表面层，有助于减少集成电路芯片的层数，降低集成电路芯片的厚度，并节省集成电路芯片的制造成本。可理解地，在第一信号走线和/或第二信号走线进行信号传输过程中，会形成特定频率的电磁波并向频率选择表面层方向发射，所述频率选择表面层上设置的频率选择单元会对接收到的特定频率的电磁波进行透射或反射，从而降低第一信号走线与频率选择表面层上地(GND)之间的寄生电容、频率选择表面层上地(GND)与第二信号走线之间的寄生电容、以及第一信号走线和第二信号走线之间的寄生电容。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中集成电路芯片的一电路示意图；

图2是本发明一实施例中集成电路芯片的另一电路示意图；

图3是本发明一实施例中集成电路芯片的另一电路示意图；

图4是本发明一实施例中集成电路芯片的另一电路示意图。

图中：1、第一走线层；11、第一信号走线；2、第二走线层；21、第二信号走线；3、频率选择表面层；31、金属选择表面层；32、介质选择表面层；4、频率选择单元；41、开槽选择单元；42、贴片选择单元；5、第一介质层；6、第二介质层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明实施例提供一种集成电路芯片，如图1-图4所示，集成电路芯片包括第一走线层1、第二走线层2和频率选择表面层3；第一走线层1上设有第一信号走线11；第二走线层2与第一走线层1相对设置，且第二走线层2上设有第二信号走线21；频率选择表面层3设置在第一走线层1和第二走线层2之间，且频率选择表面层3上设有频率选择单元4。所述频率选择单元被配置为减小所述第一信号走线与所述频率选择表面层上地(GND)之间的寄生电容、所述频率选择表面层上地(GND)与所述第二信号走线之间的寄生电容、以及所述第一信号走线和所述第二信号走线之间的寄生电容。

其中，第一走线层1上设有第一信号走线11，第一信号走线11用于进行信号传输的射频信号走线。第二走线层2上设有第二信号走线21，第二信号走线21用于进行信号传输的射频信号走线。频率选择表面层3是形成频率选择表面的层级结构。频率选择单元4是排布在频率选择表面层3上，可实现对特定频率的电磁波进行透射或反射，以抵消信号走线与频率选择表面层3之间或者两个信号走线之间的寄生电容的基本单元。

本实施例中，第一走线层1和第二走线层2相对设置，且第一走线层1和第二走线层2之间设有频率选择表面层3，以使第一走线层1和第二走线层2共用同一频率选择表面层3，无需给两个走线层各配置一个频率选择表面层3，有助于减少集成电路芯片的层数，降低集成电路芯片的厚度，并节省集成电路芯片的制造成本。可理解地，在第一信号走线11和/或第二信号走线21进行信号传输过程中，会形成特定频率的电磁波并向频率选择表面层3方向发射，频率选择表面层3上设置的频率选择单元4会对接收到的特定频率的电磁波进行透射或反射，从而降低第一信号走线11与频率选择表面层3上地(GND)之间的寄生电容、频率选择表面层3上地(GND)与第二信号走线21之间的寄生电容、以及第一信号走线11和第二信号走线21之间的寄生电容。

进一步地，如图2所示，集成电路芯片还包括第一介质层5和第二介质层6，第一介质层5设置在第一走线层1和频率选择表面层3之间；第二介质层6设置在第二走线层2和频率选择表面层3之间。本示例中，第一介质层5和第二介质层6采用绝缘介质制成，用于隔离第一走线层1和第二走线层2，以保障集成电路芯片可正常工作。

在一实施例中，频率选择单元4的数量为多个，多个频率选择单元4呈二维周期阵列结构排布在频率选择表面层3上。

一般来说，频率选择表面层3上的频率选择单元4所形成的频率选择表面包括开槽频率选择表面和贴片频率选择表面这两种，相应地，开槽频率选择表面对应的频率选择表面层3上设置的频率选择单元4为开槽选择单元41；贴片频率选择表面对应的频率选择表面层3上设置的频率选择单元4为贴片选择单元42。

其中，二维周期阵列结构是指将多个频率选择单元4沿横向和纵向两个方向周期排列而成。多个频率选择单元4之间的横向间距和纵向间距可根据实际情况自主设置，可将横向间距和纵向间距设置成一样，也可以设置成不一样。优选地，将横向间距和纵向间距设置成一样，更有助于保障单位区域内排布的频率选择单元4的密度一致性，更方便于第一信号走线11和第二信号走线21的布线，使其抵消寄生电容的效果基本相同。

本示例中，在第一走线层1和第二走线层2之间设置频率选择表面层3，且频率选择表面层3上设有由多个频率选择单元4按二维周期阵列结构排布而成的频率选择表面，使得第一信号走线11和/或第二信号走线21在传输信号过程中，形成特定频率的电磁波，可通过频率选择表面层3的至少一个频率选择单元4进行透射或者反射，以抵消信号走线与频率选择表面层3之间或者两个信号走线之间的寄生电容。

可理解地，频率选择表面层3上的多个频率选择单元4呈二维周期陈列结构，有助于方便第一走线层1上的第一信号走线11和第二走线层2上的第二信号走线21的布线，避免多个频率选择单元4在不同单位区域排布的密度不同，导致较密集区域和较稀疏区域所导致抵消寄生电容的效果不同，影响第一信号走线11和第二信号走线21的布线。例如，在1cm*1cm的单位区域A和B中，若单位区域A设有四个频率选择单元4，而单位区域B设有一个频率选择单元4，则第一信号走线11和或第二信号走线21分别布置在单位区域A或者单位区域B对应的第一走线层1和第二走线层2时，单位区域A上的频率选择单元4对入射电磁波进行透射或反射所抵消的寄生电容，远大于单位区域B上的频率选择单元4对入射电磁波进行透射或反射所抵消的寄生电容。

本示例中，频率选择单元4可以为圆形单元、十字形单元、一字形单元或环形单元等任意中心对称图形。其中，圆形单元是指形状为圆形的频率选择单元4。十字形单元是指形状为十字形的频率选择单元4。一字形单元是指形状为一字形的频率选择单元4。环形单元是指形状为环形的频率选择单元4，具体可以为圆环形、矩形环形和正多边形环形等频率选择单元4。可理解地，可根据实际需求自主确定频率选择单元4的形状，使得频率选择单元4包括但不限于圆形单元、十字形单元、一字形单元或环形单元。

在一实施例中，第一信号走线11和第二信号走线21在频率选择表面层3上形成走线投影区域，走线投影区域的中心与至少一个频率选择单元4的中心重合。

其中，走线投影区域是指第一信号走线11和第二信号走线21在频率选择表面层3上的垂直投影所在的区域。

本示例中，第一信号走线11和第二信号走线21在频率选择表面层3上形成的走线投影区域，在第一走线层1、频率选择表面层3和第二走线层2生产设计中，将走线投影区域的中心与至少一个频率选择单元4的中心重合，以使第一信号走线11和第二信号走线21过程中，使得频率选择单元4能够透射或反射的入射电磁波的量越多，其所抵消的寄生电容越大。

在一实施例中，走线投影区域为第一信号走线11在频率选择表面层3上形成第一投影区域、第二信号走线21在频率选择表面层3上形成第二投影区域、或者第一投影区域和第二投影区域的投影重合区域。

作为一示例，第一信号走线11和第二信号走线21在频率选择表面层3上形成走线投影区域，可以包括第一信号走线11在频率选择表面层3形成的第一投影区域，需使第一投影区域的中心与至少一个频率选择单元4的中心重合，以更有效抵消第一信号走线11与频率选择表面层3上地(GND)、或者第一信号走线11与第二信号走线21之间形成的寄生电容。

作为另一示例，第一信号走线11和第二信号走线21在频率选择表面层3上形成走线投影区域，也可以包括第二信号走线21在频率选择表面层3上形成的第二投影区域，需使第二投影区域的中心与至少一个频率选择单元4的中心重合，以更有效抵消第二信号走线21与频率选择表面层3上地(GND)、或者第二信号走线21与第一信号走线11之间形成的寄生电容。

作为另一示例，第一信号走线11和第二信号走线21在频率选择表面层3上形成走线投影区域，还可以为第一投影区域和第二投影区域之间的投影重合区域，需使投影重合区域的中心与至少一个频率选择单元4的中心重合，以便有效抵消第一信号走线11与频率选择表面层3上地(GND)之间的寄生电容、频率选择表面层3上地(GND)与第二信号走线21之间的寄生电容、以及第一信号走线11和第二信号走线21之间的寄生电容。

在一实施例中，第一走线层1和第二走线层2之间的层间间距成正比，被配置为与频率选择单元4所形成的等效电感成正比。

本示例中，频率选择表面层3上设有频率选择单元4，相当于在频率选择表面层3上形成一等效电感，以抵消所述第一信号走线与所述频率选择表面层上地(GND)之间的寄生电容、所述频率选择表面层上地(GND)与所述第二信号走线之间的寄生电容、以及所述第一信号走线和所述第二信号走线之间的寄生电容，以实现对特定频率的电磁波进行透射或反射。一般来说，频率选择单元4可以透射或反射的电磁波的特定频率为

其中，f为特定频率，L为频率选择单元4所形成的等效电感，C为频率选择单元4所抵消的寄生电容。由公式

可知，频率选择单元4所形成的等效电感L与频率选择单元4所抵消的寄生电容C成反比。

一般来说，第一信号走线11与频率选择表面层3上地(GND)之间的寄生电容、频率选择表面层3上地(GND)与第二信号走线21之间的寄生电容、以及第一信号走线11和第二信号走线21之间的寄生电容，均与第一走线层1和第二走线层2之间的层间间距成反比。即第一走线层1和第二走线层2之间的层间间距越大，其所形成的寄生电容越小；第一走线层1和第二走线层2之间的层间间距越小，其所形成的寄生电容越大。

本示例中，第一信号走线11与频率选择表面层3上地(GND)之间的寄生电容、频率选择表面层3上地(GND)与第二信号走线21之间的寄生电容、以及第一信号走线11和第二信号走线21之间的寄生电容，为频率选择单元4所抵消的寄生电容C，即频率选择单元4所抵消的寄生电容C与第一走线层1和第二走线层2之间的层间间距成反比，且频率选择单元4所抵消的寄生电容C与频率选择单元4所形成的等效电感L成反比，因此，第一走线层1和第二走线层2之间的层间间距，被配置为与频率选择单元4所形成的等效电感L成正比。即频率选择单元4所形成的等效电感L越大，为了保证特定频率的电磁波被透射或反射，需使频率选择单元4所抵消的寄生电容C越小，因此，需配置第一走线层1和第二走线层2之间的层间间距越大，以使频率选择单元4达到抵消寄生电容C，保证特定频率的电磁波被透射或反射的目的。

在一实施例中，第一信号走线11的线宽和第二信号走线21的线宽，被配置为频率选择单元4所形成的等效电感成反比。

一般来说，第一信号走线11与频率选择表面层3上地(GND)之间的寄生电容、频率选择表面层3上地(GND)与第二信号走线21之间的寄生电容、以及第一信号走线11和第二信号走线21之间的寄生电容，均与第一信号走线11的线宽和第二信号走线21的线宽成正比。即第一信号走线11的线宽和第二信号走线21的线宽越大，其所形成的寄生电容越大；第一信号走线11的线宽和第二信号走线21的线宽越小，其所形成的寄生电容越小。

本示例中，第一信号走线11与频率选择表面层3上地(GND)之间的寄生电容、频率选择表面层3上地(GND)与第二信号走线21之间的寄生电容、以及第一信号走线11和第二信号走线21之间的寄生电容，为频率选择单元4所抵消的寄生电容C。即频率选择单元4所抵消的寄生电容C，与第一信号走线11的线宽和第二信号走线21的线宽成正比，且频率选择单元4所抵消的寄生电容C与频率选择单元4所形成的等效电感L成反比，因此，第一信号走线11的线宽和第二信号走线21的线宽，被配置为与频率选择单元4所形成的等效电感L成反比。即频率选择单元4所形成的等效电感L越大，为了保证特定频率的电磁波被透射或反射，需使频率选择单元4所抵消的寄生电容C越小，因此，需配置第一信号走线11的线宽和第二信号走线21的线宽越小，以使频率选择单元4达到抵消寄生电容C，保证特定频率的电磁波被透射或反射的目的。

在一实施例中，如图3所示，频率选择表面层3为金属选择表面层31，金属选择表面层31上设有多个开槽选择单元41，开槽选择单元41为频率选择单元4中的一种。

本示例中，频率选择表面层3可以为金属选择表面层31，该金属选择表面层31是指采用金属材料制成包含频率选择表面的层级结构。在频率选择表面层3可以为金属选择表面层31时，第一走线层1、频率选择表面层3和第二走线层2均为金属层结构，相邻两个金属层结构之间可采用开孔焊锡方式实现电连接，以使第一信号走线11和第二信号走线21接地。

本示例中，在频率选择表面层3为金属选择表面层31时，金属选择表面层31上设置的频率选择单元4为开槽选择单元41，即频率选择表面层3包括多个开槽选择单元41配合形成的开槽频率选择表面。其中，开槽频率选择表面是指开槽类型对应的频率选择表面。开槽选择单元41是指在金属选择表面层31开设缝隙所形成的透射单元。

可理解地，在金属选择表面层31包括多个开槽选择单元41按二维周期阵列结构排布而成的开槽频率选择表面，从第一信号走线11和/或第二信号走线21所形成的入射电磁波传输至开槽选择单元41时，可通过开槽选择单元41透射，以达到抵消所形成的寄生电容的目的。

本示例中，当低频入射电磁波照射到金属选择表面层31所形成的开槽选择单元41时，将激发大范围的电子移动，使得电子吸收大部分能量，且沿开槽选择单元41所形成的缝隙的感应电流较小，导致透射系数较小。随着入射电磁波的频率不断升高，这种电子移动的范围将逐渐减少，沿开槽选择单元41所形成的缝隙的感应电流逐渐增大，从而改善透射系数。当入射电磁波的频率达到一定值时，开槽选择单元41所形成的缝隙两侧的电子刚好在入射电磁波电场矢量的驱动下来回移动，在缝隙周围形成较大的感应电流。由于电子移动吸收大量入射电磁波的能量，也在向外辐射能量。运动的电子透过缝隙向透射方向辐射电场，此时，透射系数高。当入射电磁波频率继续升高时，导致电子的运动范围减小，在缝隙周围的感应电流被分成若干段，电子通过开槽选择单元41所形成的缝隙辐射出去的电磁波减小，透射系数降低。此时，远离开槽选择单元41所形成的缝隙的第一走线层1或者第二走线层2上所产生的感应电流会向反射方向辐射电磁场，且由于高频电磁波的电场变化周期限制了电子的运动，辐射能量有限，从而使得开槽选择单元41可透射特定频率的电磁波，以抵消其所形成的寄生电容。

在一实施例中，如图4所示，频率选择表面层3为介质选择表面层32，介质选择表面层32包括绝缘介质区域和内嵌在绝缘介质区域中的贴片选择区域，贴片选择区域上设有多个贴片选择单元42，贴片选择单元42为频率选择单元4中的一种。

其中，绝缘介质区域是指由绝缘介质形成的区域。贴片选择区域是排布贴片选择单元42所在的区域。

本示例中，频率选择表面层3为介质选择表面层32，介质选择表面层32包括绝缘介质区域和内嵌在绝缘介质区域中的贴片选择区域，即在频率选择表面层3为介质选择表面层32时，介质选择表面层32上设置的频率选择单元4为排布在贴片选择区域中的贴片选择单元42。即频率选择表面层3包括多个贴片选择单元42配合形成的贴片频率选择表面。贴片频率选择表面是指贴片类型对应的频率选择表面。

可理解地，介质选择表面层32包括多个贴片选择单元42二维周期阵列结构排布在贴片选择区域而成的贴片频率选择表面时，从第一信号走线11和/或第二信号走线21所形成的入射电磁波传输至频率选择表面层3时，可通过多个贴片选择区域反射，以达到抵消所形成的寄生电容的目的。

本示例中，贴片选择区域内嵌在绝缘介质区域，说明多个贴片选择单元42依据二维周期阵列结构均内嵌在绝缘介质区域，可使绝缘介质区域和贴片选择区域形成单层结构，具体可以使绝缘介质区域和贴片选择区域的上表面平齐，且绝缘介质区域和贴片选择区域的下表面平齐。可理解地，绝缘介质区域和贴片选择区域形成单层结构，可使贴片选择区域的多个贴片选择单元42的两侧分别与第一走线层1和第二走线层2相对设置，以实现对第一信号走线11和第二信号走线21所形成的入射电磁波进行反射，以达到抵消相应的寄生电容的目的。

例如，将第一信号走线11所形成的电磁波入射到贴片选择单元42时，平行于贴片方向的电场对电子产生作用力使其振荡，从而在贴片选择单元42与第一信号走线11相对的一侧形成感应电流，此时，入射电磁波的一部分能量转化为维持电子振荡状态所需的能量，另一部分能量透过贴片选择单元42继续传播。根据能量守恒定律，维持电子运动的能量被电子吸收，在特定频率下，所有入射电磁波能量都被转换到电子的振荡上，则电子产生的附加散射场可抵消贴片选择单元42与第二信号走线21相对的一侧的电磁波的出射场，使得透射系数为零，此时，电子所产生的附加附同时也向第一信号走线11传播，形成发射场，使得贴片选择单元42呈反射特性。

本发明实施例还提供一种射频模组，包括上述实施例中的集成电路芯片。集成电路芯片中，第一走线层1和第二走线层2相对设置，且第一走线层1和第二走线层2之间设有频率选择表面层3，以使第一走线层1和第二走线层2共用同一频率选择表面层3，无需给两个走线层各配置一个频率选择表面层3，有助于减少集成电路芯片的层数，降低集成电路芯片的厚度，并节省集成电路芯片的制造成本。可理解地，第一走线层1上的第一信号走线11在信号传输过程中，和/或第二走线层2上的第二信号走线21在信号传输过程中，会形成特定频率的电磁波并向频率选择表面层3方向发射，频率选择表面层3上设置的频率选择单元4会对接收到的特定频率的电磁波进行透射或反射，从而降低第一信号走线11与频率选择表面层3上地(GND)之间的寄生电容、频率选择表面层3上地(GND)与第二信号走线21之间的寄生电容、以及第一信号走线11和第二信号走线21之间的寄生电容。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种集成电路芯片，其特征在于，包括第一走线层、第二走线层和频率选择表面层；所述第一走线层上设有第一信号走线；所述第二走线层与所述第一走线层相对设置，且所述第二走线层上设有第二信号走线；所述频率选择表面层设置在所述第一走线层和所述第二走线层之间，且所述频率选择表面层上设有频率选择单元；所述频率选择单元被配置为减小所述第一信号走线与所述频率选择表面层之间的寄生电容、所述频率选择表面层与所述第二信号走线之间的寄生电容、以及所述第一信号走线和所述第二信号走线之间的寄生电容。

2.如权利要求1所述的集成电路芯片，其特征在于，所述频率选择单元的数量为多个，多个所述频率选择单元呈二维周期阵列结构排布在所述频率选择表面层上。

3.如权利要求2所述的集成电路芯片，其特征在于，所述第一信号走线和所述第二信号走线在所述频率选择表面层上形成走线投影区域，所述走线投影区域的中心与至少一个所述频率选择单元的中心重合。

4.如权利要求3所述的集成电路芯片，其特征在于，所述走线投影区域为所述第一信号走线在所述频率选择表面层上形成第一投影区域、所述第二信号走线在所述频率选择表面层上形成第二投影区域、或者所述第一投影区域和所述第二投影区域的投影重合区域。

5.如权利要求2所述的集成电路芯片，其特征在于，所述第一走线层和所述第二走线层之间的层间间距，被配置为所述频率选择单元所形成的等效电感成正比。

6.如权利要求2所述的集成电路芯片，其特征在于，所述第一信号走线的线宽和所述第二信号走线的线宽，被配置为所述频率选择单元所形成的等效电感成反比。

7.如权利要求3所述的集成电路芯片，其特征在于，所述集成电路芯片还包括第一介质层和第二介质层；所述第一介质层设置在所述第一走线层和所述频率选择表面层之间；所述第二介质层设置在第二走线层和频率选择表面层之间。

8.如权利要求2-7任一项所述的集成电路芯片，其特征在于，所述频率选择表面层为金属选择表面层，所述金属选择表面层上设有多个开槽选择单元，所述开槽选择单元为所述频率选择单元中的一种。

9.如权利要求2-7任一项所述的集成电路芯片，其特征在于，所述频率选择表面层为介质选择表面层，所述介质选择表面层包括绝缘介质区域和内嵌在所述绝缘介质区域中的贴片选择区域，所述贴片选择区域上设有多个贴片选择单元，所述贴片选择单元为所述频率选择单元中的一种。

10.一种射频模组，其特征在于，包括权利要求1-9任一项所述的集成电路芯片。

Images