JPH11307894A - プリント配線基板 - Google Patents

プリント配線基板

Info

Publication number
JPH11307894A
JPH11307894A JP10116619A JP11661998A JPH11307894A JP H11307894 A JPH11307894 A JP H11307894A JP 10116619 A JP10116619 A JP 10116619A JP 11661998 A JP11661998 A JP 11661998A JP H11307894 A JPH11307894 A JP H11307894A
Authority
JP
Japan
Prior art keywords
pattern
layer
printed wiring
wiring board
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10116619A
Other languages
English (en)
Inventor
Kenichi Ito
健一 伊藤
Shigenobu Irokawa
重信 色川
Jiro Ouchi
二郎 大内
Tsutomu Igarashi
力 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Ricoh Co Ltd
Original Assignee
Tohoku Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Ricoh Co Ltd filed Critical Tohoku Ricoh Co Ltd
Priority to JP10116619A priority Critical patent/JPH11307894A/ja
Publication of JPH11307894A publication Critical patent/JPH11307894A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 電子機器の電磁放射ノイズの根本的な発生要
因となるプリント配線基板そのものからの放射ノイズを
高価なノイズ対策部品を用いずに簡単な対応策で効果的
に低減させる。 【解決手段】 電源パターンの多い信号層12、アース
層13、電源層14、アースパターンの多い信号層15
が順に積層された多層構造を有し、中央基板層16の厚
さt0 に対して両側層17,18の厚さt1 が薄く形成
されており、両側層17,18に発生するストレーキャ
パシティが大きくなり、放射ノイズ低減効果が倍増す
る。同時に、各信号層12,15の電源パターンとアー
スパターンとの対向率が10%以上であるので、必要と
するノイズ低減効果が得られる。このためにも、新たな
部品を必要とせず、低コストにしてノイズ抑制を達成す
ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種電子機器に搭
載されて電磁障害EMI(Electro MagneticInterfe
rence)が問題となるプリント配線基板に関する。
【0002】
【従来の技術】現在、マイコン制御はOA機器、パーソ
ナルコンピュータ、家電製品、その他のあらゆる電子機
器に採用されており、そのクロック周波数も年々上昇し
ている。このため、マイコン制御を用いる電子機器から
の放射ノイズは高周波化すると同時に、各種の機器から
異なる周波数の放射ノイズが混じりあい、非常に複雑な
ものとなっている。
【0003】このような放射ノイズは、その放射量を規
制するための規格であるVCCIやCISPR規格、F
CCなどにより限度値が決められているが、機器によっ
ては、このように複雑化かつ高周波化したノイズをその
限度値内に抑制することが非常に困難になっている。
【0004】その一方で、ポケットベル、携帯電話機、
PHS、無線LAN、等々の無線による通信機器も増加
の一途であり、このような無線通信機器とマイコンを使
用した電子機器とが互いに悪影響を及ぼさないような電
磁環境を実現するために、EMIの効率的な対策EMC
(Electro Magnetic Compatibility) の実現は社会
的にも重要な課題となっている。
【0005】ここで、このような電子機器での電磁放射
ノイズを検討すると、最終的には、製品筐体や製品内の
配線などから放射されることがあるとしても、元々の発
生要因は、プリント配線基板上の配線パターンによるも
のであるため、放射ノイズを根本的に抑制するには、配
線パターン部分からの放射ノイズを低減させる必要があ
るといえる。
【0006】特に、最も放射ノイズ発生の多い100〜
300MHz周波数帯について考えると、この周波数帯
域では殆どの電子機器に使用されるスイッチング電源か
らの高域ノイズのベース成分が盛り上がり、ピーク状成
分も最も強く現われる。しかも、230MHz以下の帯
域では規格限度値も、230MHz以上の帯域より7d
Bも厳しくなっているため、非常に抑制が困難な帯域で
ある。これに対して、例えば300MHz以上の周波数
帯域の成分は、230MHz以上では規格値がゆるくな
る上に、スイッチング電源からのベースノイズも減少
し、ノイズのピーク成分も発生したとしても周波数が高
いため、少しでも回路内に分布容量や浮遊インダクタン
ス等があれば、すぐに減衰しやすく、その対策は容易で
ある。逆にいえば、回路内で作られる共振周波数が30
0MHz以下、特に230MHz以下になることは放射
ノイズ対策を非常に困難にするものである。この共振周
波数の低下を防ぐには、例えば、各IC間の配線パター
ンの長さを極力短くすること、さらには、クロック出力
からの各ICへのパターンを短くすることが必要である
が、ICの物理的な大きさもあり、その短くし得る長さ
には限界がある。
【0007】このため、従来にあっては、一般には、放
射ノイズの抑制に効果のあると考えられる個所を予め推
定し、その部分に、例えば、基板のコネクタに高価なフ
ェライト入りのものを使用するとか、クロックラインを
始めとする各アドレスラインやバスラインなどに、CR
フィルタやフェライトビーズなどを多数挿入する方法が
採られている。しかし、このようなノイズフィルタを用
いる対応策では、高価である上に、低減効果も不十分で
ある。
【0008】この点、この種の電子機器に搭載されるプ
リント配線基板において、放射ノイズを低減させるため
には、基板を“コンデンサ”と考える思想の下に、可能
な限り電源パターンを広くする、即ち、「ベタV」を活
用することが、例えば、“伊藤健一「アースとベタパタ
ーン」日刊工業新聞社p.76−81”(以下、「文献1」
という)等により報告されている。その上で、アースパ
ターンの面積だけでなく、アースパターンと交流等価回
路上は同等である電源パターンの面積も大きくする必要
があり、これらのアースパターンと電源パターンとのパ
ターン面積の総和の基板面積に対する比率(ベタ率)を
大きくする必要があることが、例えば、“伊藤健一
「「透過率」=15.5%、「対向率」=9.5%にし
たら、パターン変更なしに、一発で、不要輻射の規格に
合格!」表面実装技術1996-6”(以下、「文献2」い
う)等により報告されている。
【0009】このようなプリント配線基板で、さらに、
放射ノイズを効果的に低減させるためには、これらのア
ースパターンと電源パターンとを可能な限り対向させて
ストレーキャパシティなるリード線のない理想的なコン
デンサとして動作させることが有効といえる。
【0010】このような観点から、これらのパターン同
士が対向する面積の基板総面積に対する比率(対向率)
をできるだけ大きくする必要がある。この点、上記文献
2によれば、実験により対向率については9.5%以
上、ベタ率については30%以上とすることにより、大
幅なノイズ低減効果があることが報告されている。
【0011】
【発明が解決しようとする課題】ところが、従来のプリ
ント配線基板では、アースパターンの面積のみが意識さ
れ、この面積を広げようとする努力はなされているもの
の、電源パターンまでをも含めた面積を広げてベタ率を
向上させることや、対向率を向上させることは行われて
おらず、ましてや、これらを数値的に把握することにつ
いては全く検討されていない。
【0012】また、“EMC 1993.10.5<No.66>「フ
ァクシミリ機能を搭載した複合型デジタル複写機のノイ
ズ対策」p.26〜27”(以下、「文献3」という)によ
れば、多層構造のプリント配線基板(例えば、4層板)
に関して、図7に示すようなA面、アース板、Vcc板、
B面なるパターン構成により、中央の層をアース層(ア
ース板)と電源層(Vcc板)とし、図8に示す如く、両
側の層の厚さt1 (=x)に対して中央のギャップ層
(絶縁層)の厚さt0 (=y)を薄くすることで放射ノ
イズの低減を図ることが報告されている。具体例として
は、t0 =0.28mm、t1 =0.4mm、全体の板厚t
a =1.2mmの如く設定されている。即ち、アース板と
Vcc板との間を薄くすれば、不要輻射が減り、ノイズに
強くなるというものである。ところが、この場合でも、
中央の絶縁層だけが重視され、他の層に関しては特に考
慮されておらず、かつ、対向面積の比率も考慮されてお
らず、放射ノイズを効果的に抑制する観点からはまだ不
十分な対応策といえる。特に、図8に図示例の場合を考
えると、A面で発生したノイズがアース板に行き、それ
からアース板とVcc板との間のストレーキャパシティC
0 を通って、やっとVcc板に到着してノイズの流れる回
路が形成されるというものであり、回りくどい手法とい
える。これは、上記のようにアース板とVcc板との間を
薄くすることでストレーキャパシティC0 をより大きく
しても同様であることには変わりない。そこで、A面を
ベタアースとし、そのベタアースとVcc板との間に発生
するストレーキャパシティC01を介して直接Vcc板にノ
イズを流してしまうというものである。しかし、このよ
うな対策でも発生するストレーキャパシティC01が小さ
く、従って、ノイズ対策として不十分である。
【0013】また、一般論として、プリント配線基板上
で最も放射ノイズ発生強度の強いクロック発振回路の配
線パターン(クロック信号用パターン)に関しては、通
常、クロック信号用パターンの周囲にガードラインパタ
ーンが設けられるが、これだけでは不十分であり、特に
有効なノイズ低減策が必要である。
【0014】さらには、ある従来例によれば、図9に示
すような多層構造、例えば4層構造のプリント配線基板
1において、交流等価回路上はアースと同等であるA面
2上の電源パターン3にバイパスコンデンサ4を接続し
ているが、このバイパスコンデンサ4の近くにアースパ
ターンが無い場合には、その一端をわざわざこの配線の
ために設けられたビア5を介して内部のアースパターン
6に接続するようにしたものがある。ところが、高周波
状況下では、このような垂直に走るパターンの一つとな
るビア5もインダクタンス成分を持ち、バイパスコンデ
ンサ4の共振周波数を低下させてしまうため、無視する
ことはできず、結果として、このような配線を施したパ
ターンでは高周波、高速化に応えることができない。
【0015】そこで、本発明は、これらの事情を勘案
し、電子機器の電磁放射ノイズの根本的な発生要因とな
るプリント配線基板そのものからの放射ノイズを高価な
ノイズ対策部品を用いることなく簡単な対応策で効果的
に低減させ得るプリント配線基板を提供することを目的
とする。
【0016】さらに、本発明は、従来の感覚的にアース
パターンを大きくすればよいというパターン描画法を改
善し、より数値的に把握することで、放射ノイズに対し
てより有効となるパターン設計を可能にするプリント配
線基板を提供することを目的とする。
【0017】
【課題を解決するための手段】請求項1記載の発明は、
電源パターンの多い信号層、アース層、電源層、アース
パターンの多い信号層の各層が順に積層された多層構造
を有し、前記アース層・電源層間の中央基板層の厚さに
対してその両側層の厚さが薄く形成され、前記各信号層
の電源パターンとアースパターンとが対向する面積の基
板総面積に対する比率が10%以上である。
【0018】従って、多層構造の基本構成として、アー
ス層に対する外側の層をアースパターンの多い信号層で
はなく、電源パターンの多い信号層、即ち、「ベタV」
とすることで、アース層との間に発生するストレーキャ
パシティを多くすることができる。これは、リード線の
ないバイパスコンデンサがたくさん挿入されたことに相
当し、不要輻射に対して効果的となる。これは、電源層
に対する外側の層に関しても同様であり、アースパター
ンの多い信号層、即ち、「ベタアース」とすることで、
電源層との間に発生するストレーキャパシティを多くす
ることができる。このような構造を前提として、部品実
装時に反らない範囲内で全体の板厚を可能な限り薄くし
た上で、電源パターンの多い信号層とアース層との間の
厚さ、及び、電源層とアースパターンの多い信号層との
間の厚さを、中央基板層の厚さに比べて極力薄くするこ
とで、これらの両側層に発生するストレーキャパシティ
を大きくすることができ、放射ノイズ低減効果が倍増す
る。加えて、上下両側の信号層の電源パターンとアース
パターンとが対向する面積の基板総面積に対する比率、
即ち、対向率を10%以上にしているので、必要とする
ノイズ低減効果が得られる。このためにも、新たな部品
を必要とせず、低コストにしてノイズ抑制を達成でき、
かつ、エッチング量が少なく銅箔部を可能な限り活用す
ることにもなり、近年問題となっている環境面でも有利
な対応策となる。
【0019】請求項2記載の発明は、請求項1記載のプ
リント配線基板において、前記信号層における電源パタ
ーンとアースパターンとのパターン面積の総和の基板面
積に対する比率が30%以上である。従って、請求項1
記載の発明に加えて、信号層のベタ率を上げているの
で、ノイズ低減効果が増すことになる。
【0020】請求項3記載の発明は、基板表面のクロッ
ク信号用パターンの周囲にガードラインパターンを有す
るプリント配線基板において、基板裏面側の裏面ベタパ
ターンをアースパターン又は電源パターンとして形成
し、裏面ベタパターンとガードラインパターンとをビア
又はバイパスコンデンサにより接続してなる。
【0021】従って、最も放射ノイズ発生強度の強いク
ロック信号用パターンを有し、かつ、その周囲にガード
ラインパターンを有する構成を前提として、裏面ベタパ
ターンをアースパターン又は電源パターンとしてビア又
はバイパスコンデンサにより接続することにより、ガー
ドラインパターンが同軸ケーブル等の場合と同様に信号
線をアース或いは電源で囲んだ構造に近づくため、より
完全なノイズ対策となり、放射ノイズの発生強度を低減
させることができる。同時に、クロック信号用パターン
の構造が同軸ケーブルの構造に近づくため、特性インピ
ーダンスが低くなり、クロック信号用パターンの共振周
波数を放射ノイズ規制値がゆるめとなる230MHz以
上の高い周波数帯域に移行させることもできる。
【0022】ここに、ガードラインパターン、裏面ベタ
パターンを同一種のパターン(何れも、アースパターン
或いは電源パターン)とする場合にはビアで接続すれば
よく、ガードラインパターンと裏面ベタパターンとを異
種のパターン(一方がアースパターンで他方が電源パタ
ーン)とする場合にはバイパスコンデンサで接続すれば
よい。
【0023】請求項4記載の発明は、請求項1,2又は
3記載のプリント配線基板において、基板材質の比誘電
率εと誘電損失tanδ との積ε・tanδ が5〜25なる
範囲内に設定されている。従って、請求項1,2又は3
記載のプリント配線基板において、ε・tanδ を5〜2
5なる範囲内に設定することで、高周波での誘電損失を
大きくすることができ、放射ノイズ低減効果を一層向上
させることができる。
【0024】請求項5記載の発明は、基板両面で交差す
るアースパターンと電源パターンとを有するプリント配
線基板において、交差する部分をバイパスコンデンサに
より接続してなる。
【0025】従って、基板面積が小さめでパターン対向
率を上げる等の処置をとれない場合であっても、アース
パターンと電源パターンとの交差する部分をバイパスコ
ンデンサにより接続することで、電源パターンをアース
パターンと同一のインダクタンスに近付けることがで
き、放射ノイズを抑制できる。
【0026】請求項6記載の発明は、請求項3又は5記
載のプリント配線基板における前記バイパスコンデンサ
が筒状タイプのコンデンサである。従って、チップコン
デンサによる場合のようなビアを必要としないため、ビ
アのインダクタンス成分がなく、理想的なバイパスコン
デンサとして機能させることができ、より良好なる放射
ノイズ低減効果が得られる。
【0027】請求項7記載の発明は、4層以上の多層構
造のプリント配線基板において、バイパスコンデンサの
一端が同一面上の電源パターンに接続されている。従っ
て、バイパスコンデンサを同一面上で電源パターンに直
接接続することで、ビアを介在させた場合に生ずるイン
ダクタンス成分を減らすことができ、放射ノイズを減少
させることができる。
【0028】
【発明の実施の形態】本発明の第一の実施の形態を図1
及び図2に基づいて説明する。本実施の形態のプリント
配線基板11はいわゆる4層板に適用されている。ここ
に、プリント配線基板11の4層構成は、例えば、図1
(a)に示すように、ベタV層12、アース層13、電
源層14、ベタアース層15の各層を各々絶縁基板を介
して順に積層させた構成とされている。ベタV層12は
電源パターンの多い信号層(いわゆる、パターン板)で
あり、ベタアース層15はアースパターンの多い信号層
(いわゆる、部品板)である。即ち、上から順に2層目
がアース層13、3層目が電源層14、4層目がベタア
ース層15であり、普通の4層板であるが、1層目がベ
タアース層ではなく、ベタV層12とされている。そし
て、ベタV層12に関して可能な限り、広くするように
されており、2層目のアース層13との間に発生するス
トレーキャパシティが多くなるよう構成されている。結
果として、ベタV層12とアース層13との間にリード
線のないバイパスコンデンサがたくさん挿入された形と
なり、不要輻射に対して効くことになる。同様に、一番
下の4層目の部品板に関しては、ベタV層ではなく、ベ
タアース層15とされ、3層目の電源層14との間に発
生するストレーキャパシティが多くなるよう構成されて
いる。結果として、ベタアース層15と3層目の電源層
14との間にリード線のないバイパスコンデンサがたく
さん挿入された形となり、不要輻射に対して効くことに
なる。
【0029】また、アース層13に関しては、のっぺら
ぼうなただの1枚の板ではなく、かなりの部分は文字通
りアースパターンが占めているが中にはVccパターンも
介在された板を意味している。電源層14に関しても、
同様に、のっぺらぼうなただの1枚の板ではなく、かな
りの部分は文字通り電源Vccのパターンが占めているが
中にはアースパターンも介在された板を意味している。
このようなアースパターンや電源パターンとが入り混じ
ったアース層13や電源層14として構成し、ベタV層
12とベタアース層15との間に可能な限り多くのスト
レーキャパシティが発生するように構成されている。
【0030】このような4層構造のプリント配線基板1
1に関して、各層間の基板層の厚さについて説明する。
図2に示すように、アース層13・電源層14間なる中
央基板層(絶縁層)16の厚さをt0 、ベタV層12・
アース層13、電源層14・ベタアース層15間なる両
側層17,18の各々の厚さをt1 としたとき、t1
0 なる関係に設定されている。即ち、両側層17,1
8の厚さt1 が薄く設定されている。もちろん、プリン
ト配線基板11自体は、部品実装時に反らない範囲内で
全体の板厚ta が可能な限り薄く(例えば、ta =1.
2mm程度)なるように構成されている。
【0031】このような構成のプリント配線基板11に
よれば、両側層17,18に発生するストレーキャパシ
ティC00を大きくすることができ、図8に示したように
中央基板層のみを薄くした場合に比べて、放射ノイズ低
減効果を倍増させることができる。
【0032】また、本実施の形態では、上下のベタV層
12、ベタアース層15における電源パターンとアース
パターンとが対向する面積の基板総面積に対する比率=
対向率が10%以上となるように設定されている。ここ
に、対向率を向上させるためには、電源パターンやアー
スパターンを太くすることが有効である。このような対
向率を持たせることにより、文献2により報告されてい
るように放射ノイズ低減に大きな効果を発揮させること
ができる。さらには、上下のベタV層12、ベタアース
層15における電源パターンとアースパターンとのパタ
ーン面積の総和の基板面積に対する比率=ベタ率が30
%以上となるように設定されている。このようなベタ率
を持たせることにより、文献2により報告されているよ
うに放射ノイズ低減に大きな効果を発揮させることがで
きる。何れにしても、本実施の形態によれば、新たな部
品を必要とせず、低コストにしてノイズ抑制を達成で
き、かつ、エッチング量が少なく銅箔部を可能な限り活
用することにもなり、近年問題となっている環境面でも
有利な対応策となる。
【0033】なお、プリント配線基板11の4層構造に
関しては、図1(b)に示すように、逆の順序してもよ
い。即ち、2層目の電源層14、3層目のアース層13
に対応させて、1層目のパターン板をベタアース層15
とし、4層目の部品板をベタV層12として構成しても
よい。
【0034】本発明の第二の実施の形態を図3に基づい
て説明する。本実施の形態のプリント配線基板21は、
最も放射ノイズ発生強度の強いクロック信号用パターン
22を基板23表面に有し、かつ、その周囲両側にガー
ドラインパターン24を有するものに適用されている。
ここに、ガードラインパターン24は例えばアースパタ
ーンとして形成されている。このような前提の下、本実
施の形態では、基板23の裏面側にアースパターンによ
る裏面ベタパターン25が形成され、表面側のガードラ
インパターン24と裏面ベタパターン25とが例えばビ
ア26により接続されている。
【0035】このような構成によれば、ガードラインパ
ターン24が同軸ケーブル等の場合と同様に信号線をア
ースで囲んだ構造に近づくため、より完全なノイズ対策
となり、ノイズ発生強度の強いクロック信号用パターン
22の場合であっても放射ノイズの発生強度を低減させ
ることができる。同時に、クロック信号用パターン22
の構造が同軸ケーブルの構造に近づくため、その特性イ
ンピーダンスが低くなり、クロック信号用パターン22
の共振周波数を放射ノイズ規制値がゆるめとなる230
MHz以上の高い周波数帯域に移行させることもでき、
ノイズ対策上、一層有利となる。
【0036】ここに、裏面側をアースパターンにでき
ず、裏面ベタパターン25を電源パターンとする場合に
は、アースパターンによるガードラインパターン24と
の間をビア26に代えてバイパスコンデンサにより接続
すればよい。また、逆にガードラインパターン24を電
源パターンとし、裏面ベタパターン25をアースパター
ンとする場合にもバイパスコンデンサにより接続すれば
よい。ガードラインパターン24、裏面ベタパターン2
5をともに電源パターンとする場合にはビア26により
接続すればよい。何れにしても、バイパスコンデンサを
用いる場合には、その形状として通常のコンデンサであ
ってもよいが、特に筒状タイプのコンデンサとすること
が、放射ノイズを低減させる上で好ましい。
【0037】次に、本実施の形態における基板23の材
質について説明する。一般に、基板材質の比誘電率εと
誘電損失tanδ との積ε・tanδ を大きくすることで、
誘電損失PL がPL =ωC02ε・tanδ (C0 :真空
中でのキャパシタンス)で表されることから明らかなよ
うに、高周波での誘電損失を大きくすることができ、一
層の放射ノイズ低減効果が得られる。
【0038】この場合の積ε・tanδ の値は、“伊藤健
一他「高損失基板による放射ノイズ低減法の検討」プリ
ント回路学会第7回学術講演大会No.13 p.97〜9
8”により報告されているように、紙エポキシ材の一般
的な値である0.185の100倍としてもクロック周
波数が40MHz程度までであれば問題にならないこと
が分かっている。この場合、ε・tanδ =18.5とな
るが、本実施の形態では、信号の遅延時間等を考慮し、
ε=10〜25、tanδ =0.5〜1程度、従って、全
体としてはε・tanδ =5〜25なる範囲内に収まるよ
うに設定されている。
【0039】本発明の第三の実施の形態を図4に基づい
て説明する。本実施の形態のプリント配線基板31は、
基板32自体の面積が小さめで、前述した実施の形態の
如く、パターン対向率を向上させる等の対応策を採れな
いものに適用されている。このような前提の下、電源パ
ターン33とアースパターン34とが基板32の両面で
交差する場合には、交差する部分をビア35を介してバ
イパスコンデンサ36により接続する構成とされてい
る。ここに、本実施の形態では、バイパスコンデンサ3
6としてチップコンデンサが用いられ、その一端がビア
35を介してアースパターン34に接続されている。
【0040】このような構成によれば、パターン対向率
を向上させる等の対応策を採れないプリント配線基板3
1であっても、電源パターン33をアースパターン34
と同一のインダクタンスに近付けることができるため、
放射ノイズを抑制し得る効果が得られる。
【0041】本発明の第四の実施の形態を図5に基づい
て説明する。本実施の形態では、第三の実施の形態にお
けるプリント配線基板31に関して、チップコンデンサ
によるバイパスコンデンサ36に代えて、筒状タイプの
バイパスコンデンサ37が用いられ、電源パターン33
とアースパターン34との交差する部分が直接接続され
ている。即ち、バイパスコンデンサ36による場合には
ビア35を必要とし、クロック周波数の高い条件下では
ビア35のインダクタンス成分も影響しバイパスコンデ
ンサ36の効果が半減してしまうが、筒状タイプのバイ
パスコンデンサ37によればビアを不要にすることがで
き、そのインダクタンス成分がなくなるため、理想的な
バイパスコンデンサとして機能させることができる。よ
って、図4に示した構成の場合よりも、一層顕著なノイ
ズ低減効果を発揮させることができる。
【0042】本発明の第五の実施の形態を図6に基づい
て説明する。本実施の形態のプリント配線基板41は、
図9に例示したような多層構造のプリント配線基板に適
用されている。即ち、このプリント配線基板41はA面
42、アース板43、電源板44、B面45等の4層を
有する標準構造体であり、例えば、A面42には電源パ
ターン46が形成されており、かつ、この電源パターン
46に一端が接続されたバイパスコンデンサ47が設け
られている。ここに、このバイパスコンデンサ47の他
端側が、交流等価回路上、アースと同等であるA面42
上の他の電源パターン48に直接接続されている。
【0043】このようにA面42上で電源パターン46
に接続されたバイパスコンデンサ47を直接電源パター
ン48に接続しているので、ビア等を介してアースパタ
ーンに接続する必要がなく、ビアによるインダクタンス
成分を伴わないため、放射ノイズの低減効果を効率よく
発揮させることができる。
【0044】
【発明の効果】請求項1記載の発明によれば、電源パタ
ーンの多い信号層、アース層、電源層、アースパターン
の多い信号層の各層が順に積層された多層構造を前提と
して、部品実装時に反らない範囲内で全体の板厚を可能
な限り薄くした上で、電源パターンの多い信号層とアー
ス層との間の厚さ、及び、電源層とアースパターンの多
い信号層との間の厚さを、中央基板層の厚さに比べて極
力薄くすることで、これらの両側層に発生するストレー
キャパシティを大きくすることができ、放射ノイズ低減
効果を倍増させることができ、加えて、上下両側の信号
層の電源パターンとアースパターンとのが対向率を10
%以上にしたので、必要とするノイズ低減効果を得るこ
とができ、このためにも、新たな部品を必要とせず、低
コストにしてノイズ抑制を達成することができる。
【0045】請求項2記載の発明によれば、請求項1記
載のプリント配線基板において、信号層における電源パ
ターンとアースパターンとのパターン面積の総和の基板
面積に対する比率、即ち、ベタ率が30%以上に設定さ
れているので、ノイズ低減効果を一層向上させることが
できる。
【0046】請求項3記載の発明によれば、最も放射ノ
イズ発生強度の強いクロック信号用パターンを有し、か
つ、その周囲にガードラインパターンを有する構成を前
提として、裏面ベタパターンをアースパターン又は電源
パターンとしてビア又はバイパスコンデンサにより接続
したので、ラインガードパターンを同軸ケーブル等の場
合と同様に信号線をアース或いは電源で囲んだ構造に近
づけることができ、より完全なノイズ対策となり、放射
ノイズの発生強度を低減させることができ、同時に、ク
ロック信号用パターンの構造自体も同軸ケーブルの構造
に近づけることができ、その特性インピーダンスを低く
して、クロック信号用パターンの共振周波数を放射ノイ
ズ規制値がゆるめとなる230MHz以上の高い周波数
帯域に移行させることもできる。
【0047】請求項4記載の発明によれば、請求項1,
2又は3記載のプリント配線基板において、基板材質の
比誘電率εと誘電損失tanδ との積ε・tanδ が5〜2
5なる範囲内に設定することで、高周波での誘電損失を
大きくすることができ、放射ノイズ低減効果を一層向上
させることができる。
【0048】請求項5記載の発明によれば、基板面積が
小さめでパターン対向率を上げる等の処置をとれない場
合であっても、アースパターンと電源パターンとの交差
する部分をバイパスコンデンサにより接続したので、電
源パターンをアースパターンと同一のインダクタンスに
近付けることができ、放射ノイズを抑制することができ
る。
【0049】請求項6記載の発明によれば、請求項3又
は5記載のプリント配線基板におけるバイパスコンデン
サを筒状タイプのコンデンサとしたので、チップコンデ
ンサによる場合のようなビアを必要としないため、ビア
のインダクタンス成分がなく、理想的なバイパスコンデ
ンサとして機能させることができ、より良好なる放射ノ
イズ低減効果を得ることができる。
【0050】請求項7記載の発明によれば、4層以上の
多層構造のプリント配線基板において、バイパスコンデ
ンサの一端を同一面上の電源パターンに直接接続したの
で、ビアを介在させた場合に生ずるインダクタンス成分
を減らすことができ、放射ノイズを減少させることがで
きる。
【図面の簡単な説明】
【図1】本発明の第一の実施の形態のプリント配線基板
の層構成を示す斜視図である。
【図2】その層厚構成を示す断面図である。
【図3】本発明の第二の実施の形態のプリント配線基板
を示す概略斜視図である。
【図4】本発明の第三の実施の形態のプリント配線基板
を示す概略斜視図である。
【図5】本発明の第四の実施の形態のプリント配線基板
を示す概略斜視図である。
【図6】本発明の第五の実施の形態のプリント配線基板
を示す概略断面図である。
【図7】従来例の層構成を示す原理図である。
【図8】その層厚構成を示す断面図である。
【図9】異なる従来例のプリント配線基板を示す概略断
面図である。
【符号の説明】
12 電源パターンの多い信号層 13 アース層 14 電源層 15 アースパターンの多い信号層 16 中央基板層 17,18 両側層 22 クロック信号用パターン 23 基板 24 ガードライパターン 25 裏面ベタパターン 26 ビア(又は、バイパスコンデンサ) 32 基板 33 電源パターン 34 アースパターン 36,37 バイパスコンデンサ 47 バイパスコンデンサ 48 電源パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 色川 重信 宮城県柴田郡柴田町大字中名生字神明堂3 番地の1 東北リコー株式会社内 (72)発明者 大内 二郎 宮城県柴田郡柴田町大字中名生字神明堂3 番地の1 東北リコー株式会社内 (72)発明者 五十嵐 力 宮城県柴田郡柴田町大字中名生字神明堂3 番地の1 東北リコー株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 電源パターンの多い信号層、アース層、
    電源層、アースパターンの多い信号層の各層が順に積層
    された多層構造を有し、前記アース層・電源層間の中央
    基板層の厚さに対してその両側層の厚さが薄く形成さ
    れ、前記各信号層の電源パターンとアースパターンとが
    対向する面積の基板総面積に対する比率が10%以上で
    あるプリント配線基板。
  2. 【請求項2】 前記信号層における電源パターンとアー
    スパターンとのパターン面積の総和の基板面積に対する
    比率が30%以上である請求項1記載のプリント配線基
    板。
  3. 【請求項3】 基板表面のクロック信号用パターンの周
    囲にガードラインパターンを有するプリント配線基板に
    おいて、基板裏面側の裏面ベタパターンをアースパター
    ン又は電源パターンとして形成し、前記裏面ベタパター
    ンと前記ガードラインパターンとをビア又はバイパスコ
    ンデンサにより接続してなることを特徴とするプリント
    配線基板。
  4. 【請求項4】 基板材質の比誘電率εと誘電損失tanδ
    との積ε・tanδ が5〜25なる範囲内に設定されてい
    ることを特徴とする請求項1,2又は3記載のプリント
    配線基板。
  5. 【請求項5】 基板両面で交差するアースパターンと電
    源パターンとを有するプリント配線基板において、交差
    する部分をバイパスコンデンサにより接続してなること
    を特徴とするプリント配線基板。
  6. 【請求項6】 前記バイパスコンデンサが筒状タイプの
    コンデンサであることを特徴とする請求項3又は5記載
    のプリント配線基板。
  7. 【請求項7】 4層以上の多層構造のプリント配線基板
    において、バイパスコンデンサの一端が同一面上の電源
    パターンに接続されていることを特徴とするプリント配
    線基板。
JP10116619A 1998-04-27 1998-04-27 プリント配線基板 Pending JPH11307894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10116619A JPH11307894A (ja) 1998-04-27 1998-04-27 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10116619A JPH11307894A (ja) 1998-04-27 1998-04-27 プリント配線基板

Publications (1)

Publication Number Publication Date
JPH11307894A true JPH11307894A (ja) 1999-11-05

Family

ID=14691678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10116619A Pending JPH11307894A (ja) 1998-04-27 1998-04-27 プリント配線基板

Country Status (1)

Country Link
JP (1) JPH11307894A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189042A (ja) * 2006-01-13 2007-07-26 Elpida Memory Inc 半導体装置
JP2010034627A (ja) * 2008-07-25 2010-02-12 Alps Electric Co Ltd 高周波受信器
US8013691B2 (en) 2006-03-01 2011-09-06 Daikin Industries, Ltd. Device and connecting method for connecting power-supply terminals to a power-supply bus based on noise intensities
WO2011111737A1 (ja) * 2010-03-10 2011-09-15 学校法人明星学苑 電源及びグランド対線路を含む多層配線基板構造
JP2014051016A (ja) * 2012-09-06 2014-03-20 Seiko Epson Corp 液体噴射装置及び印刷装置
JP2014083701A (ja) * 2012-10-19 2014-05-12 Seiko Epson Corp 液体噴射装置及び印刷装置
JP2014184698A (ja) * 2013-03-25 2014-10-02 Seiko Epson Corp 液体噴射装置及び印刷装置
US9539390B2 (en) 2012-09-06 2017-01-10 Seiko Epson Corporation Medical instrument
JP2017017470A (ja) * 2015-06-30 2017-01-19 三菱電機株式会社 ノイズフィルタ及びプリント基板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193772U (ja) * 1987-12-15 1989-06-20
JPH02130998A (ja) * 1988-11-11 1990-05-18 Nec Data Terminal Ltd プリントサーキット基板
JPH0336796A (ja) * 1989-07-04 1991-02-18 Ibiden Co Ltd 表面実装部品用シールドプリント配線板
JPH05175633A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Works Ltd プリント基板用吸引固定装置
JPH0593068U (ja) * 1990-12-19 1993-12-17 村田機械株式会社 プリント基板のクロストーク防止装置
JPH06177548A (ja) * 1992-12-07 1994-06-24 Hitachi Ltd プリント配線基板
JPH06177612A (ja) * 1992-10-09 1994-06-24 Tohoku Ricoh Co Ltd 高周波用配線・接続部品
JPH07273452A (ja) * 1994-03-30 1995-10-20 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JPH08153975A (ja) * 1994-11-30 1996-06-11 Oki Electric Ind Co Ltd 多層プリント配線板
JPH09312478A (ja) * 1996-05-22 1997-12-02 Nec Niigata Ltd 多層配線基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193772U (ja) * 1987-12-15 1989-06-20
JPH02130998A (ja) * 1988-11-11 1990-05-18 Nec Data Terminal Ltd プリントサーキット基板
JPH0336796A (ja) * 1989-07-04 1991-02-18 Ibiden Co Ltd 表面実装部品用シールドプリント配線板
JPH0593068U (ja) * 1990-12-19 1993-12-17 村田機械株式会社 プリント基板のクロストーク防止装置
JPH05175633A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Works Ltd プリント基板用吸引固定装置
JPH06177612A (ja) * 1992-10-09 1994-06-24 Tohoku Ricoh Co Ltd 高周波用配線・接続部品
JPH06177548A (ja) * 1992-12-07 1994-06-24 Hitachi Ltd プリント配線基板
JPH07273452A (ja) * 1994-03-30 1995-10-20 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JPH08153975A (ja) * 1994-11-30 1996-06-11 Oki Electric Ind Co Ltd 多層プリント配線板
JPH09312478A (ja) * 1996-05-22 1997-12-02 Nec Niigata Ltd 多層配線基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189042A (ja) * 2006-01-13 2007-07-26 Elpida Memory Inc 半導体装置
US8013691B2 (en) 2006-03-01 2011-09-06 Daikin Industries, Ltd. Device and connecting method for connecting power-supply terminals to a power-supply bus based on noise intensities
JP2010034627A (ja) * 2008-07-25 2010-02-12 Alps Electric Co Ltd 高周波受信器
WO2011111737A1 (ja) * 2010-03-10 2011-09-15 学校法人明星学苑 電源及びグランド対線路を含む多層配線基板構造
JP2014051016A (ja) * 2012-09-06 2014-03-20 Seiko Epson Corp 液体噴射装置及び印刷装置
US9539390B2 (en) 2012-09-06 2017-01-10 Seiko Epson Corporation Medical instrument
JP2014083701A (ja) * 2012-10-19 2014-05-12 Seiko Epson Corp 液体噴射装置及び印刷装置
JP2014184698A (ja) * 2013-03-25 2014-10-02 Seiko Epson Corp 液体噴射装置及び印刷装置
JP2017017470A (ja) * 2015-06-30 2017-01-19 三菱電機株式会社 ノイズフィルタ及びプリント基板

Similar Documents

Publication Publication Date Title
US5978231A (en) Printed wiring board with integrated coil inductor
KR0123805B1 (ko) 프린트 배선기판
EP1387431A1 (en) Transmission line type components
JP3471679B2 (ja) プリント基板
US5132650A (en) Lc noise filter
JPH11307894A (ja) プリント配線基板
CN105657962A (zh) 一种多层pcb电路板
JP2001223449A (ja) 多層プリント基板
JP4418613B2 (ja) エネルギー調節器
CN101090599A (zh) 电路板
EP1349271B1 (en) Electronic device for supplying DC power comprising a noise filter
JPH08204377A (ja) 遮蔽体
JPH09283974A (ja) 低emi多層回路基板、及びこれを用いた電子装置
JPH073660Y2 (ja) Emi対策用回路基板
JP2000223800A (ja) 配線基板及びその製造方法
JP3610088B2 (ja) 多層プリント配線板
JP2003069169A (ja) 回路基板
JP3782577B2 (ja) 多層プリント配線板及び該配線板を備えた電子機器
JPH11340629A (ja) 積層構造のプリント配線板
JP2003347691A (ja) ノイズフィルタ実装基板
US20060274478A1 (en) Etched capacitor laminate for reducing electrical noise
JPH02299308A (ja) Lcノイズフィルタ
JPH10256684A (ja) プリント回路基板
JPH0946084A (ja) シールド多重構造
JPH10200222A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109