JP2003347691A - ノイズフィルタ実装基板 - Google Patents
ノイズフィルタ実装基板Info
- Publication number
- JP2003347691A JP2003347691A JP2003075907A JP2003075907A JP2003347691A JP 2003347691 A JP2003347691 A JP 2003347691A JP 2003075907 A JP2003075907 A JP 2003075907A JP 2003075907 A JP2003075907 A JP 2003075907A JP 2003347691 A JP2003347691 A JP 2003347691A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- noise filter
- circuit board
- filter mounting
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 負荷回路から発生する高周波ノイズを十分に
減衰できるノイズフィルタ実装基板を提供する。 【解決手段】 電源から負荷回路（２０）に直流電源を
供給すると共に、電源ライン回路を高周波ノイズを発生
する負荷回路から高周波的に分離するためのノイズフィ
ルタ実装基板である。回路基板（６）と、ノイズフィル
タ（１）とを有している。電源ライン導体層（７ａ）
は、電源に接続可能である。グランド導体層（８ａ）
は、接地可能である。第４および第３の導体ランド（１
６、１５）に接続され、第４および第３の導体ランド
（１６、１５）を、電源ライン導体層（７ａ）およびグ
ランド導体層（８ａ）と接続すること無しに、負荷回路
（２０）に接続するための出力電源導体（７ｂ）および
出力グランド導体（８ｂ）をさらに有している。
減衰できるノイズフィルタ実装基板を提供する。 【解決手段】 電源から負荷回路（２０）に直流電源を
供給すると共に、電源ライン回路を高周波ノイズを発生
する負荷回路から高周波的に分離するためのノイズフィ
ルタ実装基板である。回路基板（６）と、ノイズフィル
タ（１）とを有している。電源ライン導体層（７ａ）
は、電源に接続可能である。グランド導体層（８ａ）
は、接地可能である。第４および第３の導体ランド（１
６、１５）に接続され、第４および第３の導体ランド
（１６、１５）を、電源ライン導体層（７ａ）およびグ
ランド導体層（８ａ）と接続すること無しに、負荷回路
（２０）に接続するための出力電源導体（７ｂ）および
出力グランド導体（８ｂ）をさらに有している。
Description
【０００１】
【発明の属する技術分野】本発明は、直流（Direct Cur
rent、ＤＣ）電源から負荷回路にＤＣ電源を供給するた
めの電子装置に関し、特に、回路基板上に搭載されたノ
イズフィルタを有するＤＣ電源供給装置としてのノイズ
フィルタ実装基板に関する。
rent、ＤＣ）電源から負荷回路にＤＣ電源を供給するた
めの電子装置に関し、特に、回路基板上に搭載されたノ
イズフィルタを有するＤＣ電源供給装置としてのノイズ
フィルタ実装基板に関する。
【０００２】
【従来の技術】近年、ＬＳＩ（Large Scale Integrated
circuit）を含むデジタル回路技術が、コンピュータ、
情報装置、家電、車載機器などの様々な適用分野に広く
用いられている。これらの適用分野において、電源ライ
ンを通って電源に流れ、このノイズ電流がさらに電源に
接続された他の回路に流れる高周波ノイズ電流をデジタ
ル回路が発生する電磁干渉（ElectroMagnetic Interfer
ence、ＥＭＩ）問題がある。
circuit）を含むデジタル回路技術が、コンピュータ、
情報装置、家電、車載機器などの様々な適用分野に広く
用いられている。これらの適用分野において、電源ライ
ンを通って電源に流れ、このノイズ電流がさらに電源に
接続された他の回路に流れる高周波ノイズ電流をデジタ
ル回路が発生する電磁干渉（ElectroMagnetic Interfer
ence、ＥＭＩ）問題がある。
【０００３】ＥＭＩ問題を解決するために、ＬＳＩチッ
プ等のデジタル回路からのノイズ電流を除去もしくは減
衰する所謂電源デカップリング技術が有効である。換言
すれば、電源および電源ラインは、高周波的にＬＳＩチ
ップから隔離される。電源デカップリング技術におい
て、ノイズフィルタが既存のデカップリング素子として
用いられ、これは種々のタイプのキャパシタを有してい
る。このノイズフィルタは、例えば、特開２０００−７
７８５２号公報の図５に開示されている。
プ等のデジタル回路からのノイズ電流を除去もしくは減
衰する所謂電源デカップリング技術が有効である。換言
すれば、電源および電源ラインは、高周波的にＬＳＩチ
ップから隔離される。電源デカップリング技術におい
て、ノイズフィルタが既存のデカップリング素子として
用いられ、これは種々のタイプのキャパシタを有してい
る。このノイズフィルタは、例えば、特開２０００−７
７８５２号公報の図５に開示されている。
【０００４】図１を参照して、ノイズフィルタとしての
キャパシタ２５は、回路基板６中のグランド導体層（Ｇ
ＮＤ層）８および電源ライン導体層（ＶＣＣ層）７の間
に接続されている。回路基板６上にはＬＳＩチップ２０
が搭載され、ＬＳＩチップ２０はＶＣＣ層７およびＧＮ
Ｄ層８に接続されている。ＶＣＣ層７およびＧＮＤ層８
はＤＣ電源ライン（図示せず）に接続されており、これ
により、ＬＳＩチップ２０にはＤＣ電源からＶＣＣ層７
およびＧＮＤ層８を介してＤＣ電源が供給される。この
回路構造において、ＶＣＣ層７およびＧＮＤ層８は、キ
ャパシタ２５によって高周波的に短絡している。高周波
ノイズ電流は、ＬＳＩチップ２０から実線矢印で示され
たループを通って流れ、ＶＣＣ層７およびＧＮＤ層８を
含む電源ラインから隔離される。
キャパシタ２５は、回路基板６中のグランド導体層（Ｇ
ＮＤ層）８および電源ライン導体層（ＶＣＣ層）７の間
に接続されている。回路基板６上にはＬＳＩチップ２０
が搭載され、ＬＳＩチップ２０はＶＣＣ層７およびＧＮ
Ｄ層８に接続されている。ＶＣＣ層７およびＧＮＤ層８
はＤＣ電源ライン（図示せず）に接続されており、これ
により、ＬＳＩチップ２０にはＤＣ電源からＶＣＣ層７
およびＧＮＤ層８を介してＤＣ電源が供給される。この
回路構造において、ＶＣＣ層７およびＧＮＤ層８は、キ
ャパシタ２５によって高周波的に短絡している。高周波
ノイズ電流は、ＬＳＩチップ２０から実線矢印で示され
たループを通って流れ、ＶＣＣ層７およびＧＮＤ層８を
含む電源ラインから隔離される。
【０００５】しかし、キャパシタ２５は、比較的高周波
数領域まで低いインピーダンスを維持することが困難で
ある。これは、キャパシタの自己共振現象による。この
ため、ノイズ電流の周波数が高くなるにつれ、キャパシ
タ２５のインピーダンスはより高くなり、ノイズ電流は
キャパシタ２５を通らずに、むしろ、破線矢印で示すよ
うに回路基板６全体領域に亘って広く拡がっているＶＣ
Ｃ層７およびＧＮＤ層８を通って流れ、遂には電源（図
示せず）に向かって流れる。そして、悪い場合には、望
まれない電磁波が輻射される。このため、キャパシタの
ような従来のノイズフィルタは、信号伝送速度がより高
速化している近年のデジタル回路におけるノイズ電流を
減衰するためには、有効ではない。
数領域まで低いインピーダンスを維持することが困難で
ある。これは、キャパシタの自己共振現象による。この
ため、ノイズ電流の周波数が高くなるにつれ、キャパシ
タ２５のインピーダンスはより高くなり、ノイズ電流は
キャパシタ２５を通らずに、むしろ、破線矢印で示すよ
うに回路基板６全体領域に亘って広く拡がっているＶＣ
Ｃ層７およびＧＮＤ層８を通って流れ、遂には電源（図
示せず）に向かって流れる。そして、悪い場合には、望
まれない電磁波が輻射される。このため、キャパシタの
ような従来のノイズフィルタは、信号伝送速度がより高
速化している近年のデジタル回路におけるノイズ電流を
減衰するためには、有効ではない。
【０００６】このため、高速化された動作をするデジタ
ル回路の使用に際し、より高周波数においても低いイン
ピーダンスを持つことができるノイズフィルタが所望さ
れている。所望されているこのようなノイズフィルタ
は、本発明者等による特願２００１−２５９４５３号
（特開２００２−１６４７６０号公報（２００２年６月
７日公開））にて提案されている。この既出願に提案さ
れているノイズフィルタは、構造的にはキャパシタであ
るけれども、高周波数においては分布定数回路型のノイ
ズフィルタである。このため、提案されているノイズフ
ィルタは、図１のキャパシタ２５と同様の方法で使用で
きる。
ル回路の使用に際し、より高周波数においても低いイン
ピーダンスを持つことができるノイズフィルタが所望さ
れている。所望されているこのようなノイズフィルタ
は、本発明者等による特願２００１−２５９４５３号
（特開２００２−１６４７６０号公報（２００２年６月
７日公開））にて提案されている。この既出願に提案さ
れているノイズフィルタは、構造的にはキャパシタであ
るけれども、高周波数においては分布定数回路型のノイ
ズフィルタである。このため、提案されているノイズフ
ィルタは、図１のキャパシタ２５と同様の方法で使用で
きる。
【０００７】図２を参照して、図１に示された回路基板
６同様の回路基板上の、既存のノイズフィルタ（キャパ
シタ２５）に代わるキャパシタを有する分布定数回路型
の提案されているノイズフィルタ１を用いた例について
説明する。ノイズフィルタ１および負荷回路２０は、回
路基板６上に搭載されている。ノイズフィルタ１は、電
源入力端子２、グランド入力端子３、電源出力端子５、
およびグランド出力端子４を備えている。
６同様の回路基板上の、既存のノイズフィルタ（キャパ
シタ２５）に代わるキャパシタを有する分布定数回路型
の提案されているノイズフィルタ１を用いた例について
説明する。ノイズフィルタ１および負荷回路２０は、回
路基板６上に搭載されている。ノイズフィルタ１は、電
源入力端子２、グランド入力端子３、電源出力端子５、
およびグランド出力端子４を備えている。
【０００８】回路基板６は、図１の回路基板とは異な
り、それぞれ電源入力端子２、グランド入力端子３、グ
ランド出力端子４、および電源出力端子５に接続される
第１〜第４の導体ランド１３、１４、１５、および１６
を有している。第１および第４の導体ランド１３および
１６は、それぞれスルーホール９および１２を介して、
ＶＣＣ層７に接続されている。第２および第３の導体ラ
ンド１４および１５は、それぞれスルーホール１０およ
び１１を介して、ＧＮＤ層８に接続されている。
り、それぞれ電源入力端子２、グランド入力端子３、グ
ランド出力端子４、および電源出力端子５に接続される
第１〜第４の導体ランド１３、１４、１５、および１６
を有している。第１および第４の導体ランド１３および
１６は、それぞれスルーホール９および１２を介して、
ＶＣＣ層７に接続されている。第２および第３の導体ラ
ンド１４および１５は、それぞれスルーホール１０およ
び１１を介して、ＧＮＤ層８に接続されている。
【０００９】
【特許文献１】特開２０００−７７８５２号公報
【００１０】
【特許文献２】特願２００１−２５９４５３号（特開２
００２−１６４７６０号公報）
００２−１６４７６０号公報）
【００１１】
【発明が解決しようとする課題】しかし、提案されてい
るノイズフィルタ１を用いた図２に示された構造におい
も、以下に述べる理由により、依然として高周波ノイズ
の減衰について不十分であるという問題点を有してい
る。
るノイズフィルタ１を用いた図２に示された構造におい
も、以下に述べる理由により、依然として高周波ノイズ
の減衰について不十分であるという問題点を有してい
る。
【００１２】回路基板６において、ＶＣＣ層７およびＧ
ＮＤ層８はそれぞれ、通常広くかつ長く延びたパターン
となっている。このため、ＶＣＣ層７およびＧＮＤ層８
のインピーダンスは、一般的にとても低い。これに対
し、ＶＣＣ層７およびＧＮＤ層８を第１〜第４の導体ラ
ンド１３〜１６に接続しているスルーホール９〜１２の
インピーダンスは、ＶＣＣ層７およびＧＮＤ層８よりも
通常高い。スルーホール９〜１２のインピーダンスはさ
らに、ノイズ電流の周波数の上昇に伴って高くなる傾向
にある。
ＮＤ層８はそれぞれ、通常広くかつ長く延びたパターン
となっている。このため、ＶＣＣ層７およびＧＮＤ層８
のインピーダンスは、一般的にとても低い。これに対
し、ＶＣＣ層７およびＧＮＤ層８を第１〜第４の導体ラ
ンド１３〜１６に接続しているスルーホール９〜１２の
インピーダンスは、ＶＣＣ層７およびＧＮＤ層８よりも
通常高い。スルーホール９〜１２のインピーダンスはさ
らに、ノイズ電流の周波数の上昇に伴って高くなる傾向
にある。
【００１３】このため、ノイズ電流の周波数が高くなる
程、ノイズ電流は、スルーホール９〜１２を通ってノイ
ズフィルタ１に流れ込み難い。よって、ノイズ電流は、
減衰されずに、ＶＣＣ層７およびＧＮＤ層８を通って伝
播される。
程、ノイズ電流は、スルーホール９〜１２を通ってノイ
ズフィルタ１に流れ込み難い。よって、ノイズ電流は、
減衰されずに、ＶＣＣ層７およびＧＮＤ層８を通って伝
播される。
【００１４】それ故、本発明の課題は、負荷回路から発
生する高周波ノイズを十分に減衰できる、ＤＣ電源から
負荷回路にＤＣ電源を供給するためのノイズフィルタ実
装基板を提供することである。
生する高周波ノイズを十分に減衰できる、ＤＣ電源から
負荷回路にＤＣ電源を供給するためのノイズフィルタ実
装基板を提供することである。
【００１５】
【課題を解決するための手段】本発明によれば、電源か
ら負荷回路に直流電源を供給すると共に、電源を含む電
源ライン回路を高周波ノイズを発生する負荷回路から高
周波的に分離するためのノイズフィルタ実装基板であっ
て、第１乃至第４の導体ランドと、前記第１の導体ラン
ドに接続された電源ライン導体層と、前記第２の導体ラ
ンドに接続されたグランド導体層とを有する回路基板
と、前記回路基板上に搭載されると共に、それぞれ前記
第１乃至前記第４の導体ランドに接続された電源入力端
子、グランド入力端子、グランド出力端子、および電源
出力端子を備えたノイズフィルタとを有し、前記電源ラ
イン導体層は、電源に接続可能であり、前記グランド導
体層は、接地可能であり、前記ノイズフィルタは、流入
する高周波ノイズを減衰させる一方、直流は通過させる
ための高周波フィルタ回路を備えたノイズフィルタ実装
基板において、前記第４および前記第３の導体ランドに
接続され、該第４および該第３の導体ランドを、前記電
源ライン導体層および前記グランド導体層と接続するこ
と無しに、負荷回路に接続するための出力電源導体およ
び出力グランド導体をさらに有することを特徴とするノ
イズフィルタ実装基板が得られる。
ら負荷回路に直流電源を供給すると共に、電源を含む電
源ライン回路を高周波ノイズを発生する負荷回路から高
周波的に分離するためのノイズフィルタ実装基板であっ
て、第１乃至第４の導体ランドと、前記第１の導体ラン
ドに接続された電源ライン導体層と、前記第２の導体ラ
ンドに接続されたグランド導体層とを有する回路基板
と、前記回路基板上に搭載されると共に、それぞれ前記
第１乃至前記第４の導体ランドに接続された電源入力端
子、グランド入力端子、グランド出力端子、および電源
出力端子を備えたノイズフィルタとを有し、前記電源ラ
イン導体層は、電源に接続可能であり、前記グランド導
体層は、接地可能であり、前記ノイズフィルタは、流入
する高周波ノイズを減衰させる一方、直流は通過させる
ための高周波フィルタ回路を備えたノイズフィルタ実装
基板において、前記第４および前記第３の導体ランドに
接続され、該第４および該第３の導体ランドを、前記電
源ライン導体層および前記グランド導体層と接続するこ
と無しに、負荷回路に接続するための出力電源導体およ
び出力グランド導体をさらに有することを特徴とするノ
イズフィルタ実装基板が得られる。
【００１６】本発明によればまた、前記グランド入力端
子および前記グランド出力端子は、単一のグランド端子
を形成するように、互いに結合されている前記ノイズフ
ィルタ実装基板が得られる。
子および前記グランド出力端子は、単一のグランド端子
を形成するように、互いに結合されている前記ノイズフ
ィルタ実装基板が得られる。
【００１７】本発明によればさらに、前記電源ライン導
体層は、前記回路基板中に内部層として形成されてお
り、なおかつ、該回路基板中に形成された第１のスルー
ホールを介して前記第１の導体ランドに接続されている
前記ノイズフィルタ実装基板が得られる。
体層は、前記回路基板中に内部層として形成されてお
り、なおかつ、該回路基板中に形成された第１のスルー
ホールを介して前記第１の導体ランドに接続されている
前記ノイズフィルタ実装基板が得られる。
【００１８】また、本発明によれば、前記グランド導体
層は、前記回路基板中に内部層として形成されており、
なおかつ、該回路基板中に形成された第２のスルーホー
ルを介して前記第２の導体ランドに接続されている前記
ノイズフィルタ実装基板が得られる。
層は、前記回路基板中に内部層として形成されており、
なおかつ、該回路基板中に形成された第２のスルーホー
ルを介して前記第２の導体ランドに接続されている前記
ノイズフィルタ実装基板が得られる。
【００１９】さらに、本発明によれば、前記電源ライン
導体層は、前記回路基板の表面上に形成されており、な
おかつ、前記第１の導体ランドに接続されている前記ノ
イズフィルタ実装基板が得られる。
導体層は、前記回路基板の表面上に形成されており、な
おかつ、前記第１の導体ランドに接続されている前記ノ
イズフィルタ実装基板が得られる。
【００２０】本発明によればまた、前記前記グランド導
体層は、前記回路基板中の裏面上に形成されており、な
おかつ、該回路基板中に形成された第３のスルーホール
を介して前記第２の導体ランドに接続されている前記ノ
イズフィルタ実装基板が得られる。
体層は、前記回路基板中の裏面上に形成されており、な
おかつ、該回路基板中に形成された第３のスルーホール
を介して前記第２の導体ランドに接続されている前記ノ
イズフィルタ実装基板が得られる。
【００２１】本発明によればさらに、前記出力電源導体
は、前記回路基板中に内部層として形成されており、な
おかつ、該回路基板中に形成された第４のスルーホール
を介して前記第４の導体ランドに接続されている前記ノ
イズフィルタ実装基板が得られる。
は、前記回路基板中に内部層として形成されており、な
おかつ、該回路基板中に形成された第４のスルーホール
を介して前記第４の導体ランドに接続されている前記ノ
イズフィルタ実装基板が得られる。
【００２２】また、本発明によれば、前記出力グランド
導体は、前記回路基板中に内部層として形成されてお
り、なおかつ、該回路基板中に形成された第５のスルー
ホールを介して前記第３の導体ランドに接続されている
前記ノイズフィルタ実装基板が得られる。
導体は、前記回路基板中に内部層として形成されてお
り、なおかつ、該回路基板中に形成された第５のスルー
ホールを介して前記第３の導体ランドに接続されている
前記ノイズフィルタ実装基板が得られる。
【００２３】さらに、本発明によれば、前記出力電源導
体は、前記回路基板の表面上に形成されており、なおか
つ、該回路基板上で前記第４の導体ランドに接続されて
いる前記ノイズフィルタ実装基板が得られる。
体は、前記回路基板の表面上に形成されており、なおか
つ、該回路基板上で前記第４の導体ランドに接続されて
いる前記ノイズフィルタ実装基板が得られる。
【００２４】本発明によればまた、前記出力グランド導
体は、前記回路基板の裏面上に形成されており、なおか
つ、該回路基板中に形成された第６のスルーホールを介
して前記第３の導体ランドに接続されている前記ノイズ
フィルタ実装基板が得られる。
体は、前記回路基板の裏面上に形成されており、なおか
つ、該回路基板中に形成された第６のスルーホールを介
して前記第３の導体ランドに接続されている前記ノイズ
フィルタ実装基板が得られる。
【００２５】本発明によればさらに、前記負荷回路は、
前記回路基板の表面上に搭載されており、なおかつ、前
記出力電源導体および前記出力グランド導体に接続され
ている前記ノイズフィルタ実装基板が得られる。
前記回路基板の表面上に搭載されており、なおかつ、前
記出力電源導体および前記出力グランド導体に接続され
ている前記ノイズフィルタ実装基板が得られる。
【００２６】また、本発明によれば、前記負荷回路は、
前記回路基板とは独立した他の回路基板上に搭載されて
おり、前記出力電源導体および前記出力グランド導体
は、前記第４および前記第３の導体ランドから前記回路
基板への電気的接続が構築すべく該第４および該第３の
導体ランドと該他の回路基板とを接続するための、該第
４および該第３の導体ランドに接続した出力電源導体ピ
ンおよび出力グランド導体ピンを含んでいる前記ノイズ
フィルタ実装基板が得られる。
前記回路基板とは独立した他の回路基板上に搭載されて
おり、前記出力電源導体および前記出力グランド導体
は、前記第４および前記第３の導体ランドから前記回路
基板への電気的接続が構築すべく該第４および該第３の
導体ランドと該他の回路基板とを接続するための、該第
４および該第３の導体ランドに接続した出力電源導体ピ
ンおよび出力グランド導体ピンを含んでいる前記ノイズ
フィルタ実装基板が得られる。
【００２７】さらに、本発明によれば、前記負荷回路
は、前記他の回路基板上に表面実装されており、前記出
力電源導体ピンおよび前記出力グランド導体ピンは、前
記他の回路基板中を貫通している前記ノイズフィルタ実
装基板が得られる。
は、前記他の回路基板上に表面実装されており、前記出
力電源導体ピンおよび前記出力グランド導体ピンは、前
記他の回路基板中を貫通している前記ノイズフィルタ実
装基板が得られる。
【００２８】本発明によればまた、前記ノイズフィルタ
は、分布定数型である前記ノイズフィルタ実装基板が得
られる。
は、分布定数型である前記ノイズフィルタ実装基板が得
られる。
【００２９】
【発明の実施の形態】以下、図３〜図１４を参照して、
本発明の種々の実施の形態について説明する。尚、これ
ら図において、同様の部分には同じ参照符号が付されて
いる。さらに、これら本実施の形態に用いられるノイズ
フィルタ１は、本明細書の従来の技術の欄にて引用され
た既出願で提案されている分布定数型であり、その内部
構造ならびに等価回路は、図１５〜図１７に関連して後
に述べられるであろう。
本発明の種々の実施の形態について説明する。尚、これ
ら図において、同様の部分には同じ参照符号が付されて
いる。さらに、これら本実施の形態に用いられるノイズ
フィルタ１は、本明細書の従来の技術の欄にて引用され
た既出願で提案されている分布定数型であり、その内部
構造ならびに等価回路は、図１５〜図１７に関連して後
に述べられるであろう。
【００３０】［実施の形態１］図３を参照して、本発明
の実施の形態１によるノイズフィルタ実装基板は、回路
基板６と、回路基板６上に搭載されたノイズフィルタ１
とを有している。本実施の形態においては、ＬＳＩチッ
プ等の負荷回路２０もまた、同じ回路基板６上に搭載さ
れている。
の実施の形態１によるノイズフィルタ実装基板は、回路
基板６と、回路基板６上に搭載されたノイズフィルタ１
とを有している。本実施の形態においては、ＬＳＩチッ
プ等の負荷回路２０もまた、同じ回路基板６上に搭載さ
れている。
【００３１】ノイズフィルタ１は、電源入力端子２およ
びグランド入力端子３ならびに電源出力端子５およびグ
ランド出力端子４を備えている。
びグランド入力端子３ならびに電源出力端子５およびグ
ランド出力端子４を備えている。
【００３２】回路基板６は、ノイズフィルタ１の電源入
力端子２およびグランド入力端子３ならびに電源出力端
子５およびグランド出力端子にそれぞれ接続する４第１
〜第４の導体ランド１３〜１６をその表面に備えてい
る。回路基板６は、電源ライン導体層（ＶＣＣ層）７ａ
およびグランド導体層（ＧＮＤ層）８ａを、回路基板６
内部における内部導体層として備えている。ＶＣＣ層７
ａおよびＧＮＤ層８ａは、回路基板６内で、第１および
第２の導体ランド１３および１４の真下の位置にそれぞ
れ延びており、ＶＣＣ層７ａおよびＧＮＤ層８ａから第
１および第２の導体ランド１３および１４に向かって縦
方向に延びる第１および第２のスルーホール９および１
０を介して、第１および第２の導体ランド１３および１
４にそれぞれ接続されている。ＶＣＣ層７ａおよびＧＮ
Ｄ層８ａはまた、ＤＣ電源（図示せず）に接続されてい
る。よって、ノイズフィルタ１は、電位ループ（７ａ〜
９〜１３）およびグランドループ（８ａ〜１０〜３）を
通って、電源入力端子２およびグランド入力端子３それ
ぞれにて電源に接続されている。
力端子２およびグランド入力端子３ならびに電源出力端
子５およびグランド出力端子にそれぞれ接続する４第１
〜第４の導体ランド１３〜１６をその表面に備えてい
る。回路基板６は、電源ライン導体層（ＶＣＣ層）７ａ
およびグランド導体層（ＧＮＤ層）８ａを、回路基板６
内部における内部導体層として備えている。ＶＣＣ層７
ａおよびＧＮＤ層８ａは、回路基板６内で、第１および
第２の導体ランド１３および１４の真下の位置にそれぞ
れ延びており、ＶＣＣ層７ａおよびＧＮＤ層８ａから第
１および第２の導体ランド１３および１４に向かって縦
方向に延びる第１および第２のスルーホール９および１
０を介して、第１および第２の導体ランド１３および１
４にそれぞれ接続されている。ＶＣＣ層７ａおよびＧＮ
Ｄ層８ａはまた、ＤＣ電源（図示せず）に接続されてい
る。よって、ノイズフィルタ１は、電位ループ（７ａ〜
９〜１３）およびグランドループ（８ａ〜１０〜３）を
通って、電源入力端子２およびグランド入力端子３それ
ぞれにて電源に接続されている。
【００３３】回路基板６はさらに、電源導体または出力
電源導体層（Ｏ−ＶＣＣ層）７ｂおよび出力グランド導
体層（Ｏ−ＧＮＤ層）８ｂを、回路基板６内部におけ
る、ＶＣＣ層７ａおよびＧＮＤ層８ａから分離した内部
導体層として備えている。Ｏ−ＶＣＣ層７ｂおよびＯ−
ＧＮＤ層８ｂはそれぞれ、第４および第３の導体ランド
１６および１５の真下の位置に延びている。第４および
第３の導体ランド１６および１５は、回路基板６内に形
成された第３および第４のスルーホール１１および１２
を介して、Ｏ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂに
接続されている。
電源導体層（Ｏ−ＶＣＣ層）７ｂおよび出力グランド導
体層（Ｏ−ＧＮＤ層）８ｂを、回路基板６内部におけ
る、ＶＣＣ層７ａおよびＧＮＤ層８ａから分離した内部
導体層として備えている。Ｏ−ＶＣＣ層７ｂおよびＯ−
ＧＮＤ層８ｂはそれぞれ、第４および第３の導体ランド
１６および１５の真下の位置に延びている。第４および
第３の導体ランド１６および１５は、回路基板６内に形
成された第３および第４のスルーホール１１および１２
を介して、Ｏ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂに
接続されている。
【００３４】したがって、電源入力端子２およびグラン
ド入力端子３にてＤＣ電源からノイズフィルタ１に印加
されるＤＣ電源は、後述するように、電源出力端子５お
よびグランド出力端子４上に現れ、第４および第３の導
体ランド１６および１５ならびに第４および第３のスル
ーホール１２および１１を介して、Ｏ−ＶＣＣ層７ｂお
よびＯ−ＧＮＤ層８ｂに供給される。
ド入力端子３にてＤＣ電源からノイズフィルタ１に印加
されるＤＣ電源は、後述するように、電源出力端子５お
よびグランド出力端子４上に現れ、第４および第３の導
体ランド１６および１５ならびに第４および第３のスル
ーホール１２および１１を介して、Ｏ−ＶＣＣ層７ｂお
よびＯ−ＧＮＤ層８ｂに供給される。
【００３５】本実施の形態において、ＬＳＩチップ（負
荷回路）２０は、回路基板６の上面上に表面実装されて
いる。
荷回路）２０は、回路基板６の上面上に表面実装されて
いる。
【００３６】ＬＳＩチップ２０は、電源端子２１および
グランド端子２２を備えている。
グランド端子２２を備えている。
【００３７】回路基板６は、ＬＳＩチップ２０の電源端
子２１およびグランド端子２２にそれぞれ接続した第５
および第６の導体ランド２３および２４をその表面上に
備えている。第５および第６の導体ランド２３および２
４は、回路基板６内に形成された第５および第６のスル
ーホール２３および２４を介して、Ｏ−ＶＣＣ層７ｂお
よびＯ−ＧＮＤ層８ｂに接続されている。したがって、
Ｏ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂ上のＤＣ電源
は、ＬＳＩチップ２０に供給される。
子２１およびグランド端子２２にそれぞれ接続した第５
および第６の導体ランド２３および２４をその表面上に
備えている。第５および第６の導体ランド２３および２
４は、回路基板６内に形成された第５および第６のスル
ーホール２３および２４を介して、Ｏ−ＶＣＣ層７ｂお
よびＯ−ＧＮＤ層８ｂに接続されている。したがって、
Ｏ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂ上のＤＣ電源
は、ＬＳＩチップ２０に供給される。
【００３８】仮に、稼動するＬＳＩチップ２０から高周
波数のノイズ電流が発生してＯ−ＶＣＣ層７ｂおよびＯ
−ＧＮＤ層８ｂを通って流れた場合には、Ｏ−ＶＣＣ層
７ｂおよびＯ−ＧＮＤ層８ｂがＶＣＣ層７ａおよびＧＮ
Ｄ層８ａに接続することなく第４および第３のスルーホ
ール１２および１１を介して電源出力端子５およびグラ
ンド出力端子４のみに接続しているため、ノイズ電流は
電源出力端子５およびグランド出力端子４からノイズフ
ィルタ１内に確実に流れ込む。そして、ノイズ電流は、
ノイズフィルタ１にて削減または減衰される。
波数のノイズ電流が発生してＯ−ＶＣＣ層７ｂおよびＯ
−ＧＮＤ層８ｂを通って流れた場合には、Ｏ−ＶＣＣ層
７ｂおよびＯ−ＧＮＤ層８ｂがＶＣＣ層７ａおよびＧＮ
Ｄ層８ａに接続することなく第４および第３のスルーホ
ール１２および１１を介して電源出力端子５およびグラ
ンド出力端子４のみに接続しているため、ノイズ電流は
電源出力端子５およびグランド出力端子４からノイズフ
ィルタ１内に確実に流れ込む。そして、ノイズ電流は、
ノイズフィルタ１にて削減または減衰される。
【００３９】［実施の形態２］図４を参照して、本発明
の実施の形態２によるノイズフィルタ実装基板は、図３
におけるグランド入力端子３およびグランド出力端子４
が図４中参照符号３で示される単一のグランド端子を形
成するように結合されている点以外は、実施の形態１と
同様の構成である。
の実施の形態２によるノイズフィルタ実装基板は、図３
におけるグランド入力端子３およびグランド出力端子４
が図４中参照符号３で示される単一のグランド端子を形
成するように結合されている点以外は、実施の形態１と
同様の構成である。
【００４０】本実施の形態によるノイズフィルタ実装基
板は、当業者には理解できることであるが、図３に示さ
れた実施の形態１と同様に動作する。
板は、当業者には理解できることであるが、図３に示さ
れた実施の形態１と同様に動作する。
【００４１】［実施の形態３］図５を参照して、本発明
の実施の形態３によるノイズフィルタ実装基板は、別の
回路基板１７上に搭載されたＬＳＩチップ２０にＤＣ電
源を供給する。回路基板１７は、その上に搭載され、か
つ、これに接続されたＬＳＩチップ２０の電源端子２１
およびグランド端子２２を受容する導体ランド２７およ
び２８を備えている。回路基板１７はさらに、その上面
上に、導体ランド２７および２８にそれぞれ接続された
他の導体ランド３０および２９を備えている。
の実施の形態３によるノイズフィルタ実装基板は、別の
回路基板１７上に搭載されたＬＳＩチップ２０にＤＣ電
源を供給する。回路基板１７は、その上に搭載され、か
つ、これに接続されたＬＳＩチップ２０の電源端子２１
およびグランド端子２２を受容する導体ランド２７およ
び２８を備えている。回路基板１７はさらに、その上面
上に、導体ランド２７および２８にそれぞれ接続された
他の導体ランド３０および２９を備えている。
【００４２】本実施の形態において、回路基板６は、出
力電源導体（図３における７ｂ）および出力グランド導
体（図３における８ｂ）を、Ｏ−ＶＣＣ層およびＯ−Ｇ
ＮＤ層といった内部導体層としてではなく、出力電源導
体ピン（Ｏ−ＶＣＣピン）１９および出力グランド導体
ピン（Ｏ−ＧＮＤピン）１８という導体ピンとして、備
えている。Ｏ−ＶＣＣピン１９およびＯ−ＧＮＤピン１
８は、第４および第３の導体ランド１６および１５上に
起立している。
力電源導体（図３における７ｂ）および出力グランド導
体（図３における８ｂ）を、Ｏ−ＶＣＣ層およびＯ−Ｇ
ＮＤ層といった内部導体層としてではなく、出力電源導
体ピン（Ｏ−ＶＣＣピン）１９および出力グランド導体
ピン（Ｏ−ＧＮＤピン）１８という導体ピンとして、備
えている。Ｏ−ＶＣＣピン１９およびＯ−ＧＮＤピン１
８は、第４および第３の導体ランド１６および１５上に
起立している。
【００４３】Ｏ−ＶＣＣピン１９およびＯ−ＧＮＤピン
１８は、回路基板１７内で、導体ランド３０および２９
に接続されている。したがって、ＬＳＩチップ２０の電
源端子２１およびグランド端子２２は、ＶＣＣ層７ａお
よびＧＮＤ層８ａに接続することなく、第４および第３
のスルーホール１２および１１を介して、ノイズフィル
タ１の電源出力端子５およびグランド出力端子４に接続
している。
１８は、回路基板１７内で、導体ランド３０および２９
に接続されている。したがって、ＬＳＩチップ２０の電
源端子２１およびグランド端子２２は、ＶＣＣ層７ａお
よびＧＮＤ層８ａに接続することなく、第４および第３
のスルーホール１２および１１を介して、ノイズフィル
タ１の電源出力端子５およびグランド出力端子４に接続
している。
【００４４】このため、ＤＣ電源からノイズフィルタ１
の電源入力端子２およびグランド入力端子３に印加され
るＤＣ電源は、ＬＳＩチップ２０に供給される。また、
ＬＳＩチップ２０で発生した高周波数のノイズ電流は、
ノイズフィルタ１内に確実に流れ込み、そこで減衰され
る。
の電源入力端子２およびグランド入力端子３に印加され
るＤＣ電源は、ＬＳＩチップ２０に供給される。また、
ＬＳＩチップ２０で発生した高周波数のノイズ電流は、
ノイズフィルタ１内に確実に流れ込み、そこで減衰され
る。
【００４５】本実施の形態において、回路基板１７が主
基板としての回路基板６上に副基板として搭載され、そ
して、Ｏ−ＶＣＣピン１９およびＯ−ＧＮＤピン１８が
回路基板１７の側近を上方に延びると共に回路基板１７
上の導体ランド３０および２９に接続される。
基板としての回路基板６上に副基板として搭載され、そ
して、Ｏ−ＶＣＣピン１９およびＯ−ＧＮＤピン１８が
回路基板１７の側近を上方に延びると共に回路基板１７
上の導体ランド３０および２９に接続される。
【００４６】［実施の形態４］図６を参照して、本発明
の実施の形態４によるノイズフィルタ実装基板は、図５
におけるグランド入力端子３およびグランド出力端子４
が図６中参照符号３で示される単一のグランド端子を形
成するように結合されている点以外は、実施の形態３と
同様の構成である。
の実施の形態４によるノイズフィルタ実装基板は、図５
におけるグランド入力端子３およびグランド出力端子４
が図６中参照符号３で示される単一のグランド端子を形
成するように結合されている点以外は、実施の形態３と
同様の構成である。
【００４７】本実施の形態によるノイズフィルタ実装基
板は、当業者には理解できることであるが、図５に示さ
れた実施の形態３と同様に動作する。
板は、当業者には理解できることであるが、図５に示さ
れた実施の形態３と同様に動作する。
【００４８】［実施の形態５］図７を参照して、本発明
の実施の形態５によるノイズフィルタ実装基板は、Ｏ−
ＶＣＣピン１９およびＯ−ＧＮＤピン１８が上方に向か
って起立していると共に、回路基板１７内を貫通し、回
路基板１７上の導体ランド３０および２９に接続されて
いる点以外は、実施の形態３と同様の構成である。これ
により、副基板としての回路基板１７は、導体ランド３
０および２９が回路基板６上の第３および第４の導体ラ
ンド１５および１６の真上に重畳するように、主基板と
しての回路基板６上に重畳される。
の実施の形態５によるノイズフィルタ実装基板は、Ｏ−
ＶＣＣピン１９およびＯ−ＧＮＤピン１８が上方に向か
って起立していると共に、回路基板１７内を貫通し、回
路基板１７上の導体ランド３０および２９に接続されて
いる点以外は、実施の形態３と同様の構成である。これ
により、副基板としての回路基板１７は、導体ランド３
０および２９が回路基板６上の第３および第４の導体ラ
ンド１５および１６の真上に重畳するように、主基板と
しての回路基板６上に重畳される。
【００４９】本実施の形態によるノイズフィルタ実装基
板は、当業者には理解できることであるが、図５に示さ
れた実施の形態３と同様に動作する。
板は、当業者には理解できることであるが、図５に示さ
れた実施の形態３と同様に動作する。
【００５０】［実施の形態６］図８を参照して、本発明
の実施の形態６によるノイズフィルタ実装基板は、図７
におけるグランド入力端子３およびグランド出力端子４
が図８中参照符号３で示される単一のグランド端子を形
成するように結合されている点以外は、実施の形態５と
同様の構成である。
の実施の形態６によるノイズフィルタ実装基板は、図７
におけるグランド入力端子３およびグランド出力端子４
が図８中参照符号３で示される単一のグランド端子を形
成するように結合されている点以外は、実施の形態５と
同様の構成である。
【００５１】本実施の形態によるノイズフィルタ実装基
板は、当業者には理解できることであるが、図７に示さ
れた実施の形態５と同様に動作する。
板は、当業者には理解できることであるが、図７に示さ
れた実施の形態５と同様に動作する。
【００５２】［実施の形態７］図９を参照して、本発明
の実施の形態７によるノイズフィルタ実装基板は、ＶＣ
Ｃ層７ａおよびＧＮＤ層８ａならびにＯ−ＶＣＣ層７ｂ
およびＯ−ＧＮＤ層８ｂが内部導体層としてではなく、
回路基板６の対向する上下面上に表面層として形成され
ている点以外は、図３に示された実施の形態１と同様の
構成である。
の実施の形態７によるノイズフィルタ実装基板は、ＶＣ
Ｃ層７ａおよびＧＮＤ層８ａならびにＯ−ＶＣＣ層７ｂ
およびＯ−ＧＮＤ層８ｂが内部導体層としてではなく、
回路基板６の対向する上下面上に表面層として形成され
ている点以外は、図３に示された実施の形態１と同様の
構成である。
【００５３】図９に示すように、ＶＣＣ層７ａおよびＯ
−ＶＣＣ層７ｂは、回路基板６の上面上に、互いに離間
して形成されている。これにより、ＶＣＣ層７ａは、回
路基板６の上面上の第１の導体ランド１３に接続されて
いる。Ｏ−ＶＣＣ層７ｂは、回路基板６の上面上の第４
および第５の導体ランド１６および２３に接続されてい
る。
−ＶＣＣ層７ｂは、回路基板６の上面上に、互いに離間
して形成されている。これにより、ＶＣＣ層７ａは、回
路基板６の上面上の第１の導体ランド１３に接続されて
いる。Ｏ−ＶＣＣ層７ｂは、回路基板６の上面上の第４
および第５の導体ランド１６および２３に接続されてい
る。
【００５４】他方、ＧＮＤ層８ａおよびＯ−ＧＮＤ層８
ｂは、回路基板６の下面（裏面、背面）上に、互いに離
間して形成されている。回路基板６の下面上のＧＮＤ層
８ａは、回路基板６の上面上の第２の導体ランド１４
に、スルーホール１０を介して、接続されている。回路
基板６の下面上のＯ−ＧＮＤ層８ｂは、回路基板６の上
面上の第３および第６の導体ランド１５および２４それ
ぞれに、スルーホール１１および２６を介して、接続さ
れている。
ｂは、回路基板６の下面（裏面、背面）上に、互いに離
間して形成されている。回路基板６の下面上のＧＮＤ層
８ａは、回路基板６の上面上の第２の導体ランド１４
に、スルーホール１０を介して、接続されている。回路
基板６の下面上のＯ−ＧＮＤ層８ｂは、回路基板６の上
面上の第３および第６の導体ランド１５および２４それ
ぞれに、スルーホール１１および２６を介して、接続さ
れている。
【００５５】本実施の形態の構造においてはまた、ＤＣ
電源は、回路基板６の対向面上の表面層としてのＶＣＣ
層７ａおよびＧＮＤ層８ａを介して、ノイズフィルタ１
の電源入力端子２およびグランド入力端子３に印加され
る。そして、ＤＣ電源は、ＬＳＩチップ２０の電源出力
端子５およびグランド出力端子４から、回路基板６の上
下面上の表面層としてのＯ−ＶＣＣ層７ｂおよびＯ−Ｇ
ＮＤ層８ｂに取り出され、そこからＬＳＩチップ２０に
供給される。
電源は、回路基板６の対向面上の表面層としてのＶＣＣ
層７ａおよびＧＮＤ層８ａを介して、ノイズフィルタ１
の電源入力端子２およびグランド入力端子３に印加され
る。そして、ＤＣ電源は、ＬＳＩチップ２０の電源出力
端子５およびグランド出力端子４から、回路基板６の上
下面上の表面層としてのＯ−ＶＣＣ層７ｂおよびＯ−Ｇ
ＮＤ層８ｂに取り出され、そこからＬＳＩチップ２０に
供給される。
【００５６】仮に、稼動するＬＳＩチップ２０から高周
波数のノイズ電流が発生してＯ−ＶＣＣ層７ｂおよびＯ
−ＧＮＤ層８ｂに流れた場合には、ノイズ電流は、ノイ
ズフィルタ１内に確実に流れ込み、そこで減衰される。
波数のノイズ電流が発生してＯ−ＶＣＣ層７ｂおよびＯ
−ＧＮＤ層８ｂに流れた場合には、ノイズ電流は、ノイ
ズフィルタ１内に確実に流れ込み、そこで減衰される。
【００５７】［実施の形態８］図１０を参照して、本発
明の実施の形態８によるノイズフィルタ実装基板は、図
９におけるグランド入力端子３およびグランド出力端子
４が図１０中参照符号３で示される単一のグランド端子
を形成するように結合されている点以外は、実施の形態
７と同様の構成である。
明の実施の形態８によるノイズフィルタ実装基板は、図
９におけるグランド入力端子３およびグランド出力端子
４が図１０中参照符号３で示される単一のグランド端子
を形成するように結合されている点以外は、実施の形態
７と同様の構成である。
【００５８】本実施の形態によるノイズフィルタ実装基
板は、当業者には理解できることであるが、図９に示さ
れた実施の形態７と同様に動作する。
板は、当業者には理解できることであるが、図９に示さ
れた実施の形態７と同様に動作する。
【００５９】［実施の形態９］図１１を参照して、本発
明の実施の形態９によるノイズフィルタ実装基板は、図
５に示された実施の形態３の変形例であるが、図１０に
示された実施の形態８と同様にＶＣＣ層７ａおよびＧＮ
Ｄ層８ａが内部導体層としてではなく表面層として形成
されている点以外は、実施の形態３に似た構造である。
明の実施の形態９によるノイズフィルタ実装基板は、図
５に示された実施の形態３の変形例であるが、図１０に
示された実施の形態８と同様にＶＣＣ層７ａおよびＧＮ
Ｄ層８ａが内部導体層としてではなく表面層として形成
されている点以外は、実施の形態３に似た構造である。
【００６０】本実施の形態によるノイズフィルタ実装基
板は、当業者には理解できることであるが、図５および
図１０に示された実施の形態３および８と同様に動作す
る。
板は、当業者には理解できることであるが、図５および
図１０に示された実施の形態３および８と同様に動作す
る。
【００６１】［実施の形態１０］図１２を参照して、本
発明の実施の形態１０によるノイズフィルタ実装基板
は、図１１におけるグランド入力端子３およびグランド
出力端子４が図１２中参照符号３で示される単一のグラ
ンド端子を形成するように結合されている点以外は、実
施の形態９と同様の構成である。
発明の実施の形態１０によるノイズフィルタ実装基板
は、図１１におけるグランド入力端子３およびグランド
出力端子４が図１２中参照符号３で示される単一のグラ
ンド端子を形成するように結合されている点以外は、実
施の形態９と同様の構成である。
【００６２】本実施の形態によるノイズフィルタ実装基
板は、当業者には理解できることであるが、図１１に示
された実施の形態９と同様に動作する。
板は、当業者には理解できることであるが、図１１に示
された実施の形態９と同様に動作する。
【００６３】［実施の形態１１］図１３を参照して、本
発明の実施の形態１１によるノイズフィルタ実装基板
は、図７に示された実施の形態５の変形例であり、実施
の形態５に似た構造である。即ち、Ｏ−ＶＣＣピン１９
およびＯ−ＧＮＤピン１８は、回路基板１７内を貫通し
ている。
発明の実施の形態１１によるノイズフィルタ実装基板
は、図７に示された実施の形態５の変形例であり、実施
の形態５に似た構造である。即ち、Ｏ−ＶＣＣピン１９
およびＯ−ＧＮＤピン１８は、回路基板１７内を貫通し
ている。
【００６４】［実施の形態１２］図１４を参照して、本
発明の実施の形態１２によるノイズフィルタ実装基板
は、図１３に示された実施の形態１１の変形例である
が、図１３におけるグランド入力端子３およびグランド
出力端子４が図１４中参照符号３で示される単一のグラ
ンド端子を形成するように結合されている。
発明の実施の形態１２によるノイズフィルタ実装基板
は、図１３に示された実施の形態１１の変形例である
が、図１３におけるグランド入力端子３およびグランド
出力端子４が図１４中参照符号３で示される単一のグラ
ンド端子を形成するように結合されている。
【００６５】実施の形態１１および１２によるノイズフ
ィルタ実装基板は、当業者には理解できることである
が、図１１に示された実施の形態９と同様に動作する。
ィルタ実装基板は、当業者には理解できることである
が、図１１に示された実施の形態９と同様に動作する。
【００６６】次に、以上説明してきた実施の形態で用い
られているノイズフィルタ１の例を、図１５を参照して
以下に説明する。
られているノイズフィルタ１の例を、図１５を参照して
以下に説明する。
【００６７】図１５に示されたノイズフィルタ１は、分
布定数型であり、３端子または４端子型の二ポート分布
定数型キャパシタとして構成されている。ノイズフィル
タ１は、「ストリップライン」と呼ばれる伝送線路構造
中に形成されたキャパシタを備えている。このキャパシ
タは、対向する両端部以外が対向する誘電体部材１ｂ間
に挟まれた平坦な金属板またはストリップ１ａを有して
いる。対向する誘電体部材１ｂは、折り畳まれてなる対
向する酸化層間に、さらに挟まれている。そして、グラ
ファイト／銀ペースト層１ｄを酸化層１ｃ上にコーテイ
ング後に、分布定数型キャパシタ素子を形成すべく硬化
されている。ストリップ１ａの両端部は、誘電体部材１
ｂ、酸化層１ｃ、およびグラファイト／銀ペースト層１
ｄからなる重畳層の外に露出している。このキャパシタ
素子は、チップ型のノイズフィルタにすべく被覆ハウジ
ングとしてのプラスチック樹脂でモールドされる。被覆
ハウジングは、入力端子２および出力端子５ならびにグ
ランド端子３および４を備えている。モールディング前
に予め、入力端子２および出力端子５はストリップ１ａ
の対向する両端部に接続され、グランド端子３および４
はグラファイト／銀ペースト層１ｄに接続される。尚、
図４に示された３端子ノイズフィルタ１を得るべく、二
つのグランド端子３および４に代えて、単一のグランド
端子３が形成されてもよい。
布定数型であり、３端子または４端子型の二ポート分布
定数型キャパシタとして構成されている。ノイズフィル
タ１は、「ストリップライン」と呼ばれる伝送線路構造
中に形成されたキャパシタを備えている。このキャパシ
タは、対向する両端部以外が対向する誘電体部材１ｂ間
に挟まれた平坦な金属板またはストリップ１ａを有して
いる。対向する誘電体部材１ｂは、折り畳まれてなる対
向する酸化層間に、さらに挟まれている。そして、グラ
ファイト／銀ペースト層１ｄを酸化層１ｃ上にコーテイ
ング後に、分布定数型キャパシタ素子を形成すべく硬化
されている。ストリップ１ａの両端部は、誘電体部材１
ｂ、酸化層１ｃ、およびグラファイト／銀ペースト層１
ｄからなる重畳層の外に露出している。このキャパシタ
素子は、チップ型のノイズフィルタにすべく被覆ハウジ
ングとしてのプラスチック樹脂でモールドされる。被覆
ハウジングは、入力端子２および出力端子５ならびにグ
ランド端子３および４を備えている。モールディング前
に予め、入力端子２および出力端子５はストリップ１ａ
の対向する両端部に接続され、グランド端子３および４
はグラファイト／銀ペースト層１ｄに接続される。尚、
図４に示された３端子ノイズフィルタ１を得るべく、二
つのグランド端子３および４に代えて、単一のグランド
端子３が形成されてもよい。
【００６８】このような分布定数型のノイズフィルタ１
は、高周波的には、図１６および図１７に示された等価
回路で表される。図１６および図１７に示されたこれら
回路はそれぞれ、４端子構造および３端子構造に対応し
ている。他の例として、ノイズフィルタは、一方のポー
ト２−３および他方のポート５−４または５−３を備え
た二ポートフィルタ回路を形成すべく、Ｌ部分およびＣ
部分を有していてもよい。
は、高周波的には、図１６および図１７に示された等価
回路で表される。図１６および図１７に示されたこれら
回路はそれぞれ、４端子構造および３端子構造に対応し
ている。他の例として、ノイズフィルタは、一方のポー
ト２−３および他方のポート５−４または５−３を備え
た二ポートフィルタ回路を形成すべく、Ｌ部分およびＣ
部分を有していてもよい。
【００６９】当業者にとっては理解できることである
が、高周波数信号またはノイズ電流が二ポートのうちの
一方に入力されても、ノイズ電流は、フィルタによって
減衰されると共に、二ポートのうちの他方から出力され
ることはない。
が、高周波数信号またはノイズ電流が二ポートのうちの
一方に入力されても、ノイズ電流は、フィルタによって
減衰されると共に、二ポートのうちの他方から出力され
ることはない。
【００７０】さらに、これもまた当業者にとっては理解
できることであるが、入力端子２と出力端子５との間
は、直流的には、ダイレクトに接続されている。グラン
ド端子３および４間もまた、直流的には、ダイレクトに
接続されている。したがって、ポート２−３およびポー
ト５−４（または５−３）をそれぞれＤＣ電源および負
荷回路に接続することにより、直流電源はノイズフィル
タ１を通って負荷回路に供給される一方、負荷回路から
の高周波ノイズ電流はノイズフィルタ１で減衰される。
できることであるが、入力端子２と出力端子５との間
は、直流的には、ダイレクトに接続されている。グラン
ド端子３および４間もまた、直流的には、ダイレクトに
接続されている。したがって、ポート２−３およびポー
ト５−４（または５−３）をそれぞれＤＣ電源および負
荷回路に接続することにより、直流電源はノイズフィル
タ１を通って負荷回路に供給される一方、負荷回路から
の高周波ノイズ電流はノイズフィルタ１で減衰される。
【００７１】このようなノイズフィルタは、前述した特
願２００１−２５９４５３号で提案され、その明細書お
よび図面に詳細が記述されており、本明細書とインコー
ポレートされて参照し得るため、ここでのさらなる詳細
な説明は省略する。
願２００１−２５９４５３号で提案され、その明細書お
よび図面に詳細が記述されており、本明細書とインコー
ポレートされて参照し得るため、ここでのさらなる詳細
な説明は省略する。
【００７２】本発明に使用されるノイズフィルタ１は上
記既出願に記載されたものに限定されるものではなく、
二ポートのうちのいずれか一方のポートから入力される
高周波ノイズ電流を減衰できると共に、一方のポートか
ら他方のポートにＤＣ電源を伝達できるのであれば、他
の二ポートノイズフィルタであってもよい。
記既出願に記載されたものに限定されるものではなく、
二ポートのうちのいずれか一方のポートから入力される
高周波ノイズ電流を減衰できると共に、一方のポートか
ら他方のポートにＤＣ電源を伝達できるのであれば、他
の二ポートノイズフィルタであってもよい。
【００７３】図１８は、図３に示された実施の形態１に
よるノイズフィルタ実装基板の周波数に応じたノイズ減
衰効果を示す。太線が減衰効果を示している。比較例と
して、細線は、図１に示された従来のノイズフィルタ実
装基板の周波数に応じたノイズ減衰効果を示している。
よるノイズフィルタ実装基板の周波数に応じたノイズ減
衰効果を示す。太線が減衰効果を示している。比較例と
して、細線は、図１に示された従来のノイズフィルタ実
装基板の周波数に応じたノイズ減衰効果を示している。
【００７４】図１８から分かるように、本発明によるノ
イズフィルタ実装基板のノイズ減衰効果は、広い周波数
範囲に亘って従来のノイズフィルタ実装基板に比べて優
れている。特に、本発明によるノイズフィルタ実装基板
は、およそ１０ＭＨｚ以上の周波数範囲において非常に
ノイズ減衰効果に優れている。
イズフィルタ実装基板のノイズ減衰効果は、広い周波数
範囲に亘って従来のノイズフィルタ実装基板に比べて優
れている。特に、本発明によるノイズフィルタ実装基板
は、およそ１０ＭＨｚ以上の周波数範囲において非常に
ノイズ減衰効果に優れている。
【００７５】以上、本発明について、実施の形態に即し
て説明したが、本発明はこれら実施の形態に限定される
ものではなく、種々の変形例をとることができること
は、云うまでもない。
て説明したが、本発明はこれら実施の形態に限定される
ものではなく、種々の変形例をとることができること
は、云うまでもない。
【００７６】
【発明の効果】本発明によるノイズフィルタ実装基板
は、ＤＣ電源から負荷回路にＤＣ電源を供給できること
は勿論のこと、負荷回路から発生する高周波ノイズを十
分に減衰できる。
は、ＤＣ電源から負荷回路にＤＣ電源を供給できること
は勿論のこと、負荷回路から発生する高周波ノイズを十
分に減衰できる。
【図１】負荷回路にＤＣ電源を供給するための既存のノ
イズフィルタ実装基板を示す概略的な断面図である。
イズフィルタ実装基板を示す概略的な断面図である。
【図２】従来の特許文献において提案されている他のノ
イズフィルタを用いた回路基板を示す概略的な断面図で
ある。
イズフィルタを用いた回路基板を示す概略的な断面図で
ある。
【図３】本発明の実施の形態１によるノイズフィルタ実
装基板を示す概略的な断面図である。
装基板を示す概略的な断面図である。
【図４】本発明の実施の形態２によるノイズフィルタ実
装基板を示す概略的な断面図である。
装基板を示す概略的な断面図である。
【図５】本発明の実施の形態３によるノイズフィルタ実
装基板を示す概略的な断面図である。
装基板を示す概略的な断面図である。
【図６】本発明の実施の形態４によるノイズフィルタ実
装基板を示す概略的な断面図である。
装基板を示す概略的な断面図である。
【図７】本発明の実施の形態５によるノイズフィルタ実
装基板を示す概略的な断面図である。
装基板を示す概略的な断面図である。
【図８】本発明の実施の形態６によるノイズフィルタ実
装基板を示す概略的な断面図である。
装基板を示す概略的な断面図である。
【図９】本発明の実施の形態７によるノイズフィルタ実
装基板を示す概略的な断面図である。
装基板を示す概略的な断面図である。
【図１０】本発明の実施の形態８によるノイズフィルタ
実装基板を示す概略的な断面図である。
実装基板を示す概略的な断面図である。
【図１１】本発明の実施の形態９によるノイズフィルタ
実装基板を示す概略的な断面図である。
実装基板を示す概略的な断面図である。
【図１２】本発明の実施の形１０態によるノイズフィル
タ実装基板を示す概略的な断面図である。
タ実装基板を示す概略的な断面図である。
【図１３】本発明の実施の形態１１によるノイズフィル
タ実装基板を示す概略的な断面図である。
タ実装基板を示す概略的な断面図である。
【図１４】本発明の実施の形態１２によるノイズフィル
タ実装基板を示す概略的な断面図である。
タ実装基板を示す概略的な断面図である。
【図１５】図２〜図１４において用いられるノイズフィ
ルタの斜視図であり、ノイズフィルタ素子の構造を示し
ている。
ルタの斜視図であり、ノイズフィルタ素子の構造を示し
ている。
【図１６】図１５のノイズフィルタの等価回路図であ
り、４端子型の場合を示す。
り、４端子型の場合を示す。
【図１７】図１５のノイズフィルタの他の等価回路図で
あり、３端子型の場合を示す。
あり、３端子型の場合を示す。
【図１８】図３の実施の形態１によるノイズフィルタ実
装基板の周波数に応じたノイズ減衰効果を、図１の従来
のノイズフィルタ実装基板の周波数に応じたノイズ減衰
効果と比較して示すグラフである。
装基板の周波数に応じたノイズ減衰効果を、図１の従来
のノイズフィルタ実装基板の周波数に応じたノイズ減衰
効果と比較して示すグラフである。
１ ノイズフィルタ
１ａ ストリップ（金属板）
１ｂ 誘電体部材
１ｄ グラファイト／銀ペースト層
１ｃ 酸化層
２ 電源入力端子（入力端子）
３ グランド入力端子（グランド端子）
４ グランド出力端子（グランド端子）
５ 電源出力端子（出力端子）
６、１７ 回路基板
７ 電源ライン導体層（ＶＣＣ層）
７ａ 電源ライン導体層（ＶＣＣ層）
７ｂ 出力電源導体層（Ｏ−ＶＣＣ層）
８ グランド導体層（ＧＮＤ層）
８ａ グランド導体層（ＧＮＤ層）
８ｂ 出力グランド導体層（Ｏ−ＧＮＤ層）
９〜１２ 第１〜第４のスルーホール
１３〜１６ 第１〜第４の導体ランド
１８ 出力グランド導体ピン（Ｏ−ＧＮＤピン）
１９ 出力電源ピン（Ｏ−ＶＣＣピン）
２０ 負荷回路（ＬＳＩチップ）
２１ 電源端子
２２ グランド端子
２３、２４ 第５、第６のスルーホール
２５ キャパシタ
２６ スルーホール
２７〜３０ 導体ランド
フロントページの続き
(72)発明者 猪井 隆之
宮城県仙台市太白区郡山六丁目７番１号
エヌイーシートーキン株式会社内
(72)発明者 斎木 義彦
宮城県仙台市太白区郡山六丁目７番１号
エヌイーシートーキン株式会社内
Ｆターム(参考） 5E338 AA02 AA03 BB02 BB13 BB25
BB75 CC01 CC04 CC06 CD32
EE13
5E344 AA01 AA12 AA23 AA26 BB02
BB04 BB15 CC05 CD14 CD25
DD01 EE06
5E346 AA15 AA43 BB03 BB04 BB07
BB16 BB20 HH01
Claims (14)
- 【請求項１】 電源から負荷回路に直流電源を供給する
と共に、電源を含む電源ライン回路を高周波ノイズを発
生する負荷回路から高周波的に分離するためのノイズフ
ィルタ実装基板であって、 第１乃至第４の導体ランドと、前記第１の導体ランドに
接続された電源ライン導体層と、前記第２の導体ランド
に接続されたグランド導体層とを有する回路基板と、 前記回路基板上に搭載されると共に、それぞれ前記第１
乃至前記第４の導体ランドに接続された電源入力端子、
グランド入力端子、グランド出力端子、および電源出力
端子を備えたノイズフィルタとを有し、 前記電源ライン導体層は、電源に接続可能であり、 前記グランド導体層は、接地可能であり、 前記ノイズフィルタは、流入する高周波ノイズを減衰さ
せる一方、直流は通過させるための高周波フィルタ回路
を備えたノイズフィルタ実装基板において、 前記第４および前記第３の導体ランドに接続され、該第
４および該第３の導体ランドを、前記電源ライン導体層
および前記グランド導体層と接続すること無しに、負荷
回路に接続するための出力電源導体および出力グランド
導体をさらに有することを特徴とするノイズフィルタ実
装基板。 - 【請求項２】 前記グランド入力端子および前記グラン
ド出力端子は、単一のグランド端子を形成するように、
互いに結合されている請求項１に記載のノイズフィルタ
実装基板。 - 【請求項３】 前記電源ライン導体層は、前記回路基板
中に内部層として形成されており、なおかつ、該回路基
板中に形成された第１のスルーホールを介して前記第１
の導体ランドに接続されている請求項１または２に記載
のノイズフィルタ実装基板。 - 【請求項４】 前記グランド導体層は、前記回路基板中
に内部層として形成されており、なおかつ、該回路基板
中に形成された第２のスルーホールを介して前記第２の
導体ランドに接続されている請求項１乃至３のいずれか
に記載のノイズフィルタ実装基板。 - 【請求項５】 前記電源ライン導体層は、前記回路基板
の表面上に形成されており、なおかつ、前記第１の導体
ランドに接続されている請求項１、２、または４に記載
のノイズフィルタ実装基板。 - 【請求項６】 前記前記グランド導体層は、前記回路基
板中の裏面上に形成されており、なおかつ、該回路基板
中に形成された第３のスルーホールを介して前記第２の
導体ランドに接続されている請求項１乃至３ならびに５
のいずれかに記載のノイズフィルタ実装基板。 - 【請求項７】 前記出力電源導体は、前記回路基板中に
内部層として形成されており、なおかつ、該回路基板中
に形成された第４のスルーホールを介して前記第４の導
体ランドに接続されている請求項１乃至６のいずれかに
記載のノイズフィルタ実装基板。 - 【請求項８】 前記出力グランド導体は、前記回路基板
中に内部層として形成されており、なおかつ、該回路基
板中に形成された第５のスルーホールを介して前記第３
の導体ランドに接続されている請求項１乃至７のいずれ
かに記載のノイズフィルタ実装基板。 - 【請求項９】 前記出力電源導体は、前記回路基板の表
面上に形成されており、なおかつ、該回路基板上で前記
第４の導体ランドに接続されている請求項１乃至６なら
びに８のいずれかに記載のノイズフィルタ実装基板。 - 【請求項１０】 前記出力グランド導体は、前記回路基
板の裏面上に形成されており、なおかつ、該回路基板中
に形成された第６のスルーホールを介して前記第３の導
体ランドに接続されている請求項１乃至７ならびに９の
いずれかに記載のノイズフィルタ実装基板。 - 【請求項１１】 前記負荷回路は、前記回路基板の表面
上に搭載されており、なおかつ、前記出力電源導体およ
び前記出力グランド導体に接続されている請求項１乃至
１０のいずれかに記載のノイズフィルタ実装基板。 - 【請求項１２】 前記負荷回路は、前記回路基板とは独
立した他の回路基板上に搭載されており、 前記出力電源導体および前記出力グランド導体は、前記
第４および前記第３の導体ランドから前記回路基板への
電気的接続が構築すべく該第４および該第３の導体ラン
ドと該他の回路基板とを接続するための、該第４および
該第３の導体ランドに接続した出力電源導体ピンおよび
出力グランド導体ピンを含んでいる請求項１乃至１０の
いずれかに記載のノイズフィルタ実装基板。 - 【請求項１３】 前記負荷回路は、前記他の回路基板上
に表面実装されており、 前記出力電源導体ピンおよび前記出力グランド導体ピン
は、前記他の回路基板中を貫通している請求項１２に記
載のノイズフィルタ実装基板。 - 【請求項１４】 前記ノイズフィルタは、分布定数型で
ある請求項１乃至１３のいずれかに記載のノイズフィル
タ実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075907A JP3868386B2 (ja) | 2002-03-19 | 2003-03-19 | ノイズフィルタ実装基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002-76318 | 2002-03-19 | ||
| JP2002076318 | 2002-03-19 | ||
| JP2003075907A JP3868386B2 (ja) | 2002-03-19 | 2003-03-19 | ノイズフィルタ実装基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006204607A Division JP4795154B2 (ja) | 2002-03-19 | 2006-07-27 | ノイズフィルタ実装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347691A true JP2003347691A (ja) | 2003-12-05 |
| JP3868386B2 JP3868386B2 (ja) | 2007-01-17 |
Family
ID=29781862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003075907A Expired - Lifetime JP3868386B2 (ja) | 2002-03-19 | 2003-03-19 | ノイズフィルタ実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3868386B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007104266A (ja) * | 2005-10-04 | 2007-04-19 | Sony Computer Entertainment Inc | 電子回路 |
| JP2007109817A (ja) * | 2005-10-12 | 2007-04-26 | Toshiba Corp | コンデンサおよび電子機器 |
| JP2008108841A (ja) * | 2006-10-24 | 2008-05-08 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体装置 |
| WO2011013673A1 (ja) * | 2009-07-27 | 2011-02-03 | 株式会社ティーアイビーシー | 配線基板および配線基板の製造方法 |
| WO2015190424A1 (ja) * | 2014-06-13 | 2015-12-17 | 日本精工株式会社 | ノイズ抑制機能を有する多層プリント基板及びそれを用いた電動パワーステアリング装置用ｅｃｕ基板 |
| CN116709638A (zh) * | 2023-08-03 | 2023-09-05 | 合肥国家实验室 | 用于超导量子计算机系统的排线 |
-
2003
- 2003-03-19 JP JP2003075907A patent/JP3868386B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007104266A (ja) * | 2005-10-04 | 2007-04-19 | Sony Computer Entertainment Inc | 電子回路 |
| US7405919B2 (en) | 2005-10-04 | 2008-07-29 | Sony Computer Entertainment Inc. | Electronic circuit having transmission line type noise filter |
| JP2007109817A (ja) * | 2005-10-12 | 2007-04-26 | Toshiba Corp | コンデンサおよび電子機器 |
| JP2008108841A (ja) * | 2006-10-24 | 2008-05-08 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体装置 |
| WO2011013673A1 (ja) * | 2009-07-27 | 2011-02-03 | 株式会社ティーアイビーシー | 配線基板および配線基板の製造方法 |
| KR101366992B1 (ko) * | 2009-07-27 | 2014-02-24 | 가부시키가이샤 도요다 지도숏키 | 배선 기판 및 배선 기판의 제조 방법 |
| US9084371B2 (en) | 2009-07-27 | 2015-07-14 | Kabushiki Kaisha Toyota Jidoshokki | Wiring substrate and manufacturing method for wiring substrate |
| WO2015190424A1 (ja) * | 2014-06-13 | 2015-12-17 | 日本精工株式会社 | ノイズ抑制機能を有する多層プリント基板及びそれを用いた電動パワーステアリング装置用ｅｃｕ基板 |
| JPWO2015190424A1 (ja) * | 2014-06-13 | 2017-04-20 | 日本精工株式会社 | ノイズ抑制機能を有する多層プリント基板及びそれを用いた電動パワーステアリング装置用ｅｃｕ基板 |
| CN116709638A (zh) * | 2023-08-03 | 2023-09-05 | 合肥国家实验室 | 用于超导量子计算机系统的排线 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3868386B2 (ja) | 2007-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005068B1 (ko) | 인쇄배선회로장치 | |
| US5898576A (en) | Printed circuit board including a terminated power plane and method of manufacturing the same | |
| EP1387431A1 (en) | Transmission line type components | |
| US6809583B2 (en) | Electronic device for supplying DC power and having noise filter mounted with excellent noise reduction | |
| JPH09199818A (ja) | グランド間接続構造 | |
| US6016083A (en) | Electronic circuit apparatus for suppressing electromagnetic radiation | |
| JP2003347691A (ja) | ノイズフィルタ実装基板 | |
| JP2004153626A (ja) | センタタップ終端回路及びセンタタップ終端回路を有するプリント配線板 | |
| US6590476B2 (en) | Lowpass filter for high frequency applications | |
| EP2280589A1 (en) | Electronic circuit | |
| JPH10190166A (ja) | プリント配線板と筐体との接続方法及び該接続方法による接続構造を有する電子機器 | |
| JP2000223905A (ja) | 電子装置 | |
| JPH11307894A (ja) | プリント配線基板 | |
| US8208271B2 (en) | Printed board and image formation apparatus | |
| JP4795154B2 (ja) | ノイズフィルタ実装基板 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JP2003069169A (ja) | 回路基板 | |
| JP2005150161A (ja) | プリント配線板接続構造 | |
| JPH03258101A (ja) | 回路基板 | |
| JP2758816B2 (ja) | 多層プリント基板のｅｍｉ対策法 | |
| JP4103466B2 (ja) | 高周波コネクタの表面実装方法及び高周波コネクタ実装プリント基板並びにプリント基板 | |
| JP3782577B2 (ja) | 多層プリント配線板及び該配線板を備えた電子機器 | |
| US20100109813A1 (en) | Filter structure | |
| JPH03278701A (ja) | 高周波増幅器 | |
| JP2576687Y2 (ja) | 積層集積部品の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061010 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3868386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141020 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |