JP2007104266A - 電子回路 - Google Patents

Abstract

【課題】電源回路と集積回路間を、伝送線路型ノイズフィルタを用いて良好にデカップリングする。
【解決手段】電源回路２０は、集積回路であるマイクロプロセッサ３０に供給すべき電源電圧を生成する。伝送線路型ノイズフィルタ１０は、信号入力端子１２、信号出力端子１４および、それぞれに対応した２つの接地端子１６、１８を備え、信号入力端子１２に印加された直流電圧の高周波成分を除去して信号出力端子１４から出力する。プリント基板４０に形成される第１電源ラインパターン４２は、電源回路２０の出力端子２２を、伝送線路型ノイズフィルタ１０の信号入力端子１２に接続する。第２電源ラインパターン４４は、伝送線路型ノイズフィルタ１０の信号出力端子１４をマイクロプロセッサ３０の電源端子３２に接続する。接地ランドパターン４６は、ビアホールを介して外部の接地電位に接続され、かつ２つの接地端子１６、１８間を接続する。
【選択図】図３

Description

この発明は、ＣＰＵなどのマイクロプロセッサに対して電源電圧を供給する電子回路に関する。

パーソナルコンピュータやワークステーション、あるいはゲーム機器などに使用されるＣＰＵやグラフィックプロセッサなど（以下、これらを総称してマイクロプロセッサという）には、電圧レギュレータ回路などの電源回路によって安定化された所定の電源電圧が供給される。

マイクロプロセッサに対する電源電圧の供給経路には、電圧レギュレータ回路において発生するノイズを除去し、あるいはマイクロプロセッサにおいて発生する高周波ノイズの外部への漏洩を防止するために、電源ラインと接地間に、デカップリングコンデンサが設けられる。デカップリングコンデンサによるノイズ除去は、マイクロプロセッサが搭載される機器自身の安定動作のため、あるいはＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）の低減のために、非常に重要な技術となっている。

デカップリングコンデンサとしては、タンタルコンデンサ、電解コンデンサや、セラミックコンデンサが用いられるのが一般的である。マイクロプロセッサが実装されるプリント基板上には、数個から数十個のデカップリングコンデンサが設けられるため、その専有面積は大きなものとなってしまう。また、多くのデカップリングコンデンサを実装するためのコストも無視できない。

そこで、デカップリングコンデンサに代えて、伝送線路型ノイズフィルタを用いる試みがなされている（たとえば特許文献１、２参照）。この伝送線路型ノイズフィルタは、分布定数型のフィルタであり、非常に広帯域にわたり、ノイズを除去できる特性を有するものである。

特開２００３−３４７６９１号公報 特開２００４−８８７６９号公報

近年、マイクロプロセッサの動作クロックは上昇の一途をたどっており、これにともない、発生するノイズの帯域が数ＧＨｚまでおよぶ場合がある。分布定数により構成される伝送線路型ノイズフィルタの特性は、実装されるプリント基板の配線パターンによって大きな影響を受け、高周波成分ほどその影響は顕著となる。したがって、数ＧＨｚにおよぶ帯域のノイズを好適に除去するためには、伝送線路型ノイズフィルタの配置や、プリント基板の配線パターンを注意深く設計する必要がある。

本発明はこうした課題に鑑みてなされたものであり、その目的は、電源回路と集積回路間が伝送線路型ノイズフィルタにより良好にデカップリングされた電子回路の提供にある。

本発明のある態様の電子回路は、集積回路に供給すべき電源電圧を生成する電源回路と、信号入力端子、信号出力端子および、それぞれに対応した２つの接地端子を備え、信号入力端子に印加された直流電圧の高周波成分を除去して信号出力端子から出力する伝送線路型ノイズフィルタと、電源回路および伝送線路型ノイズフィルタが同一面に実装されるプリント基板と、を備える。プリント基板は、電源回路および伝送線路型ノイズフィルタの実装面に形成される、電源回路の出力端子を、伝送線路型ノイズフィルタの信号入力端子に接続する第１電源ラインパターンと、伝送線路型ノイズフィルタの信号出力端子を集積回路の電源端子に接続する第２電源ラインパターンと、外部の接地電位に接続され、かつ２つの接地端子間を接続する接地ランドパターンと、を備える。

この態様によれば、伝送線路型ノイズフィルタをプリント基板上に実装した状態における周波数特性を、伝送線路型ノイズフィルタ単体の周波数特性に近づけることができ、ノイズ成分を好適に除去することができる。

本発明によれば、電源回路と集積回路間の良好なデカップリングを実現できる。

はじめに、本発明の実施の形態に係る電子回路の概要について説明する。この電子回路は、パーソナルコンピュータやゲーム機器などの電子機器に搭載され、電源回路において生成した電源電圧をマイクロプロセッサに対して供給する。

本発明のある態様の電子回路は、集積回路に供給すべき電源電圧を生成する電源回路と、信号入力端子、信号出力端子および、それぞれに対応した２つの接地端子を備え、信号入力端子に印加された直流電圧の高周波成分を除去して信号出力端子から出力する伝送線路型ノイズフィルタと、電源回路および伝送線路型ノイズフィルタが同一面に実装されるプリント基板と、を備える。プリント基板は、電源回路および伝送線路型ノイズフィルタの実装面に形成される、電源回路の出力端子を、伝送線路型ノイズフィルタの信号入力端子に接続する第１電源ラインパターンと、伝送線路型ノイズフィルタの信号出力端子を集積回路の電源端子に接続する第２電源ラインパターンと、外部の接地電位に接続され、かつ２つの接地端子間を接続する接地ランドパターンと、を備える。

この態様によれば、伝送線路型ノイズフィルタの接地端子に対し、良好な接地電位を供給することができる。その結果、伝送線路型ノイズフィルタをプリント基板上に実装した状態における周波数特性を、伝送線路型ノイズフィルタ単体の周波数特性に近づけ、ノイズ成分を好適に除去して、良好なデカップリングを実現することができる。

プリント基板は、多層構造を有してもよい。第１、第２電源ラインパターンはそれぞれ、異なる層に形成され、ビアホールで接続された少なくとも２つの配線パターンを含んでもよい。
第１、第２電源装置ラインパターンを複数の配線層に形成し、ビアホールで接続して並列接続することにより、電源ラインのインピーダンスを下げて、電圧降下および電力損失を低減することができ、大電流が流れる集積回路を安定に駆動することができる。

プリント基板は、多層構造を有してもよい。接地ランドパターンは、異なる層に形成され、互いにビアホールで接続された少なくとも２つの配線パターンを含んでもよい。
接地ランドパターンを複数の配線層に形成することにより、抵抗成分およびインダクタ成分を低減し、伝送線路型ノイズフィルタの接地端子に、より安定した接地電位を供給することができるため、ノイズを好適に除去することができる。

伝送線路型ノイズフィルタは複数であり、接地ランドパターンは、複数の伝送線路型ノイズフィルタのすべての接地端子を接続するひとつのパターンとして形成されてもよい。
伝送線路型ノイズフィルタを複数設けることにより、直流インピーダンスを下げることができる。また、すべての伝送線路型ノイズフィルタの接地端子をひとつの配線パターンで接続することにより、より良好なデカップリング特性を得ることができる。

電子回路は、集積回路と異なる第２実装面に実装された伝送線路型ノイズフィルタをさらに備えてもよい。プリント基板は、第２実装面に形成される、第１電源ラインパターンとビアホールを介して接続され、電源回路の出力端子を、第２実装面に実装された伝送線路型ノイズフィルタの信号入力端子と接続する第３電源ラインパターンと、第２電源ラインパターンとビアホールを介して接続され、第２実装面に実装された伝送線路型ノイズフィルタの信号出力端子を、集積回路の出力端子に接続する第４電源ラインパターンと、接地ランドパターンとビアホールを介して接続され、かつ第２実装面に実装された伝送線路型ノイズフィルタの２つの接地端子間を接続する第２接地ランドパターンと、を備えてもよい。
伝送線路型ノイズフィルタを、プリント基板の両面に実装することにより、面積を有効に利用することができ、プリント基板の小型化を図ることができる。

プリント基板は多層構造を有し、少なくとも５つ配線層を備えてもよい。第１電源ラインを第１、第３、第５番目の配線層に、第１、第２電源ラインパターンおよび接地ランドパターンを、互いにオーバーラップする態様にて形成するとともに、ビアホールを介して接続してもよい。また、第２、第４番目の配線層に、接地ランドパターンとビアホールを介して接続される接地層を設けてもよい。
第１、第２電源ラインパターンが形成される配線層の間に、接地層を設けることにより、各配線間のアイソレーションを改善することができ、ノイズをより好適に除去することができる。第１層〜第５層の間に、さらに別の層を挿入して６層以上の構造としてもよい。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。以下、本発明の実施の形態に係る電子回路の詳細を、図面を参照しつつ説明する。

図１は、実施の形態に係る電子回路１００の全体構成を示すブロック図である。電子回路１００は、パーソナルコンピュータやゲーム機器などの電子機器に搭載され、ＣＰＵであるマイクロプロセッサ３０と、マイクロプロセッサ３０に供給すべき電源電圧を生成する電源回路２０、さらに、ノイズ除去用の伝送線路型ノイズフィルタ１０を備える。以降の図において、同一または同等の構成要素には同一の符号を付し、適宜説明を省略するものとする。

マイクロプロセッサ３０は、電子回路１００が搭載される電子機器において、統合的な演算処理を行う集積回路である。このマイクロプロセッサ３０は、電源端子３２に１．０〜１．２Ｖ程度の電源電圧を供給することにより動作する。

電源回路２０は、マイクロプロセッサ３０に供給すべき電源電圧を生成し、出力端子２２から出力する。電源回路２０は、いわゆる電圧レギュレータ回路であって、生成した電源電圧が、所定の値に近づくように電圧帰還制御を行っている。そのため、マイクロプロセッサ３０のインピーダンスが変化して出力電流が変化したり、あるいは温度が変化した場合においても、電源回路２０の出力である電源電圧は、一定値に保たれる。

伝送線路型ノイズフィルタ１０は、電源回路２０からマイクロプロセッサ３０への電源供給の経路上に設けられる。この伝送線路型ノイズフィルタ１０は、分布定数型のフィルタであって、信号入力端子１２、信号出力端子１４および、それぞれに対応した２つの接地端子１６、１８を備える。信号入力端子１２は、電源回路２０の出力端子２２と接続され、電源電圧が印加されるとともに、信号出力端子１４は、マイクロプロセッサ３０の電源端子３２に接続される。伝送線路型ノイズフィルタ１０は、信号入力端子１２に入力される直流の電源電圧のノイズ成分を除去し、信号出力端子１４から出力する。また、伝送線路型ノイズフィルタ１０は、マイクロプロセッサ３０において発生する高周波ノイズが電源回路２０側に漏洩するのを防止する機能を果たす。

図２は、図１の伝送線路型ノイズフィルタ１０の等価回路図である。伝送線路型ノイズフィルタ１０は、分布定数回路型のローパスフィルタであり、信号入力端子１２および信号出力端子１４間に直列に接続される直列インダクタＬｓｒｓと、信号入力端子１２と信号出力端子１４を結ぶ線路と、接地間に接続される並列キャパシタＣｓｈｎｔを主要素として含む。さらに、伝送線路型ノイズフィルタ１０には、寄生抵抗成分Ｒｐおよび寄生インダクタ成分Ｌｐが存在する。

第１接地端子１６および第２接地端子１８は、信号入力端子１２および信号出力端子１４にそれぞれ対応した接地端子であり、伝送線路型ノイズフィルタ１０内部において導体で接続されるものである。しかしながら、実際には第１接地端子１６および第２接地端子１８間には、導体の抵抗成分Ｒｓおよびインダクタ成分Ｌｐが存在する。さらに、第１接地端子１６および第２接地端子１８は、実装されるプリント基板上の配線パターンのインダクタンス成分、抵抗成分を介して接地されることになる。

図１に戻る。伝送線路型ノイズフィルタ１０、電源回路２０、マイクロプロセッサ３０は、プリント基板上に実装される。伝送線路型ノイズフィルタ１０によるノイズ除去特性は、実装レイアウトおよび配線パターンに大きく影響を受ける。
以下、本実施の形態に係る電子回路１００において、良好なノイズ除去を実現するためのプリント基板の構成について説明する。

図３は、本実施の形態に係る電子回路１００のレイアウト図であり、電子回路１００を上方からみた平面図である。電子回路１００は、電源回路２０、マイクロプロセッサ３０、２つの伝送線路型ノイズフィルタ１０ａ、１０ｂ、プリント基板４０を備える。図３において、伝送線路型ノイズフィルタ１０、電源回路２０、マイクロプロセッサ３０の各端子は、一点鎖線で示す。また、配線パターンのうち、伝送線路型ノイズフィルタ１０、電源回路２０、マイクロプロセッサ３０により隠された一部を破線で示す。

本実施の形態のマイクロプロセッサ３０には、たとえば数十Ａから１００Ａ以上の大電流が流れるものとする。そのため、伝送線路型ノイズフィルタ１０の抵抗成分による電圧降下および電力消費が顕著となる。そこで、本実施の形態においては、伝送線路型ノイズフィルタ１０を複数個、並列に接続することにより、インピーダンスを低下させ、無駄な電力消費の低減を図っている。いくつの伝送線路型ノイズフィルタ１０を並列に接続するかについては、伝送線路型ノイズフィルタ１０の直列抵抗成分およびマイクロプロセッサ３０の消費電流に応じて決定することができ、３つ以上の伝送線路型ノイズフィルタ１０を並列に接続してもよい。

電源回路２０は、プリント基板４０の上面に実装されている。また、２つの伝送線路型ノイズフィルタ１０ａ、１０ｂも、電源回路２０と同一面（以下、第１実装面ともいう）に実装される。

プリント基板４０は、第１電源ラインパターン４２、第２電源ラインパターン４４、接地ランドパターン４６を備える。第１電源ラインパターン４２、第２電源ラインパターン４４、接地ランドパターン４６は、いずれも、電源回路２０および伝送線路型ノイズフィルタ１０ａ、１０ｂが実装される第１実装面に形成される、

第１電源ラインパターン４２は、電源回路２０の出力端子２２を、伝送線路型ノイズフィルタ１０ａ、１０ｂの信号入力端子１２に接続する。第２電源ラインパターン４４は、伝送線路型ノイズフィルタ１０ａ、１０ｂの信号出力端子１４をマイクロプロセッサ３０の電源端子３２に接続する。

接地ランドパターン４６は、伝送線路型ノイズフィルタ１０ａ、１０ｂそれぞれが備える２つの接地端子１６、１８間を接続する。この接地ランドパターン４６は、図示しないビアホールを介して外部の接地電位に接続される。図３に示すように、接地ランドパターン４６は、複数の伝送線路型ノイズフィルタ１０ａ、１０ｂのすべての接地端子１６、１８を接続するひとつのパターンとして形成される。

図３のプリント基板４０は、たとえば、少なくとも３層の配線層を含む多層構造を有する。図４（ａ）〜（ｃ）は、図３のプリント基板４０の主要部の配線パターンを示す。図４（ａ）〜（ｃ）は順に、第１層目（第１実装面）、第２層目、第３層目の配線パターンを表している。図４（ａ）に示すように、プリント基板４０の表層である第１層には、第１電源ラインパターン４２ａ、第２電源ラインパターン４４ａ、接地ランドパターン４６ａが形成される。これらの配線パターンは、図３に示す第１電源ラインパターン４２、第２電源ラインパターン４４、接地ランドパターン４６に対応する。

図４（ｂ）に示すように、プリント基板４０の第２層には、接地ランドパターン４６ｂが形成される。この接地ランドパターン４６ｂは、第１層の第１電源ラインパターン４２ａ、第２電源ラインパターン４４ａ、接地ランドパターン４６ａが形成される領域とオーバーラップするよう形成される。接地ランドパターン４６ａ、接地ランドパターン４６ｂは、互いに図示しないビアホールによって接続される。

図４（ｃ）に示すように、プリント基板４０の第３層には、第１電源ラインパターン４２ｃ、第２電源ラインパターン４４ｃ、接地ランドパターン４６ｃが形成される。第３層の配線パターンは、第１層の配線パターンと略同形となるように設計される。第１電源ラインパターン４２ｃおよび第２電源ラインパターン４４ｃはそれぞれ、図示しないビアホールによって、第１層の第１電源ラインパターン４２ａおよび第２電源ラインパターン４４ａとそれぞれ接続される。また、接地ランドパターン４６ｃは、第２層の接地ランドパターン４６ｂと図示しないビアホールを介して接続される。さらに、接地ランドパターン４６ｃは、外部の接地電位へとビアホールを介して接続される。

このように、本実施の形態に係る電子回路１００のプリント基板４０は、異なる層に形成され、ビアホールで接続された３つの接地ランドパターン４６ａ、４６ｂ、４６ｃを含んでいる。さらに、第１電源ラインパターン４２は、異なる層に形成され、ビアホールで接続された第１電源ラインパターン４２ａ、４２ｃを含む。同様に、第２電源ラインパターン４４は、異なる層に形成され、ビアホールで接続された第２電源ラインパターン４４a、４４ｃを含む。

以上のように構成された電子回路１００によれば、プリント基板４０の表層に、伝送線路型ノイズフィルタ１０のすべての接地端子１６、１８を接続するひとつの接地ランドパターン４６を形成することによって、伝送線路型ノイズフィルタ１０の接地状態を理想的なものとすることができる。その結果、電源回路２０において発生するノイズを除去し、あるいはマイクロプロセッサ３０において発生する高周波ノイズの外部への漏洩を好適に防止することができる。

仮に、伝送線路型ノイズフィルタ１０のすべての接地端子１６、１８を第１実装面で接続せずに、それぞれの端子の直下にビアホールを設けて、第２層の接地ランドパターン４６ｂで接続した場合、電源回路２０とマイクロプロセッサ３０間のアイソレーションは悪化してしまうことが実験により確認された。このことからも、本実施の形態に係るプリント基板４０のように、伝送線路型ノイズフィルタ１０の接地端子１６、１８を、ビアホールを介さずに配線で接続した方が、良好なデカップリング特性が得られることが裏付けられる。

次に、図３の電子回路１００の変形例について説明する。本変形例に係る電子回路１００は、図３の電子回路１００よりもさらに大きな電流がマイクロプロセッサ３０に流れる場合に適用される。本変形例に係る電子回路１００は、電源回路２０およびマイクロプロセッサ３０が実装される第１実装面に実装される伝送線路型ノイズフィルタ１０ａ、１０ｂに加えて、その裏面（以下、第２実装面ともいう）に実装されるさらに２つの伝送線路型ノイズフィルタ１０ｃ、１０ｄを備える。

本変形例に係る電子回路１００のプリント基板４０は、たとえば８層の配線層を含む多層構造を有する。図５（ａ）〜（ｈ）は、本変形例に係る電子回路１００のプリント基板４０の主要部の配線パターンを示す。図５（ａ）〜（ｈ）は順に、第１層〜第８層目の配線パターンを表している。

図５（ｈ）に示す第８層は、プリント基板４０の裏面に対応する。プリント基板４０は、第８層目に第３電源ラインパターン４２ｈ、第４電源ラインパターン４４ｈ、第２接地ランドパターン４６ｈを備える。第３電源ラインパターン４２ｈ、第４電源ラインパターン４４ｈ、第２接地ランドパターン４６ｈには、図５（ａ）の第１層と同様に伝送線路型ノイズフィルタ１０ｃ、１０ｄが実装される。

第３電源ラインパターン４２ｈは、第１層に形成される第１電源ラインパターン４２ａとビアホールを介して接続される。その結果、第３電源ラインパターン４２ｈは、第１層に実装される電源回路２０の出力端子２２と接続される。また、第３電源ラインパターン４２ｈは、第２実装面に実装された伝送線路型ノイズフィルタ１０ｃ、１０ｄの信号入力端子１２と接続される。すなわち、第３電源ラインパターン４２ｈは、電源回路２０の出力端子２２と、伝送線路型ノイズフィルタ１０ｃ、１０ｄの信号入力端子１２間を接続する。

第４電源ラインパターン４４ｈは、第１層に形成される第２電源ラインパターン４４ａとビアを介して接続される。その結果、第４電源ラインパターン４４ｈは、第２実装面に実装された伝送線路型ノイズフィルタ１０ｃ、１０ｄの信号出力端子１４と、第１層に実装されるマイクロプロセッサ３０の電源端子３２を接続する。

第２接地ランドパターン４６ｈは、第１実装面（第１層）の第１接地ランドパターン４６ａとビアホールを介して接続され、かつ第２実装面に実装される伝送線路型ノイズフィルタ１０ｃ、１０ｄの接地端子間を接続する。

図５（ｂ）、（ｃ）、（ｆ）、（ｇ）は、いずれも第１接地ランドパターン４６ａおよび第２接地ランドパターン４６ｈと、ビアホールを介して接続される。また、図５（ｄ）、（ｅ）の第１電源ラインパターン４２、第２電源ラインパターン４４、接地ランドパターン４６についても、第１実装面および第２実装面の第１電源ラインパターン４２、第２電源ラインパターン４４、接地ランドパターン４６とそれぞれ接続される。

本変形例に係る電子回路１００によれば、複数の伝送線路型ノイズフィルタ１０を、プリント基板４０の両面に実装することにより、基板面積の利用効率を向上することができ、実装面積を低減することができる。さらに、第１電源ラインパターン４２および第２電源ラインパターン４４を複数の配線層に形成し、互いにビアホールで接続することにより、配線のインピーダンスを下げ、配線による電力消費を抑えることができる。さらに、接地ランドパターン４６を複数の配線層に形成することにより、伝送線路型ノイズフィルタ１０を理想接地状態に近づけることができ、あるいは、各配線間のアイソレーションを改善することができる。その結果、フィルタの周波数特性を改善し、低周波から数ＧＨｚにわたる広い帯域において、十分な減衰特性を得ることができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

変形例では、８層の配線層を有するプリント基板４０を用いた場合について説明したが、これに代えて、５層の配線層を含むプリント基板４０を用いてもよい。この場合、図５（ａ）、（ｂ）、（ｄ）、（ｆ）、（ｈ）を、それぞれ第１層〜第５層に対応させればよい。すなわち、第１、第３、第５番目の配線層に、第１電源ラインパターン４２、第２電源ラインパターン４４、および接地ランドパターン４６を、それぞれが互いにオーバーラップするように形成してビアホールで接続し、第２、第４番目の配線層に、接地層４６を設けてもよい。

さらに、プリント基板４０の総数は、４層、６層、７層、あるいは１０層など、配線のインピーダンスや、プリント基板のコストに応じて適宜選択することができる。この場合、各配線層には、図５（ａ）〜（ｈ）に示す配線パターンを組み合わせて配置することにより、良好なフィルタ特性を得ることができ、電源回路２０において発生するノイズを除去し、あるいはマイクロプロセッサ３０において発生する高周波ノイズの外部への漏洩を好適に防止することができる。

なお、図３や、図４（ａ）〜（ｃ）、図５（ａ）〜（ｈ）で示した個々の配線パターンの形状は一例であり、周辺の配線パターンや、回路素子の配置に応じて、適切に設計すればよい。配線パターンの形状は、好ましくはテーパー状としてマイクロプロセッサ３０に近づくほど細くすることにより、配線の省面積化を図ることができる。また、配線パターンをテーパー状とし、マイクロプロセッサ３０からの距離が遠ざかるに従って、配線を太くすることにより、インピーダンスを低減することができる。

実施の形態に係る電子回路の全体構成を示すブロック図である。 図１の伝送線路型ノイズフィルタの等価回路図である。 実施の形態に係る電子回路のレイアウト図であり、電子回路を上方からみた平面図である。 図４（ａ）〜（ｃ）は、図３のプリント基板の主要部の配線パターンを示す図である。 図５（ａ）〜（ｈ）は、変形例に係る電子回路のプリント基板の主要部の配線パターンを示す図である。

符号の説明

１００ 電子回路、 １０ 伝送線路型ノイズフィルタ、 １２ 信号入力端子、 １４ 信号出力端子、 １６ 第１接地端子、 １８ 第２接地端子、 ２０ 電源回路、 ２２ 出力端子、 ３０ マイクロプロセッサ、 ３２ 電源端子、 ４０ プリント基板、 ４２ 第１電源ラインパターン、 ４４ 第２電源ラインパターン、 ４６ 接地ランドパターン。

Claims (6)

1. 集積回路に供給すべき電源電圧を生成する電源回路と、
   信号入力端子、信号出力端子および、それぞれに対応した２つの接地端子を備え、前記信号入力端子に印加された直流電圧の高周波成分を除去して前記信号出力端子から出力する伝送線路型ノイズフィルタと、
   前記電源回路および前記伝送線路型ノイズフィルタが同一面に実装されるプリント基板と、
   を備え、
   前記プリント基板は、前記電源回路および前記伝送線路型ノイズフィルタの実装面に形成される、
   前記電源回路の出力端子を、前記伝送線路型ノイズフィルタの前記信号入力端子に接続する第１電源ラインパターンと、
   前記伝送線路型ノイズフィルタの前記信号出力端子を前記集積回路の電源端子に接続する第２電源ラインパターンと、
   外部の接地電位に接続され、かつ前記２つの接地端子間を接続する接地ランドパターンと、
   を備えることを特徴とする電子回路。
2. 前記プリント基板は、多層構造を有し、
   前記第１、第２電源ラインパターンはそれぞれ、異なる層に形成され、ビアホールで接続された少なくとも２つの配線パターンを含むことを特徴とする請求項１に記載の電子回路。
3. 前記プリント基板は、多層構造を有し、
   前記接地ランドパターンは、異なる層に形成され、互いにビアホールで接続された少なくとも２つの配線パターンを含むことを特徴とする請求項１または２に記載の電子回路。
4. 前記伝送線路型ノイズフィルタは複数であり、
   前記接地ランドパターンは、前記複数の伝送線路型ノイズフィルタのすべての接地端子を接続するひとつのパターンとして形成されることを特徴とする請求項１から３のいずれかに記載の電子回路。
5. 前記集積回路と異なる第２実装面に実装された伝送線路型ノイズフィルタをさらに備え、
   前記プリント基板は、前記第２実装面に形成される、
   前記第１電源ラインパターンとビアホールを介して接続され、前記電源回路の出力端子を、前記第２実装面に実装された伝送線路型ノイズフィルタの前記信号入力端子に接続する第３電源ラインパターンと、
   前記第２電源ラインパターンとビアホールを介して接続され、前記第２実装面に実装された伝送線路型ノイズフィルタの前記信号出力端子を、前記集積回路の出力端子に接続する第４電源ラインパターンと、
   前記接地ランドパターンとビアホールを介して接続され、かつ前記第２実装面に実装された伝送線路型ノイズフィルタの２つの接地端子間を接続する第２接地ランドパターンと、
   を備えることを特徴とする請求項１から３のいずれかに記載の電子回路。
6. 前記プリント基板は多層構造を有し、少なくとも５つ配線層を備え、
   第１、第３、第５の配線層に、前記第１、第２電源ラインパターンおよび前記接地ランドパターンを、それぞれが互いにオーバーラップするように形成してビアホールで接続し、
   前記第２、第４番目の配線層に、前記接地ランドパターンとビアホールを介して接続される接地層を設けたことを特徴とする請求項１から３のいずれかに記載の電子回路。

Images