JPH11233951A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH11233951A JPH11233951A JP10033167A JP3316798A JPH11233951A JP H11233951 A JPH11233951 A JP H11233951A JP 10033167 A JP10033167 A JP 10033167A JP 3316798 A JP3316798 A JP 3316798A JP H11233951 A JPH11233951 A JP H11233951A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- signal line
- power supply
- electrically connected
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 コモンモードノイズを抑えつつも、ディファ
レンシャルモードに起因する放射ノイズを低減する。 【解決手段】 部品搭載面２には、ドライバＩＣ５から
出力される高周波信号が流れる出力信号線１０が形成さ
れる。部品搭載面２の下層である電源層３は、ドライバ
ＩＣ５に電源を供給するためのサブ電源プレーン３ａ
と、サブ電源プレーン３ａに電源を供給するためのメイ
ン電源プレーン３ｂとで構成され、両者は出力信号線１
０の投影される位置で分離されている。出力信号線１０
の近傍には、電源層３の下層であるグランド層４とメイ
ン電源プレーン３ｂとを電気的に接続するコンデンサ９
が実装される。
レンシャルモードに起因する放射ノイズを低減する。 【解決手段】 部品搭載面２には、ドライバＩＣ５から
出力される高周波信号が流れる出力信号線１０が形成さ
れる。部品搭載面２の下層である電源層３は、ドライバ
ＩＣ５に電源を供給するためのサブ電源プレーン３ａ
と、サブ電源プレーン３ａに電源を供給するためのメイ
ン電源プレーン３ｂとで構成され、両者は出力信号線１
０の投影される位置で分離されている。出力信号線１０
の近傍には、電源層３の下層であるグランド層４とメイ
ン電源プレーン３ｂとを電気的に接続するコンデンサ９
が実装される。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント配線板に
関する。
関する。
【０００２】
【従来の技術】従来、ＩＣを搭載したプリント配線板に
おいて、ＩＣに起因するコモンモードのノイズを防止す
るために、電源プレーンをメイン電源プレーンとＩＣを
搭載するサブ電源プレーンとに分離し、その間をフィル
ターで電気的に接続することで、コモンモードノイズの
伝搬を抑える方法が、特公平７−４６７４８号公報に開
示されている。
おいて、ＩＣに起因するコモンモードのノイズを防止す
るために、電源プレーンをメイン電源プレーンとＩＣを
搭載するサブ電源プレーンとに分離し、その間をフィル
ターで電気的に接続することで、コモンモードノイズの
伝搬を抑える方法が、特公平７−４６７４８号公報に開
示されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たように電源プレーンを分離する方法では、ＩＣの電源
ピンから伝搬される高周波ノイズをプリント配線板上の
他のＩＣに与えにくくしたり、その逆に、他のＩＣの電
源ピンからの高周波ノイズを受けないようにするという
利点はあるものの、ＩＣの出力信号に起因するディファ
レンシャルモードによる放射が、分離前よりも増加して
しまうという問題点があった。
たように電源プレーンを分離する方法では、ＩＣの電源
ピンから伝搬される高周波ノイズをプリント配線板上の
他のＩＣに与えにくくしたり、その逆に、他のＩＣの電
源ピンからの高周波ノイズを受けないようにするという
利点はあるものの、ＩＣの出力信号に起因するディファ
レンシャルモードによる放射が、分離前よりも増加して
しまうという問題点があった。
【０００４】この現象について、以下に説明する。プリ
ント配線板の、ＩＣからの出力信号線とそれに隣接する
層との間に、容量性や誘導性の結合が生じると、ＩＣか
らの出力信号に含まれる高周波電流が、結合された方の
層に流れ込む。流れ込んだ高周波電流は、信号線の直下
を通り、信号を出力したＩＣへと流れる。このとき、高
周波電流の帰路の途中に切り欠き等があると、高周波電
流は切り欠き部を迂回して流れる。その結果、電流ルー
プが拡大され、その分だけ放射ノイズが増大してしまう
ことになる。
ント配線板の、ＩＣからの出力信号線とそれに隣接する
層との間に、容量性や誘導性の結合が生じると、ＩＣか
らの出力信号に含まれる高周波電流が、結合された方の
層に流れ込む。流れ込んだ高周波電流は、信号線の直下
を通り、信号を出力したＩＣへと流れる。このとき、高
周波電流の帰路の途中に切り欠き等があると、高周波電
流は切り欠き部を迂回して流れる。その結果、電流ルー
プが拡大され、その分だけ放射ノイズが増大してしまう
ことになる。
【０００５】そこで本発明は、コモンモードノイズを抑
えつつも、ディファレンシャルモードに起因する放射ノ
イズを低減可能なプリント配線板を提供することを目的
とする。
えつつも、ディファレンシャルモードに起因する放射ノ
イズを低減可能なプリント配線板を提供することを目的
とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
本発明のプリント配線板は、高周波信号を出力する電子
部品が実装され前記電子部品から出力された高周波信号
が流れる信号線が設けられた信号線配線層と、前記信号
線配線層の下層に設けられた第１の導体層と、前記第１
の導体層の下層に設けられた第２の導体層とを有し、前
記電子部品は前記第１の導体層および第２の導体層に電
気的に接続されるとともに、前記第１の導体層には前記
信号線の投影される位置に導電体の不連続部分があるプ
リント配線板において、前記信号線配線層の前記信号線
の近傍には、一方の端子が前記信号線を流れる高周波信
号のリターン電流が流れる方向について前記不連続部分
の手前で前記第１の導体層と電気的に接続され、他方の
端子が前記第２の導体層と電気的に接続されるコンデン
サが実装されていることを特徴とするものである。
本発明のプリント配線板は、高周波信号を出力する電子
部品が実装され前記電子部品から出力された高周波信号
が流れる信号線が設けられた信号線配線層と、前記信号
線配線層の下層に設けられた第１の導体層と、前記第１
の導体層の下層に設けられた第２の導体層とを有し、前
記電子部品は前記第１の導体層および第２の導体層に電
気的に接続されるとともに、前記第１の導体層には前記
信号線の投影される位置に導電体の不連続部分があるプ
リント配線板において、前記信号線配線層の前記信号線
の近傍には、一方の端子が前記信号線を流れる高周波信
号のリターン電流が流れる方向について前記不連続部分
の手前で前記第１の導体層と電気的に接続され、他方の
端子が前記第２の導体層と電気的に接続されるコンデン
サが実装されていることを特徴とするものである。
【０００７】または、高周波信号を出力する電子部品が
実装され前記電子部品から出力された高周波信号が流れ
る信号線が設けられた信号線配線層と、前記信号線配線
層の下層に設けられた第１の導体層と、前記第１の導体
層の下層に設けられた第２の導体層とを有し、前記電子
部品は前記第１の導体層および第２の導体層に電気的に
接続されるとともに、前記第１の導体層には前記信号線
の投影される位置に導電体の不連続部分があるプリント
配線板において、前記信号線配線層の前記信号線の近傍
には、一方の端子が前記信号線を流れる高周波信号のリ
ターン電流が流れる方向について前記不連続部分の手前
で前記第１の導体層と電気的に接続され、他方の端子が
前記不連続部分を越えた位置で前記第１の導体層と電気
的に接続されるコンデンサが実装されていることを特徴
とするものである。
実装され前記電子部品から出力された高周波信号が流れ
る信号線が設けられた信号線配線層と、前記信号線配線
層の下層に設けられた第１の導体層と、前記第１の導体
層の下層に設けられた第２の導体層とを有し、前記電子
部品は前記第１の導体層および第２の導体層に電気的に
接続されるとともに、前記第１の導体層には前記信号線
の投影される位置に導電体の不連続部分があるプリント
配線板において、前記信号線配線層の前記信号線の近傍
には、一方の端子が前記信号線を流れる高周波信号のリ
ターン電流が流れる方向について前記不連続部分の手前
で前記第１の導体層と電気的に接続され、他方の端子が
前記不連続部分を越えた位置で前記第１の導体層と電気
的に接続されるコンデンサが実装されていることを特徴
とするものである。
【０００８】上記のとおり構成された本発明のプリント
配線板では、電子部品から信号線に高周波信号が出力さ
れると、信号線配線層の下層である第１の導体層の、信
号線の直下の部分にリターン電流が流れる。第１の導体
層には、信号線の投影される位置に導電体の不連続部分
があるが、信号線配線層には、上記のように第１の導体
層と第２の導体層または第１の導体層同士を接続するコ
ンデンサが実装されているので、リターン電流は、コン
デンサを介して第１の導体層または第２の導体層に流
れ、最終的には電子部品へ流れる。
配線板では、電子部品から信号線に高周波信号が出力さ
れると、信号線配線層の下層である第１の導体層の、信
号線の直下の部分にリターン電流が流れる。第１の導体
層には、信号線の投影される位置に導電体の不連続部分
があるが、信号線配線層には、上記のように第１の導体
層と第２の導体層または第１の導体層同士を接続するコ
ンデンサが実装されているので、リターン電流は、コン
デンサを介して第１の導体層または第２の導体層に流
れ、最終的には電子部品へ流れる。
【０００９】この際、コンデンサは、信号線配線層の信
号線の近傍に実装され、しかも、一方の端子はリターン
電流が流れる方向について不連続部分の手前で第１の導
体層と接続され、他方の端子は不連続部分を越えた位置
で第１の導体層と接続されるか、または第２の導体層と
接続されるので、リターン電流は不連続部分を迂回せず
に流れる。その結果、リターン電流が流れる経路のルー
プの大きさが小さくなり、ディファレンシャルモードの
放射ノイズが低減される。
号線の近傍に実装され、しかも、一方の端子はリターン
電流が流れる方向について不連続部分の手前で第１の導
体層と接続され、他方の端子は不連続部分を越えた位置
で第１の導体層と接続されるか、または第２の導体層と
接続されるので、リターン電流は不連続部分を迂回せず
に流れる。その結果、リターン電流が流れる経路のルー
プの大きさが小さくなり、ディファレンシャルモードの
放射ノイズが低減される。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１１】（第１の実施形態）図１は、本発明の第１
の実施形態を表わすプリント配線板を各層ごとに分離し
た状態で示す斜視図である。
の実施形態を表わすプリント配線板を各層ごとに分離し
た状態で示す斜視図である。
【００１２】図１に示すように、本実施形態のプリント
配線板１は３層構造であり、電子部品を搭載する部品搭
載面２を最上層とし、その下層に電源層３を有するとと
もに、さらに電源層３の下層にグランド層４を有する。
各層間の電気的接続はスルーホール２１〜２９によって
なされ、それらの接続関係は両矢印線で示している。な
お、各層間には、それぞれ絶縁層（図1では不図示）が
設けられている。
配線板１は３層構造であり、電子部品を搭載する部品搭
載面２を最上層とし、その下層に電源層３を有するとと
もに、さらに電源層３の下層にグランド層４を有する。
各層間の電気的接続はスルーホール２１〜２９によって
なされ、それらの接続関係は両矢印線で示している。な
お、各層間には、それぞれ絶縁層（図1では不図示）が
設けられている。
【００１３】部品搭載面２には、ドライバＩＣ５と、レ
シーバＩＣ６と、フィルタ部品７と、バイパスコンデン
サ８と、後述するリターン電流経路形成用のコンデンサ
９とが実装されている。ドライバＩＣ５の出力ピン５ａ
とレシーバＩＣ６の入力ピン６ａとは、部品搭載面２に
形成された出力信号線１０によって電気的に接続され、
ドライバＩＣ５からの出力信号は、レシーバＩＣ６に入
力される。
シーバＩＣ６と、フィルタ部品７と、バイパスコンデン
サ８と、後述するリターン電流経路形成用のコンデンサ
９とが実装されている。ドライバＩＣ５の出力ピン５ａ
とレシーバＩＣ６の入力ピン６ａとは、部品搭載面２に
形成された出力信号線１０によって電気的に接続され、
ドライバＩＣ５からの出力信号は、レシーバＩＣ６に入
力される。
【００１４】電源層３は、ドライバＩＣ５に電源を供給
するためのサブ電源プレーン３ａと、サブ電源プレーン
３ａを取り囲んで設けられ、サブ電源プレーン３ａに電
源を供給するメイン電源プレーン３ｂとから構成されて
いる。サブ電源プレーン３ａとメイン電源プレーン３ｂ
とは、電源層３内では電気的に分離しており、出力信号
線１０の投影される位置に不連続部分を有する。
するためのサブ電源プレーン３ａと、サブ電源プレーン
３ａを取り囲んで設けられ、サブ電源プレーン３ａに電
源を供給するメイン電源プレーン３ｂとから構成されて
いる。サブ電源プレーン３ａとメイン電源プレーン３ｂ
とは、電源層３内では電気的に分離しており、出力信号
線１０の投影される位置に不連続部分を有する。
【００１５】フィルタ部品７は、一方の端子がスルーホ
ール２１を介してメイン電源プレーン３ｂと電気的に接
続され、他方の端子がスルーホール２３を介してサブ電
源プレーン３ａと電気的に接続される。これにより、メ
イン電源プレーン３ｂとサブ電源プレーン３ａとは、フ
ィルタ部品７によって電気的に接続されている。また、
ドライバＩＣ５の電源ピン５ｂはスルーホール２５を介
してサブ電源プレーン３ａに電気的に接続され、ドライ
バＩＣ５へはサブ電源プレーン３ａから電源が供給され
る。なお、ドライバＩＣ５のグランドピン５ｃはスルー
ホール２４を介してグランド層４と電気的に接続される
とともに、フィルタ部品７のグランドピンも、スルーホ
ール２２を介してグランド層４と電気的に接続されてい
る。
ール２１を介してメイン電源プレーン３ｂと電気的に接
続され、他方の端子がスルーホール２３を介してサブ電
源プレーン３ａと電気的に接続される。これにより、メ
イン電源プレーン３ｂとサブ電源プレーン３ａとは、フ
ィルタ部品７によって電気的に接続されている。また、
ドライバＩＣ５の電源ピン５ｂはスルーホール２５を介
してサブ電源プレーン３ａに電気的に接続され、ドライ
バＩＣ５へはサブ電源プレーン３ａから電源が供給され
る。なお、ドライバＩＣ５のグランドピン５ｃはスルー
ホール２４を介してグランド層４と電気的に接続される
とともに、フィルタ部品７のグランドピンも、スルーホ
ール２２を介してグランド層４と電気的に接続されてい
る。
【００１６】一方、コンデンサ９は、出力信号線１０の
近傍に実装されており、一方の端子がスルーホール２９
を介してメイン電源プレーン３ｂと電気的に接続され、
他方の端子がスルーホール２８を介してグランド層４と
電気的に接続される。また、バイパスコンデンサ８は、
ドライバＩＣ５の近傍に実装されており、一方の端子が
スルーホール２７を介してサブ電源プレーン３ａと電気
的に接続され、他方の端子がスルーホール２６を介して
グランド層４と電気的に接続される。
近傍に実装されており、一方の端子がスルーホール２９
を介してメイン電源プレーン３ｂと電気的に接続され、
他方の端子がスルーホール２８を介してグランド層４と
電気的に接続される。また、バイパスコンデンサ８は、
ドライバＩＣ５の近傍に実装されており、一方の端子が
スルーホール２７を介してサブ電源プレーン３ａと電気
的に接続され、他方の端子がスルーホール２６を介して
グランド層４と電気的に接続される。
【００１７】ここで、本実施形態のプリント配線板１で
の高周波のリターン電流の流れについて、図２および図
３を参照して説明する。図２は、図１に示したプリント
配線板の、出力信号線に沿った要部断面図である。図３
は、図１に示したプリント基板での電流の流れを説明す
るための平面図であり、各層を並べた状態で示してい
る。
の高周波のリターン電流の流れについて、図２および図
３を参照して説明する。図２は、図１に示したプリント
配線板の、出力信号線に沿った要部断面図である。図３
は、図１に示したプリント基板での電流の流れを説明す
るための平面図であり、各層を並べた状態で示してい
る。
【００１８】ドライバＩＣ５から、高周波信号を含む信
号が出力されるとき、ドライバＩＣ５の出力ピン５ａか
ら出力された信号は、出力信号線１０に流れる。ここ
で、図２に示すように、出力信号線１０と電源層３との
間の絶縁層１１は、容量性や誘導性の結合１２を持つた
め、電源層３に高周波のリターン電流が流れる。従っ
て、図３に示した出力信号線１０から流れた高周波電流
は、電源層３において出力信号線１０の直下のメイン電
源プレーン３ｂに流れ、スルーホール２９→コンデンサ
９→スルーホール２８→グランド層４という経路で流れ
る。グランド層４からは二つの経路に分かれて、ドライ
バＩＣ５のグランドピン５ｃおよび電源ピン５ｂへ向か
う。
号が出力されるとき、ドライバＩＣ５の出力ピン５ａか
ら出力された信号は、出力信号線１０に流れる。ここ
で、図２に示すように、出力信号線１０と電源層３との
間の絶縁層１１は、容量性や誘導性の結合１２を持つた
め、電源層３に高周波のリターン電流が流れる。従っ
て、図３に示した出力信号線１０から流れた高周波電流
は、電源層３において出力信号線１０の直下のメイン電
源プレーン３ｂに流れ、スルーホール２９→コンデンサ
９→スルーホール２８→グランド層４という経路で流れ
る。グランド層４からは二つの経路に分かれて、ドライ
バＩＣ５のグランドピン５ｃおよび電源ピン５ｂへ向か
う。
【００１９】グランドピン５ｃへは、スルーホール２４
によって直接流れる。電源ピン５ｂへは、スルーホール
２６→バイパスコンデンサ８→スルーホール２７→サブ
電源プレーン３ａ→スルーホール２５→ドライバＩＣ５
の電源ピン５ｂという経路で流れる。この流れを上面か
ら見た状態を図４に示す。
によって直接流れる。電源ピン５ｂへは、スルーホール
２６→バイパスコンデンサ８→スルーホール２７→サブ
電源プレーン３ａ→スルーホール２５→ドライバＩＣ５
の電源ピン５ｂという経路で流れる。この流れを上面か
ら見た状態を図４に示す。
【００２０】ここで、リターン電流経路形成用のコンデ
ンサ９を設けなかった場合の高周波電流の経路について
図５を参照して説明する。
ンサ９を設けなかった場合の高周波電流の経路について
図５を参照して説明する。
【００２１】電源層３のメイン電源プレーン３ｂに流れ
込んだ電流は、スルーホール２１→フィルタ部品７を経
由するが、スルーホール２１までの経路では、サブ電源
プレーン３ａによって直線的な最短経路が分断されてい
るためサブ電源プレーン３ａに沿って大きく迂回され
る。そして、フィルタ部品７→スルーホール２２→グラ
ンド層４という経路から、スルーホール２６→バイパス
コンデンサ８→スルーホール２７→サブ電源プレーン３
ａ→スルーホール２５→ドライバＩＣ５の電源ピン５ｂ
という経路で流れる。この流れを上面から見た状態を図
６に示す。
込んだ電流は、スルーホール２１→フィルタ部品７を経
由するが、スルーホール２１までの経路では、サブ電源
プレーン３ａによって直線的な最短経路が分断されてい
るためサブ電源プレーン３ａに沿って大きく迂回され
る。そして、フィルタ部品７→スルーホール２２→グラ
ンド層４という経路から、スルーホール２６→バイパス
コンデンサ８→スルーホール２７→サブ電源プレーン３
ａ→スルーホール２５→ドライバＩＣ５の電源ピン５ｂ
という経路で流れる。この流れを上面から見た状態を図
６に示す。
【００２２】図４と図６のループを比較すると、ループ
の面積が大きく異なることが明らかである。なお、プリ
ント配線板１の厚さ方向の距離は、プリント配線板１の
平面方向の距離に比べて十分に小さいものである。
の面積が大きく異なることが明らかである。なお、プリ
ント配線板１の厚さ方向の距離は、プリント配線板１の
平面方向の距離に比べて十分に小さいものである。
【００２３】以上説明したように、出力信号線１０の近
傍に、スルーホール２８，２９を介してメイン電源プレ
ーンと３ｂグランド層４とを電気的に接続するコンデン
サ９を挿入することで、高周波電流の経路のループを小
さくすることができ、ループ面積に比例するディファレ
ンシャルモードに起因する放射ノイズを低減することが
可能となる。
傍に、スルーホール２８，２９を介してメイン電源プレ
ーンと３ｂグランド層４とを電気的に接続するコンデン
サ９を挿入することで、高周波電流の経路のループを小
さくすることができ、ループ面積に比例するディファレ
ンシャルモードに起因する放射ノイズを低減することが
可能となる。
【００２４】（第２の実施形態）図７は、本発明の第２
の実施形態を表わすプリント配線板を各層ごとに分離し
た状態で示す斜視図である。
の実施形態を表わすプリント配線板を各層ごとに分離し
た状態で示す斜視図である。
【００２５】本実施形態のプリント配線板３１では、グ
ランド層３４は、最上層である部品搭載面３２の下層に
設けられており、電源層３３はグランド層３４の下層に
設けられている。グランド層３４は、サブグランドプレ
ーン３４ａとメイングランドプレーン３４ｂとで構成さ
れる。サブグランドプレーン３４ａとメイングランドプ
レーン３４ｂとは、アース部３４ｃで繋がっているが、
出力信号線４０の投影される位置では分離されて不連続
部分を有する。また、電源層３３は、全面が電源プレー
ンとなっている。
ランド層３４は、最上層である部品搭載面３２の下層に
設けられており、電源層３３はグランド層３４の下層に
設けられている。グランド層３４は、サブグランドプレ
ーン３４ａとメイングランドプレーン３４ｂとで構成さ
れる。サブグランドプレーン３４ａとメイングランドプ
レーン３４ｂとは、アース部３４ｃで繋がっているが、
出力信号線４０の投影される位置では分離されて不連続
部分を有する。また、電源層３３は、全面が電源プレー
ンとなっている。
【００２６】これに伴い、ドライバＩＣ３５は、電源ピ
ン３５ｂがスルーホール４５を介して電源層３３に電気
的に接続されるとともに、グランドピン３５ｃがスルー
ホール４４を介してサブグランドプレーン３４ａに電気
的に接続される。バイパスコンデンサ３８は、一方の端
子がスルーホール４７を介してサブグランドプレーン３
４ａと電気的に接続され、他方の端子がスルーホール４
６を介して電源層３３と電気的に接続される。さらに、
リターン電流経路形成用のコンデンサ３９は、一方の端
子がスルーホール４９を介してメイングランドプレーン
３４ｂと電気的に接続され、他方の端子がスルーホール
４８を介して電源層３３と電気的に接続されている。こ
のコンデンサ３９は、出力信号線４０の近傍、かつ、メ
イングランドプレーン３４ｂの上方のサブグランドプレ
ーン３４ａとの境界の部分に実装される。
ン３５ｂがスルーホール４５を介して電源層３３に電気
的に接続されるとともに、グランドピン３５ｃがスルー
ホール４４を介してサブグランドプレーン３４ａに電気
的に接続される。バイパスコンデンサ３８は、一方の端
子がスルーホール４７を介してサブグランドプレーン３
４ａと電気的に接続され、他方の端子がスルーホール４
６を介して電源層３３と電気的に接続される。さらに、
リターン電流経路形成用のコンデンサ３９は、一方の端
子がスルーホール４９を介してメイングランドプレーン
３４ｂと電気的に接続され、他方の端子がスルーホール
４８を介して電源層３３と電気的に接続されている。こ
のコンデンサ３９は、出力信号線４０の近傍、かつ、メ
イングランドプレーン３４ｂの上方のサブグランドプレ
ーン３４ａとの境界の部分に実装される。
【００２７】なお、ドライバＩＣ３５の出力ピン３５ａ
とレシーバＩＣ３６の入力ピン３６ａとが、部品搭載面
３２に形成された出力信号線４０によって電気的に接続
され、ドライバＩＣ３５からの出力信号がレシーバＩＣ
３６に入力される点は第１の実施形態と同様である。
とレシーバＩＣ３６の入力ピン３６ａとが、部品搭載面
３２に形成された出力信号線４０によって電気的に接続
され、ドライバＩＣ３５からの出力信号がレシーバＩＣ
３６に入力される点は第１の実施形態と同様である。
【００２８】ここで、本実施形態のプリント配線板３２
での高周波のリターン電流の流れについて、図８を参照
して説明する。図８は、図７に示したプリント配線板で
の高周波電流の流れを説明するための平面図であり、各
層を並べた状態で示している。
での高周波のリターン電流の流れについて、図８を参照
して説明する。図８は、図７に示したプリント配線板で
の高周波電流の流れを説明するための平面図であり、各
層を並べた状態で示している。
【００２９】ドライバＩＣ３５から高周波信号を含む信
号が出力されるとき、ドライバＩＣ３５の出力ピン３５
ａから出力された信号は、出力信号線４０に流れる。こ
こで、出力信号線４０が設けられた部品搭載面３２と隣
接するグランド層３４は、容量性や誘導性の結合を持つ
ため、グランド層３４に高周波のリターン電流が流れ
る。
号が出力されるとき、ドライバＩＣ３５の出力ピン３５
ａから出力された信号は、出力信号線４０に流れる。こ
こで、出力信号線４０が設けられた部品搭載面３２と隣
接するグランド層３４は、容量性や誘導性の結合を持つ
ため、グランド層３４に高周波のリターン電流が流れ
る。
【００３０】従って、出力信号線４０から流れた高周波
電流は、グランド層３４内の出力信号線４０の直下の部
分を流れ、スルーホール４９→コンデンサ３９→スルー
ホール４８→電源層３３という経路で流れる。電源層３
３からは二つの経路に分かれて、ドライバＩＣ３５のグ
ランドピン３５ｃおよび電源ピン３５ｂへ向かう。
電流は、グランド層３４内の出力信号線４０の直下の部
分を流れ、スルーホール４９→コンデンサ３９→スルー
ホール４８→電源層３３という経路で流れる。電源層３
３からは二つの経路に分かれて、ドライバＩＣ３５のグ
ランドピン３５ｃおよび電源ピン３５ｂへ向かう。
【００３１】電源ピン３５ｂへは、スルーホール４５に
よって直接流れる。グランドピン３５ｃへは、スルーホ
ール４６→バイパスコンデンサ３８→スルーホール４７
→サブグランドプレーン３４ａ→スルーホール４４→ド
ライバＩＣ３５のグランドピン３５ｃという経路で流れ
る。この流れを上面から見た状態を図９に示す。
よって直接流れる。グランドピン３５ｃへは、スルーホ
ール４６→バイパスコンデンサ３８→スルーホール４７
→サブグランドプレーン３４ａ→スルーホール４４→ド
ライバＩＣ３５のグランドピン３５ｃという経路で流れ
る。この流れを上面から見た状態を図９に示す。
【００３２】一方、リターン電流経路形成用のコンデン
サ３９を設けなかった場合の高周波電流の経路について
図１０を参照して説明する。メイングランドプレーン３
４ｂに流れ込んだ電流は、サブグランドプレーン３４ａ
のスルーホール４４を介してドライバＩＣ３５のグラン
ドピン３５ｃへ流れるが、メイングランドプレーン３４
ｂとサブグランドプレーン３４ａとはアース部３４ｃの
みによって接続されており直線的な経路が分断されてい
るため、大きく迂回した経路をとることになる。また、
電源ピンへ３５ｂは、サブグランドプレーン３４ａ→ス
ルーホール４７→バイパスコンデンサ３８→スルーホー
ル４６→電源層３３→スルーホール４５→ドライバＩＣ
３５の電源ピン３５ｂという経路で流れる。この流れを
上面から見た状態を図１１に示す。
サ３９を設けなかった場合の高周波電流の経路について
図１０を参照して説明する。メイングランドプレーン３
４ｂに流れ込んだ電流は、サブグランドプレーン３４ａ
のスルーホール４４を介してドライバＩＣ３５のグラン
ドピン３５ｃへ流れるが、メイングランドプレーン３４
ｂとサブグランドプレーン３４ａとはアース部３４ｃの
みによって接続されており直線的な経路が分断されてい
るため、大きく迂回した経路をとることになる。また、
電源ピンへ３５ｂは、サブグランドプレーン３４ａ→ス
ルーホール４７→バイパスコンデンサ３８→スルーホー
ル４６→電源層３３→スルーホール４５→ドライバＩＣ
３５の電源ピン３５ｂという経路で流れる。この流れを
上面から見た状態を図１１に示す。
【００３３】図９と図１１のループを比較すると、ルー
プの面積が大きく異なることが明らかである。以上説明
したように、コンデンサ３９を挿入することで、高周波
電流の経路のループを小さくすることができ、ループ面
積に比例するディファレンシャルモードに起因する放射
ノイズを低減することが可能となる。
プの面積が大きく異なることが明らかである。以上説明
したように、コンデンサ３９を挿入することで、高周波
電流の経路のループを小さくすることができ、ループ面
積に比例するディファレンシャルモードに起因する放射
ノイズを低減することが可能となる。
【００３４】（第３の実施形態）図１２は、本発明の第
３の実施形態を表わすプリント配線板を各層ごとに分離
した状態で示す斜視図である。
３の実施形態を表わすプリント配線板を各層ごとに分離
した状態で示す斜視図である。
【００３５】本実施形態のプリント配線板５１も第２の
実施形態と同様に、最上層である部品搭載面５２の下層
に、互いにアース部５４ｃで繋がるサブグランドプレー
ン５４ａとメイングランドプレーン５４ｂとで構成され
るグランド層５４を有し、さらにグランド層５４の下層
に電源層５３を有する構造となっている。
実施形態と同様に、最上層である部品搭載面５２の下層
に、互いにアース部５４ｃで繋がるサブグランドプレー
ン５４ａとメイングランドプレーン５４ｂとで構成され
るグランド層５４を有し、さらにグランド層５４の下層
に電源層５３を有する構造となっている。
【００３６】本実施形態と第２の実施形態とが異なる点
は、リターン電流経路形成用のコンデンサ５９が、一方
の端子がスルーホール６９を介してメイングランドプレ
ーン５４ｂに電気的に接続されるとともに、他方の端子
がスルーホール６８を介してサブグランドプレーン５４
ａに電気的に接続されている点である。
は、リターン電流経路形成用のコンデンサ５９が、一方
の端子がスルーホール６９を介してメイングランドプレ
ーン５４ｂに電気的に接続されるとともに、他方の端子
がスルーホール６８を介してサブグランドプレーン５４
ａに電気的に接続されている点である。
【００３７】その他、バイパスコンデンサ５８が、スル
ーホール６６，６７によってサブグランドプレーン５４
ａおよび電源層５３と電気的に接続される点、ドライバ
ＩＣ５５の電源ピン５５ｂがスルーホール６５によって
電源層５３と電気的に接続される点、ドライバＩＣ５５
のグランドピン５５ｃがスルーホール６４によってサブ
グランドプレーン５４ａと電気的に接続される点、およ
びドライバＩＣ５５の出力ピン５５ａが出力信号線６０
によってレシーバＩＣ５６の入力ピン５６ａと電気的に
接続される点は第２の実施形態と同様である。
ーホール６６，６７によってサブグランドプレーン５４
ａおよび電源層５３と電気的に接続される点、ドライバ
ＩＣ５５の電源ピン５５ｂがスルーホール６５によって
電源層５３と電気的に接続される点、ドライバＩＣ５５
のグランドピン５５ｃがスルーホール６４によってサブ
グランドプレーン５４ａと電気的に接続される点、およ
びドライバＩＣ５５の出力ピン５５ａが出力信号線６０
によってレシーバＩＣ５６の入力ピン５６ａと電気的に
接続される点は第２の実施形態と同様である。
【００３８】ここで、本実施形態のプリント配線板５１
での高周波のリターン電流の流れについて、図１３を参
照して説明する。図１３は、図１２に示したプリント配
線板での高周波電流の流れを説明するための平面図であ
り、各層を並べた状態で示している。
での高周波のリターン電流の流れについて、図１３を参
照して説明する。図１３は、図１２に示したプリント配
線板での高周波電流の流れを説明するための平面図であ
り、各層を並べた状態で示している。
【００３９】ドライバＩＣ５５から高周波信号を含む信
号が出力されるとき、ドライバＩＣ５５の出力ピン５５
ａから出力された信号は、出力信号線６０に流れる。こ
こで、出力信号線６０が設けられた部品搭載面５２と隣
接するグランド層５４は、容量性や誘導性の結合６２を
持つため、グランド層５４に高周波のリターン電流が流
れる。
号が出力されるとき、ドライバＩＣ５５の出力ピン５５
ａから出力された信号は、出力信号線６０に流れる。こ
こで、出力信号線６０が設けられた部品搭載面５２と隣
接するグランド層５４は、容量性や誘導性の結合６２を
持つため、グランド層５４に高周波のリターン電流が流
れる。
【００４０】従って、出力信号線６０から流れた高周波
電流は、グランド層５４内の出力信号線６０の直下の部
分を流れ、スルーホール６９→コンデンサ５９→スルー
ホール６８→サブグランドプレーン５４ａという経路で
流れる。サブグランドプレーン５４ａからは二つの経路
に分かれて、ドライバＩＣ５５のグランドピン５５ｃお
よび電源ピン５５ｂへ向かう。
電流は、グランド層５４内の出力信号線６０の直下の部
分を流れ、スルーホール６９→コンデンサ５９→スルー
ホール６８→サブグランドプレーン５４ａという経路で
流れる。サブグランドプレーン５４ａからは二つの経路
に分かれて、ドライバＩＣ５５のグランドピン５５ｃお
よび電源ピン５５ｂへ向かう。
【００４１】電源ピン５５ｂへは、サブグランドプレー
ン５４ａ→スルーホール６７→バイパスコンデンサ５８
→スルーホール６６→電源層５３→スルーホール６５→
ドライバＩＣ５５の電源ピン５５ｂという経路で流れ
る。グランドピン５５ｃへは、サブグランドプレーン５
４ａ→スルーホール６４→ドライバＩＣ５５のグランド
ピン５５ｃという経路をとる。この流れを上面から見た
状態を図１４に示す。
ン５４ａ→スルーホール６７→バイパスコンデンサ５８
→スルーホール６６→電源層５３→スルーホール６５→
ドライバＩＣ５５の電源ピン５５ｂという経路で流れ
る。グランドピン５５ｃへは、サブグランドプレーン５
４ａ→スルーホール６４→ドライバＩＣ５５のグランド
ピン５５ｃという経路をとる。この流れを上面から見た
状態を図１４に示す。
【００４２】一方、リターン電流経路形成用のコンデン
サを設けなかった場合の高周波電流の経路は、図１０お
よび図１１に示したとおりである。図１４と図１１のル
ープを比較すると、ループの面積が大きく異なることが
明らかである。以上説明したように、コンデンサ５９に
よってサブグランドプレーン５４ａとメイングランドプ
レーン５４ｂとを電気的に接続しても、高周波電流の経
路のループを小さくすることができ、ループ面積に比例
するディファレンシャルモードに起因する放射ノイズを
低減することが可能となる。
サを設けなかった場合の高周波電流の経路は、図１０お
よび図１１に示したとおりである。図１４と図１１のル
ープを比較すると、ループの面積が大きく異なることが
明らかである。以上説明したように、コンデンサ５９に
よってサブグランドプレーン５４ａとメイングランドプ
レーン５４ｂとを電気的に接続しても、高周波電流の経
路のループを小さくすることができ、ループ面積に比例
するディファレンシャルモードに起因する放射ノイズを
低減することが可能となる。
【００４３】上述した第１〜第３の実施形態では、出力
信号線が１本の場合について説明したが、出力信号線が
複数本設けられ、しかも互いに異なる方向に延びている
場合には、それぞれの出力信号線ごとにリターン電流経
路形成用のコンデンサを設ければ良い。
信号線が１本の場合について説明したが、出力信号線が
複数本設けられ、しかも互いに異なる方向に延びている
場合には、それぞれの出力信号線ごとにリターン電流経
路形成用のコンデンサを設ければ良い。
【００４４】
【発明の効果】以上説明したように本発明によれば、信
号線配線層の信号線の近傍に、第１の導体層の特定の部
位同士または第１の導体層と第２の導体層との特定の部
位間を接続するコンデンサを実装することで、信号線を
流れる高周波信号のリターン電流の経路のループの大き
さを小さくすることができる。その結果、このループ面
積に比例するディファレンシャルモードに起因する放射
ノイズを低減することができる。
号線配線層の信号線の近傍に、第１の導体層の特定の部
位同士または第１の導体層と第２の導体層との特定の部
位間を接続するコンデンサを実装することで、信号線を
流れる高周波信号のリターン電流の経路のループの大き
さを小さくすることができる。その結果、このループ面
積に比例するディファレンシャルモードに起因する放射
ノイズを低減することができる。
【図１】本発明の第１の実施形態を表わすプリント配線
板を各層ごとに分離した状態で示す斜視図である。
板を各層ごとに分離した状態で示す斜視図である。
【図２】図１に示したプリント配線板の、出力信号線に
沿った要部断面図である。
沿った要部断面図である。
【図３】図１に示したプリント基板での高周波電流の流
れを説明するための平面図であり、各層を並べた状態で
示している。
れを説明するための平面図であり、各層を並べた状態で
示している。
【図４】図３に示した高周波電流の流れを上面から見た
図である。
図である。
【図５】図１に示したプリント配線板にコンデンサを設
けなかった場合の高周波電流の流れを説明するための平
面図であり、各層を並べた状態で示している。
けなかった場合の高周波電流の流れを説明するための平
面図であり、各層を並べた状態で示している。
【図６】図５に示した高周波電流の流れを上面から見た
図である。
図である。
【図７】本発明の第２の実施形態を表わすプリント配線
板を各層ごとに分離した状態で示す斜視図である。
板を各層ごとに分離した状態で示す斜視図である。
【図８】図７に示したプリント配線板での高周波電流の
流れを説明するための平面図であり、各層を並べた状態
で示している。
流れを説明するための平面図であり、各層を並べた状態
で示している。
【図９】図８に示した高周波電流の流れを上面から見た
図である。
図である。
【図１０】図７に示したプリント配線板にコンデンサを
設けなかった場合の高周波電流の流れを説明するための
平面図であり、各層を並べた状態で示している。
設けなかった場合の高周波電流の流れを説明するための
平面図であり、各層を並べた状態で示している。
【図１１】図１０に示した高周波電流の流れを上面から
見た図である。
見た図である。
【図１２】本発明の第３の実施形態を表わすプリント配
線板を各層ごとに分離した状態で示す斜視図である。
線板を各層ごとに分離した状態で示す斜視図である。
【図１３】図１２に示したプリント配線板での高周波電
流の流れを説明するための平面図であり、各層を並べた
状態で示している。
流の流れを説明するための平面図であり、各層を並べた
状態で示している。
【図１４】図１３に示した高周波電流の流れを上面から
見た図である。
見た図である。
１，３１，５１ プリント配線板 ２，３２，５２ 部品搭載面 ３，３３，５３ 電源層 ３ａ サブ電源プレーン ３ｂ メイン電源プレーン ４，３４，５４ グランド層 ５，３５，５５ ドライバＩＣ ６，３６，５６ レシーバＩＣ ７ フィルタ部品 ８，３８，５８ バイパスコンデンサ ９，３９，５９ コンデンサ １０，４０，６０ 出力信号線 １１ 絶縁層 １２，４２ 結合 ２１〜２９，４４〜４９，６４〜６９ スルーホール ３４ａ，５４ａ サブグランドプレーン ３４ｂ，５４ｂ メイングランドプレーン ３４ｃ，５４ｃ アース部
Claims (6)
- 【請求項１】 高周波信号を出力する電子部品が実装さ
れ前記電子部品から出力された高周波信号が流れる信号
線が設けられた信号線配線層と、前記信号線配線層の下
層に設けられた第１の導体層と、前記第１の導体層の下
層に設けられた第２の導体層とを有し、前記電子部品は
前記第１の導体層および第２の導体層に電気的に接続さ
れるとともに、前記第１の導体層には前記信号線の投影
される位置に導電体の不連続部分があるプリント配線板
において、 前記信号線配線層の前記信号線の近傍には、一方の端子
が前記信号線を流れる高周波信号のリターン電流が流れ
る方向について前記不連続部分の手前で前記第１の導体
層と電気的に接続され、他方の端子が前記第２の導体層
と電気的に接続されるコンデンサが実装されていること
を特徴とするプリント配線板。 - 【請求項２】 前記第１の導体層は、前記電子部品に電
源を供給するための電源層であり、前記第２の導体層は
グランド層である請求項１に記載のプリント配線板。 - 【請求項３】 前記電源層は、前記電子部品に電源を供
給するためのサブ電源プレーンと、前記信号線の投影さ
れる位置で前記サブ電源プレーンと分離されたメイン電
源プレーンとで構成され、 前記信号線配線層には、一方の端子が前記サブ電源プレ
ーンと電気的に接続され、他方の端子が前記グランド層
と電気的に接続されたバイパスコンデンサが実装され、 前記電子部品は、グランドピンが前記グランド層と電気
的に接続されるとともに、電源ピンが前記サブ電源プレ
ーンと電気的に接続されている請求項２に記載のプリン
ト配線板。 - 【請求項４】 高周波信号を出力する電子部品が実装さ
れ前記電子部品から出力された高周波信号が流れる信号
線が設けられた信号線配線層と、前記信号線配線層の下
層に設けられた第１の導体層と、前記第１の導体層の下
層に設けられた第２の導体層とを有し、前記電子部品は
前記第１の導体層および第２の導体層に電気的に接続さ
れるとともに、前記第１の導体層には前記信号線の投影
される位置に導電体の不連続部分があるプリント配線板
において、 前記信号線配線層の前記信号線の近傍には、一方の端子
が前記信号線を流れる高周波信号のリターン電流が流れ
る方向について前記不連続部分の手前で前記第１の導体
層と電気的に接続され、他方の端子が前記不連続部分を
越えた位置で前記第１の導体層と電気的に接続されるコ
ンデンサが実装されていることを特徴とするプリント配
線板。 - 【請求項５】 前記第１の導体層はグランド層であり、
前記第２の導体層は、前記電子部品に電源を供給するた
めの電源層である請求項１または４に記載のプリント配
線板。 - 【請求項６】 前記グランド層は、前記信号線の投影さ
れる位置とは異なる位置で互いに接続されたサブグラン
ドプレーンおよびメイン電源プレーンで構成され、 前記信号線配線層には、一方の端子が前記サブグランド
プレーンと電気的に接続され、他方の端子が前記電源層
と電気的に接続されたバイパスコンデンサが実装され、 前記電子部品は、グランドピンが前記サブグランドプレ
ーンと電気的に接続されるとともに、電源ピンが前記電
源層と電気的に接続されている請求項５に記載のプリン
ト配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03316798A JP3610225B2 (ja) | 1998-02-16 | 1998-02-16 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03316798A JP3610225B2 (ja) | 1998-02-16 | 1998-02-16 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233951A true JPH11233951A (ja) | 1999-08-27 |
| JP3610225B2 JP3610225B2 (ja) | 2005-01-12 |
Family
ID=12378993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03316798A Expired - Fee Related JP3610225B2 (ja) | 1998-02-16 | 1998-02-16 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610225B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1014192C2 (nl) * | 2000-01-26 | 2001-08-08 | Industree B V | Printplaat. |
| JP2001223449A (ja) * | 2000-02-09 | 2001-08-17 | Toshiba Corp | 多層プリント基板 |
| JP2003282781A (ja) * | 2002-03-27 | 2003-10-03 | Minolta Co Ltd | 回路基板 |
| US6937480B2 (en) | 2001-05-14 | 2005-08-30 | Fuji Xerox Co., Ltd. | Printed wiring board |
| KR100708378B1 (ko) | 2004-07-24 | 2007-04-18 | 주식회사 대우일렉트로닉스 | Ｄｃ/ｄｃ 컨버터의 접지 및 파워 서플라이 배선 패턴설계 방법 |
| JP2007173665A (ja) * | 2005-12-26 | 2007-07-05 | Fujitsu Ltd | プリント基板 |
| JP2008130612A (ja) * | 2006-11-16 | 2008-06-05 | Denso Corp | 電子部品内蔵型多層基板 |
| JP2009027140A (ja) * | 2007-06-19 | 2009-02-05 | Canon Inc | プリント回路板 |
| JP2009260124A (ja) * | 2008-04-18 | 2009-11-05 | Aica Kogyo Co Ltd | プリント基板 |
| US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| WO2012039120A3 (en) * | 2010-09-24 | 2012-05-18 | Canon Kabushiki Kaisha | Printed circuit board |
| US8913401B2 (en) | 2012-11-14 | 2014-12-16 | Fuji Xerox Co., Ltd. | Multilayer wiring board |
| JP2016171329A (ja) * | 2011-04-28 | 2016-09-23 | レノボ・イノベーションズ・リミテッド（香港） | ノイズ抑制構造を有する回路基板 |
| JP2021512486A (ja) * | 2018-01-19 | 2021-05-13 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | 電力／接地のグリッド構造体上における、オン−ダイ（ｏｎ−ｄｉｅ）スロット−ライン（ｓｌｏｔ−ｌｉｎｅ）による隔離強化 |
| WO2023076227A3 (en) * | 2021-10-25 | 2023-06-01 | Resonant Link, Inc. | High performance capacitors and current path arrangements |
-
1998
- 1998-02-16 JP JP03316798A patent/JP3610225B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001058224A1 (en) * | 2000-01-26 | 2001-08-09 | The Industree B.V. | Printed circuit board |
| NL1014192C2 (nl) * | 2000-01-26 | 2001-08-08 | Industree B V | Printplaat. |
| JP2001223449A (ja) * | 2000-02-09 | 2001-08-17 | Toshiba Corp | 多層プリント基板 |
| US6937480B2 (en) | 2001-05-14 | 2005-08-30 | Fuji Xerox Co., Ltd. | Printed wiring board |
| JP2003282781A (ja) * | 2002-03-27 | 2003-10-03 | Minolta Co Ltd | 回路基板 |
| KR100708378B1 (ko) | 2004-07-24 | 2007-04-18 | 주식회사 대우일렉트로닉스 | Ｄｃ/ｄｃ 컨버터의 접지 및 파워 서플라이 배선 패턴설계 방법 |
| JP4689461B2 (ja) * | 2005-12-26 | 2011-05-25 | 富士通株式会社 | プリント基板 |
| JP2007173665A (ja) * | 2005-12-26 | 2007-07-05 | Fujitsu Ltd | プリント基板 |
| US7428155B2 (en) | 2005-12-26 | 2008-09-23 | Fujitsu Limited | Printed wiring board including power supply layer and ground layer |
| US8575743B2 (en) | 2006-02-28 | 2013-11-05 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| US8184447B2 (en) | 2006-11-16 | 2012-05-22 | Denso Corporation | Multi-layer electronic part built-in board |
| JP2008130612A (ja) * | 2006-11-16 | 2008-06-05 | Denso Corp | 電子部品内蔵型多層基板 |
| JP2009027140A (ja) * | 2007-06-19 | 2009-02-05 | Canon Inc | プリント回路板 |
| JP2009260124A (ja) * | 2008-04-18 | 2009-11-05 | Aica Kogyo Co Ltd | プリント基板 |
| WO2012039120A3 (en) * | 2010-09-24 | 2012-05-18 | Canon Kabushiki Kaisha | Printed circuit board |
| JP2016171329A (ja) * | 2011-04-28 | 2016-09-23 | レノボ・イノベーションズ・リミテッド（香港） | ノイズ抑制構造を有する回路基板 |
| US8913401B2 (en) | 2012-11-14 | 2014-12-16 | Fuji Xerox Co., Ltd. | Multilayer wiring board |
| JP2021512486A (ja) * | 2018-01-19 | 2021-05-13 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | 電力／接地のグリッド構造体上における、オン−ダイ（ｏｎ−ｄｉｅ）スロット−ライン（ｓｌｏｔ−ｌｉｎｅ）による隔離強化 |
| WO2023076227A3 (en) * | 2021-10-25 | 2023-06-01 | Resonant Link, Inc. | High performance capacitors and current path arrangements |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3610225B2 (ja) | 2005-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621012B2 (en) | Insertion of electrical component within a via of a printed circuit board | |
| JPH11233951A (ja) | プリント配線板 | |
| US4904968A (en) | Circuit board configuration for reducing signal distortion | |
| JP6627648B2 (ja) | 回路基板及びこれを用いた電子回路モジュール | |
| JP5201206B2 (ja) | 多層プリント配線基板 | |
| JP2008527724A (ja) | 差動信号対のために改良されたシグナルインテグリティを備えるプリント回路板等 | |
| JPH07326833A (ja) | Ｅｍｉ放射を抑止する配線パターン | |
| JP2007035710A (ja) | 多層プリント配線板 | |
| JP2988421B2 (ja) | Ｅｍｉ抑制多層プリント基板 | |
| JP4371766B2 (ja) | プリント配線板 | |
| JPH11261238A (ja) | 多層プリント配線板と該多層プリント配線板を搭載した電子機器 | |
| JP2001267701A (ja) | プリント基板 | |
| JPH07272934A (ja) | プリント基板 | |
| JP3610221B2 (ja) | 多層プリント配線基板 | |
| JP2010098162A (ja) | プリント配線基板および設計支援システム | |
| JPH11145570A (ja) | プリント基板 | |
| JPH11145569A (ja) | プリント配線板及びその設計方法 | |
| TW202127974A (zh) | 用於提高穩定性的電阻ｐｃｂ走線 | |
| JP2006302944A (ja) | 多層プリント配線基板 | |
| JP2010062180A (ja) | 多層プリント配線板 | |
| JP2004095786A (ja) | ノイズフィルタおよびノイズフィルタ付き差動信号配線 | |
| JP2001320137A (ja) | 電子装置搭載機器 | |
| JPH1174644A (ja) | 多層プリント配線基板及びその自動配線方法 | |
| JP2000031650A (ja) | プリント基板 | |
| JP2000244128A (ja) | 多層プリント配線基板及びそれを用いたチップ型３端子ノイズフィルタの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |