JPH11121928A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPH11121928A
JPH11121928A JP28033797A JP28033797A JPH11121928A JP H11121928 A JPH11121928 A JP H11121928A JP 28033797 A JP28033797 A JP 28033797A JP 28033797 A JP28033797 A JP 28033797A JP H11121928 A JPH11121928 A JP H11121928A
Authority
JP
Japan
Prior art keywords
signal
wiring board
multilayer wiring
power supply
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28033797A
Other languages
English (en)
Inventor
Toshio Sudo
俊夫 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28033797A priority Critical patent/JPH11121928A/ja
Publication of JPH11121928A publication Critical patent/JPH11121928A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 多層配線基板に形成された信号伝送路の配線
構造で、特に隣接配線からのノイズの低減化を図った多
層配線基板の構造を提供する。 【解決手段】 電源面5と接地面6との間の層内に複数
のペアの信号線(1a、1b)、(2a、2b)、(3
a、3b)が設けらている多層配線基板4で、ペアの信
号線(1a、1b)、(2a、2b)、(3a、3b)
の間に信号線1a、1b、2a、2b、3a、3bの信
号伝送方向に沿って交互に電源面5と接地面6へ接続す
るビア7、8を所定間隔で形成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は多層配線基板に形成
された信号伝送路の配線構造に関し、特に隣接配線同志
のノイズの影響の低減化を図った多層配線基板の構造に
関する。
【0002】
【従来の技術】一般に、プリント配線基板内で発生する
主なノイズは、(イ)素子のスイッチング時に電源、グ
ランド間に流れる過渡電流によるもの。(ロ)多電源化
に伴う電源、グランドプレーンのスリットによるもの。
(ハ)信号の反射やとリターン電流のループによるも
の。(ニ)信号線のクロストークによるもの等が言われ
ている。
【0003】また、配線基板上に形成される信号線の配
線構造は大別すると、基板表層に形成される場合には、
図4(a)に示すような信号線1a、1b、2a、2
b、3a、3bの片面が絶縁層10を介して接地面6で
ある金属面と向かい合っている構造のマイクロストリッ
プ線路構造となり、基板内層に形成される場合には、図
4(b)に示すような信号線1a、1b、2a、2b、
3a、3bの両面が絶縁層10を介して金属面で形成さ
れた接地面6と電源面5とに向かい合っている構造のス
トリップ線路構造になる。これらの場合、電源面5と接
地面6は共に多層配線基板4の全面に亘って形成されて
いる。
【0004】多層配線基板4の構造の場合は、図5に示
すように、多層配線基板4は電源層L1 の表面に形成さ
れた表面導体パターン12だけでなく接地層L4 との間
の内部にも導体層L2 、L3 と絶縁層10を交互に立体
的に配置して、各導体層パターン間をスルホール13等
で電気的に接続されている。ノイズ特性も以下の様な工
夫を行って改善されている。
【0005】(1) 専用の電源バス層L2 (銅箔厚3
5μm)を構成し、電源を低インピーダンス化すること
によって、ノイズレベルを低減して安定な電源を回路に
供給する。
【0006】(2) 専用のグランド層L3 (銅箔厚3
5μm)を構成し、グランドインピーダンスの低下させ
る。
【0007】(3) 信号線の設けられた電源層L1
所定の特性のインピーダンスに制御する。
【0008】
【発明が解決しようとする課題】最近、LSIの集積度
の向上と共に、LSI間の信号伝送にも高速伝送が要求
されてきている。例えば、一つの信号を振幅の小さな2
本の差動信号で送る方式であるLVDS(Low Vo
ltage Differential Signal
ing)の信号伝送方式では、両信号間のタイミングの
ずれであるスキューが小さいことが要求される。スキュ
ーが大きいと信号間のアイパターンがつぶれて信号の識
別精度が低下するためである。スキューを少なくするた
めには差動信号同志の配線長さを等しくすることが通常
行われているが、それだけでは、隣接チャンネルからの
ノイズによるタイミングずれや、電源と接地の配線構造
のアンバランスによるパルスのデューティ比が変わるた
め、差動信号間にスキューが生じて高速信号伝送を妨げ
る要因になっている。
【0009】
【課題を解決するための手段】本発明によれば、電源面
と接地面との間の層内に複数のペアの信号線が設けらて
いる多層配線基板において、前記ペアの信号線間に信号
線の信号伝送方向に沿って交互に電源面と接地面へ接続
するビアが所定間隔で形成されている事を特徴とする多
層配線基板である。
【0010】また本発明によれば、前記各ペアの信号線
は双方が同一層内の水平方向に設けられていることを特
徴とする多層配線基板にある。
【0011】また本発明によれば、前記各ペアの信号線
は各一対が上下に隣接する層内に設けられていることを
特徴とする多層配線基板にある。
【0012】また本発明によれば、前記ビアが形成され
ている所定間隔は信号線を伝送されるパルス信号周期の
1/8以下であることを特徴とする多層配線基板にあ
る。
【0013】また本発明によれば、前記信号線で伝送さ
れる信号が差動信号であることを特徴とする多層配線基
板にある。
【0014】
【発明の実施の形態】以下本発明の実施形態について図
面を参照して説明する。多層配線基板のノイズ対策は実
装技術の面からは、(1)高周波的に安定なGNDを取
ること。(2)回路の入出力のアイソレーションを十分
取ること。(3)回路ブロックごとのアイソレーション
を十分取ることが効果的であると言われている。それら
を具体的に説明すると、(1)については、いわゆるベ
タ接地面を用いることで実現していることが多い。
【0015】(2)については、入出力端子を回路の対
称位置に設け、入出力ラインの結合を防ぎ、場合によっ
ては空間における結合を防ぐために入出力間にシールド
を施している。
【0016】については、電源系におけるアイソレーシ
ョンと信号ラインや空間の結合に対するアイソレーショ
ンに分けられる。前者では、電源ラインにバイパスコン
デンサやフィルタを挿入する方法や、電源の供給元を別
にする等の方法を適宜行う。また、後者については、
(2)と同様に各信号ラインを離して配線する等の方法
や回路ブロック間にシールドを設ける方法を行う、この
とき信号間のシルード方法として、信号配線を接地面で
上下に挟み、信号配線の両側を信号に沿ってビアで上下
の接地面を繋ぐ方法がある。しかし、実際の多層配線基
板においては、上下を同一の接地電位で構成することは
少ないため上下をビアで繋げない。
【0017】図1はそれらを勘案した構成を示す斜視図
で、図2は差動信号伝送を示す回路図である。2本の差
動信号ペアからなる複数の信号チャンネルである信号線
1a、1b、2a、2b、3a、3bが、多層配線基板
4を構成している電源面5と接地面6の内層に一対づつ
同一平面内に配置されている。2本の差動信号間のイン
ピーダンスは回路11の終端部に接続されている反射防
止用抵抗9とほぼ同じ値に設定されている。信号チャン
ネル間には信号チャンネルの信号伝送方向に沿って交互
に、上面の電源面5と接続する電源ビア7と下面の接地
面6と接続する接地ビア8が形成されている。これらの
ビアの間隔のピッチは、信号チャンネルを伝送されるパ
ルス信号波長周期の1/8以下に設定されている。これ
は、使用周波数fに対応する波長をλとしたとき、ビア
ピッチがλ/4になるとピッチ間で共振が発生するため
に、その周波数において信号周波数が通過できなくなる
現象が起こることは分布定数回路で知られている。この
ため、信号の通過帯域を確保するために、ピッチを使用
周波数の2倍のピッチ以上、即ち、物理的なピッチをλ
/8以下と設定した。
【0018】これらの構成により、それぞれの信号チャ
ンネルは回路的に区画されるので、相互に隣接した信号
チャンネルからの電磁気的干渉が大幅に軽減される。
【0019】図3は本発明の別の実施の形態を示す斜視
図で、2本の差動信号ペアからなる複数の信号チャンネ
ルである信号線(1a、1b)、(2a、2b)、(3
a、3b)を、多層配線基板4の電源面5と接地面6と
の内層に互いに上下となる関係で2層を使って形成は位
置する。前記の実施の形態と同様に2本の差動信号間の
インピーダンス特性は、終端に接続された反射防止用抵
抗9とほぼ同じ値に設定されている。信号チャンネル間
には信号チャンネルの信号伝送方向に沿って交互に、上
面の電源面5と接続する電源ビア7と下面の接地面6と
接続する接地ビア8が形成されている。これらのビアの
間隔のピッチは、信号チャンネルを伝送されるパルス信
号波長周期の1/8以下に設定されている。
【0020】これらの構成により、前記の実施の形態と
同様に、それぞれの信号チャンネルは回路的に区画され
るので、相互に隣接した信号チャンネルからの電磁気的
干渉が大幅に軽減される。
【0021】上記実施の形態で用いられたビアは通常の
方法で形成する。例えば、基板にセラミック塗布膜の選
択的な露光処理、現像処理によって形成される貫通凹部
にビアホール導体となる導体を充填して形成する。従っ
て、回路11に流れる電流に応じてビアホール導体の形
状、径等を任意に形成することが出来る。
【0022】
【発明の効果】以上に述べたように、本発明によれば多
層配線基板で電源面と接地面との間に設けられた信号線
の間の信号の伝送方向に沿って、交互に電源面と接地面
へ接続するビアを所定間隔で設けたので、隣接する信号
線間の電磁気的干渉ノイズの少ない良好な高速信号伝送
が得られた。
【図面の簡単な説明】
【図1】本発明の多層配線基板の一実施の形態を示す斜
視図。
【図2】差動信号伝送を示す要部回路図。
【図3】本発明の多層配線基板の別の実施の形態を示す
斜視図。
【図4】従来の配線基板の構造を示す側面図。
【図5】従来の多層配線基板の断面図。
【符号の説明】
1a、1b…信号線 2a、2b…信号線 3a、3b…信号線 4…多層配線基板 5…電源面 6…接地面 7…電源ビア 8…接地ビア

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 電源面と接地面との間の層内に複数のペ
    アの信号線が設けらている多層配線基板において、前記
    ペアの信号線間に信号線の信号伝送方向に沿って交互に
    電源面と接地面へ接続するビアが所定間隔で形成されて
    いる事を特徴とする多層配線基板。
  2. 【請求項2】 前記各ペアの信号線は双方が同一層内の
    水平方向に設けられていることを特徴とする請求項1記
    載の多層配線基板。
  3. 【請求項3】 前記各ペアの信号線は各一対が上下に隣
    接する層内に設けられていることを特徴とする請求項1
    記載の多層配線基板。
  4. 【請求項4】 前記ビアが形成されている所定間隔は信
    号線を伝送されるパルス信号周期の1/8以下であるこ
    とを特徴とする請求項1記載の多層配線基板。
  5. 【請求項5】 前記信号線で伝送される信号が差動信号
    であることを特徴とする請求項1記載の多層配線基板。
JP28033797A 1997-10-14 1997-10-14 多層配線基板 Pending JPH11121928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28033797A JPH11121928A (ja) 1997-10-14 1997-10-14 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28033797A JPH11121928A (ja) 1997-10-14 1997-10-14 多層配線基板

Publications (1)

Publication Number Publication Date
JPH11121928A true JPH11121928A (ja) 1999-04-30

Family

ID=17623605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28033797A Pending JPH11121928A (ja) 1997-10-14 1997-10-14 多層配線基板

Country Status (1)

Country Link
JP (1) JPH11121928A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7175457B2 (en) 2003-09-30 2007-02-13 J.S.T. Mfg. Co., Ltd. Fast transmission-use connector
WO2008010445A1 (fr) * 2006-07-19 2008-01-24 Nec Corporation Carte à circuit imprimé multicouche
JP2011114263A (ja) * 2009-11-30 2011-06-09 Kyocer Slc Technologies Corp 配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7175457B2 (en) 2003-09-30 2007-02-13 J.S.T. Mfg. Co., Ltd. Fast transmission-use connector
WO2008010445A1 (fr) * 2006-07-19 2008-01-24 Nec Corporation Carte à circuit imprimé multicouche
JP2011114263A (ja) * 2009-11-30 2011-06-09 Kyocer Slc Technologies Corp 配線基板

Similar Documents

Publication Publication Date Title
JP3206561B2 (ja) 多層配線基板
EP0069102B1 (en) Impedance matching stripline transition for microwave signals
US4725878A (en) Semiconductor device
US4673904A (en) Micro-coaxial substrate
US4047132A (en) Multilayer printed circuit boards
JP2005183949A (ja) 低クロストークノイズのプリント回路ボード、及びその製造方法
US6479765B2 (en) Vialess printed circuit board
US7259968B2 (en) Tailoring impedances of conductive traces in a circuit board
JP2001015925A (ja) プリント基板
JPH11233951A (ja) プリント配線板
JPH04307799A (ja) 特に高周波動作用の多層印刷回路板
US6388205B1 (en) Printed circuit board with shielded circuitry
JPS6318697A (ja) 多層配線基板
EP1594353A1 (en) High frequency multilayer printed wiring board
JPH08242078A (ja) プリント基板
JPH04793A (ja) プリント配線板における電磁波シールド層とアース回路の接続方法
JP2001267701A (ja) プリント基板
JPH11121928A (ja) 多層配線基板
JP2005123520A (ja) プリント配線板
JPH04802A (ja) トリプレート線路形基板間接続素子
JPH0227836B2 (ja)
JPH05129789A (ja) 電子機器のシールド構造
JP2846803B2 (ja) 多層配線基板
JP2004304134A (ja) 配線基板及びその製造方法
KR100852003B1 (ko) 인쇄회로기판에서의 비아홀을 이용한 접지 구조 및 상기접지 구조를 적용한 회로 소자