JPH04793A - プリント配線板における電磁波シールド層とアース回路の接続方法 - Google Patents

プリント配線板における電磁波シールド層とアース回路の接続方法

Info

Publication number
JPH04793A
JPH04793A JP2102146A JP10214690A JPH04793A JP H04793 A JPH04793 A JP H04793A JP 2102146 A JP2102146 A JP 2102146A JP 10214690 A JP10214690 A JP 10214690A JP H04793 A JPH04793 A JP H04793A
Authority
JP
Japan
Prior art keywords
terminal
printed wiring
shielding layer
layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2102146A
Other languages
English (en)
Other versions
JP2767312B2 (ja
Inventor
Hirotaka Okonogi
弘孝 小此木
Katsutomo Nikaido
勝友 二階堂
Junichi Ichikawa
純一 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2102146A priority Critical patent/JP2767312B2/ja
Priority to US07/657,456 priority patent/US5196230A/en
Priority to GB9108306A priority patent/GB2244867B/en
Publication of JPH04793A publication Critical patent/JPH04793A/ja
Application granted granted Critical
Publication of JP2767312B2 publication Critical patent/JP2767312B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電磁波シールド層を設けたプリント配線板に
おけるプリント配線回路のアース回路と電磁波シールド
層の接続方法に関する。
〔従来の技術］ 従来のプリント配線板においてはプリント配線回路間あ
るいは外部機器間との電磁波による回路の誤動作を防止
すべく、前記プリント配線回路の全面あるいは局部を、
その上側に絶縁層を介して電磁波シールド層を設けるこ
とによりシールドする方法が採用されている。
しかして、前記プリント配線板におけるｍｌ波シールド
層とプリント配線回路のアース回路との接続は、第２図
に示す如く、基板１の一面に設けられたプリント配線回
路２の上側に絶縁層３を形成するに当たって、プリント
配線回路２のうちのアース回路端子部（以下アース端子
という）４の上側にこのアース端子４の径と同径の開口
径から成る接続部（以下ターミナルという）５を開口し
て形成し、しかる後前記絶縁層３上側に設けられる電磁
波シールド層６の形成時に前記ターミナル４中に充填さ
れる導電材料によって電磁波シールド層６とアース端子
４を電気的に接続するターミナル５が形成され、前記電
磁波シールド層６とプリント配線回路２をターミナル５
により電気的に接続することにより形成される。
〔発明が解決しようとする課題〕
しかるに、前記プリント配線板７における電磁波シール
ド層６とアース端子４との接続は１を磁波シールド層６
の形成と同時に形成されるターミナル５を介して行われ
るが、通常、電磁波シールド層６は導電ペーストをシル
ク印刷によって塗布することにより形成されるもので、
ターミナル５の電気的接続不良や安定性に不均一を生ず
る欠点を有するものであった。
すなわち、プリント配線回路２の上側に形成される絶縁
Ｎ３とアース端子４間のターミナル５の凹部面積は配線
回路の高密度化に伴って限定された小スペースとならざ
るを得す、勢い、前記電磁波シールド層６の形成時にお
ける導電ペーストの塗布時に、同ペーストがターミナル
５中にスムースに充填されず、気泡を生したり、あるい
は、開口部のエツジによってターミナル５中へのペース
トの進入が阻害されてカスを生したりする現象が発生し
、ターミナル５における安定した接続状態を得られない
欠点を有するのであった。
因って、本発明は前記プリント配線板における電磁波シ
ールド層とプリント配線回路のアース回路の接続方法に
おける前記欠点に鑑みて開発されたもので、電磁波シー
ルド層とアース回路の接続を常に安定した状態にて実施
し得る接続方法の提供を目的とするものである。
〔課題を解決するための手段および作用〕本発明の接続
方法は基板の片面あるいは両面に形成されたプリント配
線回路の上側に絶縁層を介して電磁波シールド層を設け
るとともに前記プリント配線回路のアース回路と前記電
磁波シールド層を電気的に接続するプリント配線板にお
ける電磁波シールド層とアース回路の接続方法において
、前記絶縁層を複数の絶縁層にて形成する工程と該絶縁
層の形成工程における各絶縁層の前記アース回路の開口
径を、前記プリント配線回路側より前記電磁波シールド
層側の各層に至る程漸次大径化して形成する工程とから
成るものである。
しかして、ターミナル形成工程における絶縁層の形成を
複数層の形成工程とするとともに各層の形成工程におけ
るターミナル開口径を漸次大径化する工程によってター
ミナルの開口部を盃状の形状となし、電磁波シールド層
の形成工程における導電ペーストのターミナルに対する
塗布時の充填性を適確化するとともに充填時の気泡ある
いはカスレの発生を防止し得る。
〔実施例〕
以下本発明の実施例を図面とともに説明する。
第１図は本発明の一実施例を示す説明図である。
図において、プリント配線板７は、基板１の上側に所要
のパターンからなるプリント配線回路２を形成するとと
もにこのプリント配線回路２の上側に絶縁層（以下アン
ダーレジストという）３を形成した後、このアンダーレ
ジスト３の上側に電磁波シールド層６を形成することに
より構成されている。
また、前記電磁波シールド層６とプリント配線回路２の
アース端子４とはターミナル５により電気的に接続され
ることにより構成されている。
しかして、前記ターミナル５を介する電磁波シールド層
６の接続は前記アンダーレジスト３の形成工程における
ターミナル５の開口部の形成工程と前記電磁波シールド
層６の導電ペーストのターミナル５の開口部に対する充
填によるターミナル５の形成工程とから成るものである
。
因って、前記アンダーレジスト３の形成工程は、３層の
アンダーレジスト３ａ、３ｂおよび３ｃの各層を順次形
成する工程から成るとともに各アンダーレジスト３ａ、
３ｂおよび３Ｃの形成に当たっては、プリント配線回路
２のアース端子４上側に形成するターミナル５の開口部
の径を、アース端子４の径に対して、プリント配線回路
２例のアンダーレジスト３ａより電磁波シールド層６側
のアンダーレジス）３ｃに至る程（図面においては下側
のアンダーレジスト３ａより上側のアンダーレジス）３
Ｃに至る程）漸次大径化（例えば下側のアンダーレジス
ト３ａの開口径をアース端子４と同径とするとともにア
ンダーレジスト３ｂの開口径はそれより０．２ａａ＋大
径化し、かつアンダーレジスト３ｃの開口径はそれより
さらに０．２ｍ大径とする等）することにより、アース
端子４上側に盃状の凹部から成るターミナル５の開口部
を形成するものである。
尚、図示の場合には各アンダーレジス）３ａ。
３ｂおよび３ｃの各開口部間に段差を設けた形状となっ
ているが、各開口部間に段差のない連続した傾斜面から
成る盃状部によって実施することも可能であるとともに
アンダーレジスト３の層数については図示の３層の構成
に限定されず、２層あるいは３層以上の複数層の形成に
よる実施も可能である。
また、各アンダーレノスト層３ａ、３ｂおよび３ｃの形
成はシルク印刷等、従来公知の方法に因って実施し得る
。
さらに、前記電磁波シールド層６の形成に当たっては、
熱硬化性等の導電ペーストをシルク印刷等の方法によっ
て、前記アンダーレジスト３上側に塗布することによっ
て実施するものである。
そして、前記導電ペーストの塗布およびそれの硬化によ
りプリント配線板７のプリント配線回路２に要求される
ｉｉｉ磁波シールド層６を形成することができるととも
に前記導電ペーストの塗布時にターミナル５の開口部中
に導電ペーストが充電され、硬化処理によってターミナ
ル５が形成され、電磁波シールド層６とアース端子４と
の電気的な接続を完了することができる。
特に、ターミナル５の開口部に対する前記導電ペースト
の充填状態は、開口部が盃状に形成されているために、
たとえ開口面積が限定されている場合でも、スムースに
充填され、導電ペーストの充填量の不足や、気泡の発生
あるいはカスレを防止することができ、安定した接続状
態を得ることができる。
尚、実施例では片面のプリント配線板について適用した
実施例を示したが、両面あるいは多層のプリント配線板
についても同様に実施し得る。
〔発明の効果〕 本発明のプリント配線板における電磁波シールド層とア
ース回路の接続方法によれば、電磁波シールド層とアー
ス回路を常に安定した状態にて接続することができ、品
質の均質を計ることができるとともにこの種製品の精度
および耐久性を向上することができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す説明図、第２図は従来
のターミナルを示す説明図である。 １・・・基板 ２・・プリント配線回路 ３・・・絶縁層（アンダーレジスト） ４・・・アース回路端子部（アース端子）５・・接続部
（ターミナル） ６・・・電磁波シールド層 ７・・・プリント配置板 特許出願人　日本シイエムケイ株式会社■・・・プリン
ト配線板 第 図 第 図

Claims (3)

    【特許請求の範囲】
  1. （１）基板の片面あるいは両面に形成されたプリント配
    線回路の上側に絶縁層を介して電磁波シールド層を設け
    るとともに前記プリント配線回路のアース回路と前記電
    磁波シールド層を電気的に接続するプリント配線板にお
    ける電磁波シールド層とアース回路の接続方法において
    、 前記絶縁層を複数の絶縁層にて形成する工程と該絶縁層
    の形成工程における各絶縁層の前記アース回路の開口径
    を、前記プリント配線回路側より前記電磁波シールド層
    側の各層に至る程漸次大径化して形成する工程とから成
    るプリント配線板における電磁波シールド層とアース回
    路の接続方法。
  2. （２）前記絶縁層は少なくとも３層の絶縁層から成る請
    求項１記載のプリント配線板における電磁波シールド層
    とアース回路の接続方法。
  3. （３）前記各絶縁層のアース回路の開口径は、各層にお
    ける開口径の差を０．２ｍｍとして成る請求項１記載の
    プリント配線板における電磁波シールド層とアース回路
    の接続方法。
JP2102146A 1990-04-18 1990-04-18 プリント配線板における電磁波シールド層とアース回路の接続方法 Expired - Fee Related JP2767312B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2102146A JP2767312B2 (ja) 1990-04-18 1990-04-18 プリント配線板における電磁波シールド層とアース回路の接続方法
US07/657,456 US5196230A (en) 1990-04-18 1991-02-19 Method for connecting an electromagnetic wave shielding layer with a ground circuit in a printed circuit board
GB9108306A GB2244867B (en) 1990-04-18 1991-04-18 Method for connecting an electromagnetic wave shielding layer and a ground circuit in a printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2102146A JP2767312B2 (ja) 1990-04-18 1990-04-18 プリント配線板における電磁波シールド層とアース回路の接続方法

Publications (2)

Publication Number Publication Date
JPH04793A true JPH04793A (ja) 1992-01-06
JP2767312B2 JP2767312B2 (ja) 1998-06-18

Family

ID=14319609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2102146A Expired - Fee Related JP2767312B2 (ja) 1990-04-18 1990-04-18 プリント配線板における電磁波シールド層とアース回路の接続方法

Country Status (3)

Country Link
US (1) US5196230A (ja)
JP (1) JP2767312B2 (ja)
GB (1) GB2244867B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293004A (en) * 1991-09-02 1994-03-08 Nippon Cmk Corp. Printed circuit board having an electromagnetic shielding layer
JPH08107257A (ja) * 1991-09-30 1996-04-23 Cmk Corp 電磁波シールドを有するプリント配線板の製造方法
EP0838136A1 (de) * 1995-07-07 1998-04-29 Optiprint AG Leitende verbindung und verfahren zum herstellen derselben
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
US6150895A (en) * 1999-01-25 2000-11-21 Dell Usa, L.P. Circuit board voltage plane impedance matching
US7209368B2 (en) * 2003-01-30 2007-04-24 Endicott Interconnect Technologies, Inc. Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
US7478472B2 (en) * 2004-03-03 2009-01-20 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with signal wire shielding
US7679005B2 (en) * 2005-03-23 2010-03-16 Endicott Interconnect Technologies, Inc. Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same
JP4888797B2 (ja) * 2010-02-18 2012-02-29 Ｎｅｃインフロンティア株式会社 キーボタン
CN110213882B (zh) * 2019-06-27 2022-04-12 广德通灵电子有限公司 一种铝基板
US11056441B2 (en) 2019-12-05 2021-07-06 Apple Inc. Electromagnetic shielding of compact electronic modules
CN111312078B (zh) * 2020-03-05 2022-03-08 武汉华星光电半导体显示技术有限公司 显示面板及其侧面邦定方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789760A (en) * 1985-04-30 1988-12-06 Advanced Micro Devices, Inc. Via in a planarized dielectric and process for producing same

Also Published As

Publication number Publication date
JP2767312B2 (ja) 1998-06-18
GB9108306D0 (en) 1991-06-05
GB2244867B (en) 1993-12-15
GB2244867A (en) 1991-12-11
US5196230A (en) 1993-03-23

Similar Documents

Publication Publication Date Title
EP0379686B1 (en) Printed circuit board
US6542379B1 (en) Circuitry with integrated passive components and method for producing
US5956843A (en) Multilayer printed wiring board and method of making same
US4668332A (en) Method of making multi-layer printed wiring boards
JPH04793A (ja) プリント配線板における電磁波シールド層とアース回路の接続方法
JPH02241078A (ja) シールド層を備えるプリント配線板
JP2631548B2 (ja) シールド層を備えるプリント配線板
US5262596A (en) Printed wiring board shielded from electromagnetic wave
EP0312682B1 (en) Printed circuit board
US6388205B1 (en) Printed circuit board with shielded circuitry
JPH1168313A (ja) プリント配線基板
US5210379A (en) Printed wiring board with electromagnetic wave shielding layer
JP3203279B2 (ja) シ−ルド層を有する可撓性回路基板
US6230401B1 (en) Method and an arrangement in an electronics system
JPH04794A (ja) 電磁波シールド層を有するプリント配線板
JPH021915Y2 (ja)
JPH0720943Y2 (ja) 多層プリント配線板
JPH01183196A (ja) 多層印刷配線板装置の製造方法
JP2774183B2 (ja) 電磁シールドプリント基板の製造方法
JPH066031A (ja) プリント配線板の製造方法
JPH08107257A (ja) 電磁波シールドを有するプリント配線板の製造方法
JPH01183195A (ja) 多層印刷配線板装置の製造方法
JPH10135640A (ja) プリント配線板の構造及びその製造方法
JPH02139993A (ja) 印刷配線基板の製造方法
JPH0478197A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080410

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090410

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees