JP2007173665A

JP2007173665A - プリント基板

Info

Publication number: JP2007173665A
Application number: JP2005371512A
Authority: JP
Inventors: Tomoyuki Nakao; 友幸中尾
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-12-26
Filing date: 2005-12-26
Publication date: 2007-07-05
Anticipated expiration: 2025-12-26
Also published as: US7428155B2; US20070144770A1; JP4689461B2

Abstract

【課題】確実に電源ノイズを低減することができるプリント基板を提供する。
【解決手段】島状の電源用導電層２４と電源用の導電層２５とは導電片３７で接続される。同様に、島状のグラウンド用導電層とグラウンド用の導電層とは導電片で接続される。電子回路部品には島状の電源用導電層２４および島状のグラウンド用導電層から電流が供給される。導電片にはコンデンサが接続される。電源ノイズは必ず導電片を通過する。その結果、導電片を行き交う電源ノイズは確実にコンデンサに流れ込む。こうして電源ノイズは十分に抑制される。プリント基板から電源ノイズに基づく電波の放射は抑制される。
【選択図】図４

Description

本発明は、電源用の導電層およびグラウンド用の導電層を備えるプリント基板に関する。

電源用の導電層およびグラウンド用の導電層を備えるプリント基板は広く知られる。プリント基板の表面にはＬＳＩ（大規模集積回路）チップが実装される。ＬＳＩチップは電源用の導電層およびグラウンド用の導電層に接続される。電源用の導電層およびグラウンド用の導電層にはチップコンデンサいわゆるパスコンが接続される。パスコンは電源ノイズを減衰させる。
特開平６−２４４５６２号公報特開平１１−２３３９５１号公報

例えば特許文献１や特許文献２には、分離された電源用の導電層やグラウンド用の導電層が開示される。これら導電層にビアを介してパスコンは接続される。こういった場合、電源ノイズは導電層全域に広がってしまう。その結果、電源ノイズの低減は十分に確保されることができない。電源ノイズに基づきプリント基板から電波が放射してしまう。

本発明は、上記実状に鑑みてなされたもので、確実に電源ノイズを低減することができるプリント基板を提供することを目的とする。

上記目的を達成するために、本発明によれば、第１絶縁層と、第１絶縁層の表面に形成される電源用の第１導電層と、電子回路部品の投影像で象られ、第１絶縁層の表面で第１導電層から隔てられる島状の電源用第２導電層と、第１および第２導電層を相互に接続する第１導電片と、第２絶縁層と、第２絶縁層の表面に形成されるグラウンド用の第３導電層と、電子回路部品の投影像で象られ、第２絶縁層の表面で第３導電層から隔てられる島状のグラウンド用第４導電層と、第３および第４導電層を相互に接続する第２導電片と、第１および第２導電片に接続されるコンデンサとを備えることを特徴とするプリント基板が提供される。

こういったプリント基板では、電源用の第１導電層から電源用第２導電層に電流が供給される。電源用第２導電層の電流はプリント基板上の電子回路部品に流れ込む。電子回路部品は供給される電流に基づき動作する。電子回路部品の動作電流はグラウンド用第４導電層に逃される。電流はグラウンド用第４導電層からグラウンド用の第３導電層に流れ込む。この第３導電層から電流はプリント基板の外部に逃される。

このとき、第１導電層から第２導電層に向かう電流の流路は導電片で狭められる。同時に、第４導電層から第３導電層に向かう電流の流路は導電片で狭められる。したがって、電流内のノイズすなわち電源ノイズは必ず導電片を通過する。その結果、導電片を行き交う電源ノイズは確実にコンデンサに流れ込む。こうして電源ノイズは十分に抑制される。プリント基板から電源ノイズに基づく電波の放射は抑制される。こういったプリント基板では、第２導電片の輪郭は少なくとも部分的に第１導電片の投影像で象られることが望まれる。

第１導電片は電子回路部品のクロック端子に最も近い位置で第２導電層に接続されればよい。同様に、第２導電片は電子回路部品のクロック端子に最も近い位置で第４導電層に接続されればよい。クロック信号の戻り電流は最短の経路で流通することができる。こうしてクロック信号では波形の乱れは抑制される。ノイズの発生は極力低減されることができる。プリント基板からクロック信号に基づく電波の放射は低減されることができる。

第１導電層は、第１絶縁層の表面で相互に隔てられる複数の島状導電層に分割されてもよい。こうして島状導電層には個別に電流が供給されることができる。島状導電層から個別に電子回路部品に電流は供給されることができる。異なる動作電圧の電流が電子回路部品に供給されることができる。

プリント基板では、第１および第２導電層並びに第１導電片の組み合わせと、第３および第４導電層並びに第２導電片の組み合わせとは交互に複数対で配置されてもよい。こういった積層構造によれば、隣接する電源用第２導電層およびグラウンド用第４導電層の間で層間容量は高められることができる。その結果、静電容量は増大する。静電容量の増大に応じて電源ノイズの減衰は増強されることができる。

第３導電層は第２導電層の投影像に少なくとも部分的に重なってもよい。こういった重なりに応じて層同士の間には小容量の静電結合が確立されることができる。こういった結合はギガヘルツ（ＧＨｚ）単位の信号で波形の乱れを抑制することができる。

以上のようなプリント基板は、第３絶縁層と、第３絶縁層の表面に形成される電源用の第５導電層と、電子回路部品の投影像で象られ、第３絶縁層の表面で第５導電層から隔てられる島状の電源用第６導電層と、第５および第６導電層を相互に接続する第３導電片とをさらに備えてもよい。この種のプリント基板では、島状の電源用第２導電層および島状の電源用第６導電層から電子回路部品に向けて個別に電流は供給されることができる。異なる動作電圧の電流が電子回路部品に供給されることができる。

その他、プリント基板は、第３絶縁層と、第３絶縁層の表面に形成されるグラウンド用の第５導電層と、前記電子回路部品の投影像で象られ、第３絶縁層の表面で第５導電層から隔てられるグラウンド用第６導電層と、第５および第６導電層を相互に接続する第３導電片と、第４および第６導電層の間に配置される第２導電層の周囲で第４および第６導電層を相互に接続する複数のビアとをさらに備えてもよい。ビアは島状の電源用第２導電層のシールドとして機能する。その結果、第２導電層から電波の放射は著しく抑制されることができる。

以上のように本発明によれば、確実に電源ノイズを低減することができるプリント基板は提供される。

以下、添付図面を参照しつつ本発明の一実施形態を説明する。

図１は本発明の一実施形態に係るプリント基板ユニット１１を概略的に示す。プリント基板ユニット１１はプリント基板１２を備える。プリント基板１２の表面には例えば１以上のＬＳＩチップ１３ａ、１３ｂ…が実装される。個々のＬＳＩチップ１３ａ、１３ｂには電源ピン１４およびグラウンドピン１５並びに複数本の信号ピン１６が接続される。

プリント基板１２の表面には配線パターン１７が形成される。配線パターン１７は例えば銅といった導電材料から構成される。配線パターン１７には個々の信号ピン１６が半田付けされる。

図２に示されるように、配線パターン１７は表層の第１絶縁層１８の表面に受け止められる。第１絶縁層１８は第２絶縁層１９の表面に受け止められる。第２絶縁層１９の表面には島状のグラウンド層２１、２１が形成される。後述されるように、島状のグラウンド層２１は個々のＬＳＩチップ１３ａ、１３ｂの投影像で象られる。

第２絶縁層１９の表面で島状のグラウンド層２１、２１の周囲にはグラウンド用の導電層２２が形成される。グラウンド用の導電層２２は島状のグラウンド層２１から第２絶縁層１９の表面で隔てられる。ここでは、島状のグラウンド層２１、２１同士は第２絶縁層１９の表面で相互に隔てられる。

第２絶縁層１９は第３絶縁層２３の表面に受け止められる。第３絶縁層２３の表面には島状の電源層２４、２４が形成される。後述されるように、島状の電源層２４は個々のＬＳＩチップ１３ａ、１３ｂの投影像で象られる。

第３絶縁層２３の表面で島状の電源層２４、２４の周囲には電源用の導電層２５が形成される。電源用の導電層２５は島状の電源層２４から第３絶縁層２３の表面で隔てられる。ここでは、島状の電源層２４、２４同士は第３絶縁層２３の表面で相互に隔てられる。

第３絶縁層２３は第４絶縁層２６の表面に受け止められる。第４絶縁層２６の表面には例えば配線パターン２７が形成される。こういった配線パターン２７は例えば前述の配線パターン１７に電気的に接続されてもよい。こういった接続にあたってプリント基板１２内にはビア（図示されず）が形成されればよい。ビアは第１〜第３絶縁層１８、１９、２３を貫通すればよい。配線パターン２７は例えば銅といった導電材料から構成されればよい。

島状のグラウンド層２１、２１にはビア２８が接続される。ビア２８はグラウンド層２１の表面から立ち上がる。ビア２８は第１絶縁層１８を貫通する。ビア２８の上端はＬＳＩチップ１３ａ、１３ｂのグラウンドピン１５に接続される。こうしてグラウンド層２１とＬＳＩチップ１３ａ、１３ｂとの間で電気的導通は確立される。

同様に、島状の電源層２４、２４にはビア２９が接続される。ビア２９は電源層２４の表面から立ち上がる。ビア２９は第１および第２絶縁層１８、１９並びに島状のグラウンド層２１を貫通する。このとき、島状のグラウンド層２１には貫通孔が形成される。ビア２９は貫通孔に受け入れられる。こうしてビア２９とグラウンド層２１との電気的導通は回避される。

第４絶縁層２６の裏面には個々のＬＳＩチップ１３ａ、１３ｂごとにチップコンデンサ３１が実装される。このチップコンデンサ３１は島状のグラウンド層２１および島状の電源層２４に接続される。接続にあたってプリント基板１２内にはビア３２、３３が確立される。一方のビア３２はビア２９に接続される。ビア３２は第３および第４絶縁層２３、２６を貫通する。貫通にあたってビア３２と配線パターン２７との接触は回避される。他方のビア３３はグラウンド層２１に接続される。接続にあたってビア３３は第２〜第４絶縁層１９、２３、２６を貫通する。貫通にあたってビア３３と配線パターン２７および電源層２４との接触は回避される。すなわち、島状の電源層２４には貫通孔が区画される。貫通孔はビア３３を受け入れる。こういったチップコンデンサ３１の働きでＬＳＩチップ１３ａ、１３ｂに出入りする信号では波形の乱れは抑制されることができる。チップコンデンサ３１の容量はＬＳＩチップ１３ａ、１３ｂの動作周波数に応じて設定される。ここでは、例えばマイクロファラッド単位の容量のチップコンデンサが用いられる。

図３に示されるように、グラウンド層２１、２１の輪郭はＬＳＩチップ１３ａ、１３ｂの投影像で象られる。投影像には、ＬＳＩチップ１３ａ、１３ｂの半導体本体だけでなく電源ピン１４やグラウンドピン１５といった電極端子が含まれる。ただし、これらグラウンド層２１は、隣接するＬＳＩチップの投影像に重ならない限り、ＬＳＩチップ１３ａ、１３ｂの投影像よりも広い範囲に広がってもよい。グラウンド層２１には貫通孔３４が区画される。この貫通孔３４は電源ピン１５の投影像に基づき配置される。貫通孔３４に前述のビア２９は受け入れられる。

第２絶縁層１９の表面でグラウンド層２１と導電層２２との間には導電片３５が配置される。導電片３５はグラウンド層２１と導電層２２との間で電気的導通を確立する。導電片３５では、通過する電流で著しく電気抵抗が高まらない程度に電流の流通路は狭められる。こうしてグラウンド層２１は導電片３５のみで周囲の導電層２２に接続される。導電片３５はＬＳＩチップ１３ａ、１３ｂのクロックピン１６ａに最も近い位置でグラウンド層２１に接続される。クロックピン１６ａはＬＳＩチップ１３ａ、１３ｂ内のクロックドライバに接続される。

図４に示されるように、電源層２４、２４の輪郭は同様にＬＳＩチップ１３ａ、１３ｂの投影像で象られる。投影像には、ＬＳＩチップ１３ａ、１３ｂの半導体本体だけでなく電源ピン１４やグラウンドピン１５といった電極端子が含まれる。ただし、これら電源層２４は、隣接するＬＳＩチップの投影像に重ならない限り、ＬＳＩチップ１３ａ、１３ｂの投影像よりも広い範囲に広がってもよい。電源層２４の輪郭は対応するグラウンド層２１の投影像で規定されることが望まれる。電源層２４には貫通孔３６が区画される。この貫通孔３６に前述のビア３３は受け入れられる。

第３絶縁層２３の表面で電源層２４と導電層２５との間には導電片３７が配置される。導電片３７は電源層２４と導電層２５との間で電気的導通を確立する。導電片３７では、通過する電流で著しく電気抵抗が高まらない程度に電流の流通路は狭められる。こうして電源層２４は導電片３７のみで周囲の導電層２５に接続される。導電片３７はＬＳＩチップ１３ａ、１３ｂのクロックピン１６ａに最も近い位置で電源層２４に接続される。導電片３７の輪郭は導電片３５の投影像に象られる。導電片３５、３７同士は絶縁層を挟んで相互に向き合わせられる。

図５に示されるように、第４絶縁層２６の裏面には個々のＬＳＩチップ１３ａ、１３ｂごとにチップコンデンサ３８が実装される。このチップコンデンサ３８は導電片３５、３７に接続される。接続にあたってプリント基板１２内にはビア３９、４１が確立される。一方のビア３９は導電片３５に接続される。ビア３９は第２〜第４絶縁層１９、２３、２６を貫通する。他方のビア４１は導電片３７に接続される。ビア４１は第３および第４絶縁層２３、２６を貫通する。ビア３９は導電片３７およびビア４１からずれて配置される。したがって、ビア３９とビア４１および導電片３７との接触は回避される。

プリント基板ユニット１１では電源用の導電層２５から導電層２４に動作電圧の電流が供給される。導電層２４の電流はビア２９からＬＳＩチップ１３ａ、１３ｂの電源ピン１４に流れ込む。ＬＳＩチップ１３ａ、１３ｂは供給される電流に基づき動作する。

ＬＳＩチップ１３ａ、１３ｂの動作電流はグラウンドピン１５からグラウンド層２１に逃される。電流はグラウンド層２１からグラウンド用の導電層２２に流れ込む。この導電層２２から電流はプリント基板の外部に逃される。

このとき、導電層２５から導電層２２に向かう電流の流路は導電片３５、３７で狭められる。したがって、電流内のノイズすなわち電源ノイズは必ず導電片３５、３７を通過する。その結果、導電片３５、３７を行き交う電源ノイズは確実にチップコンデンサ３８に流れ込む。こうして電源ノイズは十分に抑制される。プリント基板ユニット１１から電源ノイズに基づく電波の放射は抑制される。ここでは、チップコンデンサ３８には例えばピコファラッド単位の容量のコンデンサが用いられればよい。

しかも、プリント基板ユニット１１では導電片３５、３７はＬＳＩチップ１３ａ、１３ｂのクロックピン１６ａに最も近い位置でグラウンド層２１および電源層２４に接続される。したがって、クロック信号の戻り電流は最短の経路で流通することができる。こうしてクロック信号では波形の乱れは抑制される。ノイズの発生は極力低減されることができる。プリント基板ユニット１１からクロック信号に基づく電波の放射は低減されることができる。

この種のプリント基板ユニット１１では、例えば図６に示されるように、複数の電源層２４、２４…に跨って１個のＬＳＩチップ４２が配置されてもよい。ここでは、ＬＳＩチップ４２に２種類の動作電圧が供給される。すなわち、個々の電源層２４、２４には個別に電源ピン１４ａ、１４ｂが接続される。電源層２４、２４ごとに異なる動作電圧の電流が供給される。こういった電流の供給にあたって電源層２４、２４には個別に電源用の導電層２５ａ、２５ｂが接続されればよい。前述と同様に、電源層２４および導電層２５ａの間や電源層２４および導電層２５ｂの間には導電片３７、３７が形成されればよい。グラウンドピン１５は共通のグラウンド層２１に接続されればよい。導電片３５、３７にはチップコンデンサ３８が接続されればよい。

こういった場合には、例えば図７に示されるように、１個のＬＳＩチップ４２に対して動作電圧ごとに電源層２４ａ、２４ｂ…が配置されてもよい。こういった電源層２４ａ、２４ｂの実現にあたって、第３絶縁層２３の表面には、前述と同様に、島状の電源層２４ａおよび電源用の導電層２５ａが確立される。同様に、第４絶縁層２６の表面には島状の電源層２４ｂおよび電源用の導電層２５ｂが確立される。その他、第４絶縁層２６は絶縁層の積層体上に受け止められてもよい。積層体では動作電圧の種類に応じて個々の絶縁層の表面に電源層２４および電源用の導電層２５が形成されればよい。電源ピン１４ａはビア２９で電源層２４ａに接続される。電源ピン１４ｂはビア２９で電源層２４ｂに接続される。電源ピン１４ａのビア３２と電源層２４ｂとの間で電気的導通は回避される。同時に、電源ピン１４ｂのビア２９と電源層２４ａとの間で電気的導通は回避される。前述と同様に、電源層２４ａおよび導電層２５ａの間や電源層２４ｂおよび導電層２５ｂの間には導電片３７が形成されればよい。グラウンドピン１５は共通のグラウンド層２１に接続されればよい。個々の導電片３７、３７ごとにそれぞれチップコンデンサ３８、３８が接続されればよい。

プリント基板ユニット１１では、例えば図８に示されるように、島状のグラウンド層２１、２１…および電源層２４、２４…が交互に複数対にわたって積層されてもよい。こういった積層構造によれば、グラウンド層２１および電源層２４の間で層間容量が高められる。その結果、静電容量は増大する。静電容量の増大に応じて電源ノイズの減衰は増強されることができる。チップコンデンサ３８は１つのグラウンド層２１と１つの電源層２４との間に接続されればよい。

その他、こういったプリント基板ユニット１１では、例えば図９に示されるように、隣り合う層同士の間でグラウンド層２１と導電層２５の投影像とが部分的に重なり合ってもよい。こういった重なりに基づき層同士の間には小容量の静電結合が確立されることができる。こういった結合はギガヘルツ（ＧＨｚ）単位の信号で波形の乱れを抑制することができる。グラウンド層２１は周囲の導電層２２から完全に分離してもよく、同様に、電源層２４は周囲の導電層２５から完全に分離してもよい。チップコンデンサ３８は１つのグラウンド層２１と１つの電源層２４との間に接続されればよい。

加えて、こういったプリント基板ユニット１１では、例えば図１０に示されるように、島状の電源層２４の周囲で島状のグラウンド層２１ａ、２１ｂ同士がビア４３、４３…で相互に接続されてもよい。ここでは、第２絶縁層１９の表面にグラウンド層２１ａが形成される。グラウンド層２１ａの周囲にはグラウンド用の導電層２２が形成される。グラウンド層２１ａは完全に導電層２２から分離される。第３絶縁層２３の表面に電源層２４は形成される。電源層２４の周囲には、前述と同様に電源用の導電層２５が形成される。電源層２４および導電層２５は導電片３７で相互に接続される。第３絶縁層２３を受け止める第４絶縁層の表面にはグラウンド層２１ｂが形成される。グラウンド層２１ｂの周囲には、前述と同様に、グラウンド用の導電層２２が形成される。グラウンド層２１ｂおよび導電層２２は導電片３５で相互に接続される。ビア４３は電源層２４のシールドとして機能する。その結果、電源層２４から電波の放射は著しく抑制されることができる。ビア２９は第１および第２絶縁層１８、１９並びに第１グラウンド層２１ａを貫通する。ビア２９とグラウンド層２１ａとの間で電気的導通は回避される。ＬＳＩチップ１３ａのグラウンドピン１５はビア２８でグラウンド層２１ａに接続されればよい。前述のビア３３はグラウンド層２１ｂに接続されればよい。

なお、前述のプリント基板ユニット１１ではＬＳＩチップ１３ａ、１３ｂ、４２の実装にあたって電源ピン１４およびグラウンドピン１５並びに信号ピン１６に代えて球形の接続端子が用いられてもよい。

（付記１）第１絶縁層と、第１絶縁層の表面に形成される電源用の第１導電層と、電子回路部品の投影像で象られ、第１絶縁層の表面で第１導電層から隔てられる島状の電源用第２導電層と、第１および第２導電層を相互に接続する第１導電片と、第２絶縁層と、第２絶縁層の表面に形成されるグラウンド用の第３導電層と、電子回路部品の投影像で象られ、第２絶縁層の表面で第３導電層から隔てられる島状のグラウンド用第４導電層と、第３および第４導電層を相互に接続する第２導電片と、第１および第２導電片に接続されるコンデンサとを備えることを特徴とするプリント基板。

（付記２）付記１に記載のプリント基板において、前記第２導電片の輪郭は少なくとも部分的に前記第１導電片の投影像で象られることを特徴とするプリント基板。

（付記３）付記１に記載のプリント基板において、前記第１導電片は電子回路部品のクロック端子に最も近い位置で前記第２導電層に接続されることを特徴とするプリント基板。

（付記４）付記１に記載のプリント基板において、前記第２導電片は電子回路部品のクロック端子に最も近い位置で前記第４導電層に接続されることを特徴とするプリント基板。

（付記５）付記１に記載のプリント基板において、前記第１導電層は、前記第１絶縁層の表面で相互に隔てられる複数の島状導電層に分割されることを特徴とするプリント基板。

（付記６）付記１に記載のプリント基板において、第１および第２導電層並びに第１導電片の組み合わせと、第３および第４導電層並びに第２導電片の組み合わせとは交互に複数対で配置されることを特徴とするプリント基板。

（付記７）付記１に記載のプリント基板において、前記第３導電層は前記第２導電層の投影像に少なくとも部分的に重なることを特徴とするプリント基板。

（付記８）付記１に記載のプリント基板において、第３絶縁層と、第３絶縁層の表面に形成される電源用の第５導電層と、電子回路部品の投影像で象られ、第３絶縁層の表面で第５導電層から隔てられる島状の電源用第６導電層と、第５および第６導電層を相互に接続する第３導電片とをさらに備えることを特徴とするプリント基板。

（付記９）付記１に記載のプリント基板において、第３絶縁層と、第３絶縁層の表面に形成されるグラウンド用の第５導電層と、前記電子回路部品の投影像で象られ、第３絶縁層の表面で第５導電層から隔てられるグラウンド用第６導電層と、第５および第６導電層を相互に接続する第３導電片と、第４および第６導電層の間に配置される前記第２導電層の周囲で第４および第６導電層を相互に接続する複数のビアとをさらに備えることを特徴とするプリント基板。

本発明の一実施形態に係るプリント基板ユニットの外観を部分的に示す斜視図である。プリント基板ユニットでプリント基板の構造を概略的に示す拡大部分垂直断面図である。絶縁層の表面に形成される島状のグラウンド層およびグラウンド用の導電層を概略的に示す拡大平面図である。絶縁層の表面に形成される島状の電源層および電源用の導電層を概略的に示す拡大平面図である。島状のグラウンド層および島状の電源層の間で接続関係を概略的に示す拡大部分垂直断面図である。一変形例に係るプリント基板を概略的に示す拡大平面図である。他の変形例に係るプリント基板の構造を概略的に示す拡大部分垂直断面図である。さらに他の変形例に係るプリント基板の構造を概略的に示す拡大部分垂直断面図である。さらに他の変形例に係るプリント基板の構造を概略的に示す拡大部分垂直断面図である。さらに他の変形例に係るプリント基板の構造を概念的に示す拡大部分斜視図である。

符号の説明

１２プリント基板、１３ａ（１３ｂ）電子回路部品（ＬＳＩチップ）、１６ａクロック端子、２１島状のグラウンド用第４導電層、２１ａ（２１ｂ）島状のグラウンド用第４導電層、２２グラウンド用の第３導電層、２４島状の電源用第２導電層、２４ａ島状の電源用第２導電層、２４ｂ島状の電源用第６導電層、２５電源用の第１導電層、２５ａ電源用の第１導電層、２５ｂ電源用の第５導電層、３５第２導電片、３７第１導電片、３８コンデンサ、４２電子回路部品（ＬＳＩチップ）、４３ビア。

Claims

第１絶縁層と、第１絶縁層の表面に形成される電源用の第１導電層と、電子回路部品の投影像で象られ、第１絶縁層の表面で第１導電層から隔てられる島状の電源用第２導電層と、第１および第２導電層を相互に接続する第１導電片と、第２絶縁層と、第２絶縁層の表面に形成されるグラウンド用の第３導電層と、電子回路部品の投影像で象られ、第２絶縁層の表面で第３導電層から隔てられる島状のグラウンド用第４導電層と、第３および第４導電層を相互に接続する第２導電片と、第１および第２導電片に接続されるコンデンサとを備えることを特徴とするプリント基板。
請求項１に記載のプリント基板において、前記第１導電片は電子回路部品のクロック端子に最も近い位置で前記第２導電層に接続されることを特徴とするプリント基板。
請求項１に記載のプリント基板において、前記第２導電片は電子回路部品のクロック端子に最も近い位置で前記第４導電層に接続されることを特徴とするプリント基板。
請求項１に記載のプリント基板において、第１および第２導電層並びに第１導電片の組み合わせと、第３および第４導電層並びに第２導電片の組み合わせとは交互に複数対で配置されることを特徴とするプリント基板。
請求項１に記載のプリント基板において、第３絶縁層と、第３絶縁層の表面に形成される電源用の第５導電層と、電子回路部品の投影像で象られ、第３絶縁層の表面で第５導電層から隔てられる島状の電源用第６導電層と、第５および第６導電層を相互に接続する第３導電片とをさらに備えることを特徴とするプリント基板。