KR101021551B1

KR101021551B1 - 전자기 밴드갭 구조를 구비하는 인쇄회로기판

Info

Publication number: KR101021551B1
Application number: KR1020090089611A
Authority: KR
Inventors: 김한; 한미자; 봉강욱; 정효직
Original assignee: 삼성전기주식회사
Priority date: 2009-09-22
Filing date: 2009-09-22
Publication date: 2011-03-16
Also published as: US20110067916A1; US8314341B2

Abstract

전자기 밴드갭 구조를 구비하는 인쇄회로기판이 개시된다. 상기 인쇄회로기판은, 노이즈를 차폐하는 전자기 밴드갭 구조물이 내부에 삽입되는 인쇄회로기판으로서, 상기 밴드갭 구조물은, 제1 도전판; 상기 제1 도전판과 상이한 평면 상에 배치되는 제2 도전판; 상기 제2 도전판과 상이한 평면 상에 배치되는 제3 도전판; 상기 제2 도전판과 상이한 평면 상에 배치되는 연결패턴부; 상기 제2 도전판이 배치되는 평면을 경유하여 상기 제1 도전판과 상기 연결패턴부의 일단을 연결하는 제1 스티칭 비아부; 및 상기 제2 도전판이 배치되는 평면을 경유하여 상기 제3 도전판과 상기 연결패턴부의 타단을 연결하는 제2 스티칭 비아부를 포함한다.

기판, 전자기 밴드갭 구조, 차폐

Description

전자기 밴드갭 구조를 구비하는 인쇄회로기판{printed circuit board having electromagnetic bandgap structure}

본 발명은 기판에 관한 것으로서, 보다 구체적으로는 전자기 밴드갭 구조(EBG structure)를 이용하여 전자기 간섭 노이즈(EMI noise)를 저감시킬 수 있는 노이즈 저감 기판에 관한 것이다.

EMI(Electromagnetic interference) 문제는 전자제품의 동작주파수가 고속화되면서 고질적인 노이즈 문제로 인식되어 왔다. 특히, 최근 들어 전자제품의 동작주파수가 수십 MHz ~ 수 GHz 대로 되면서 이러한 EMI 문제는 더더욱 심각해져서 해결책이 절실히 필요한 상황이다. 특히, 기판에서의 EMI 문제 중에서 기판 에지(edge)에서 발생하는 노이즈의 해결책에 대한 연구가 이루어지지 않아, 기판에서의 노이즈를 전면적으로 차단하는데 한계를 가지고 있다.

EMI 노이즈는 어느 하나의 전자회로, 소자, 부품 등에서 발생한 전자기파(EM wave)가 다른 회로, 소자, 부품 등으로 전달됨으로써 간섭에 의한 노이즈 문제를 발생시키는 원인이 되는 노이즈를 말한다. 이와 같은 EMI 노이즈를 크게 분류하면, 도 1에 도시된 바와 같이, 방사 노이즈(radiation noise)와 전도 노이즈(conduction noise)로 나눌 수 있다.

이 중, 기판의 상부(즉, 전자부품의 탑재면)로 방사되는 방사 노이즈의 경우에는 메탈 캡 등의 전자기 차폐용 캡으로 기판 상부 영역을 쉴드(shield)함으로써 해결하는 방식이 일반적이지만, 전도 노이즈의 저감을 위한 방법을 찾는 것은 매우 어려운 일이다. 또한, 이러한 문제는 디지털 전자기기의 동작주파수가 증가하면서, 점점 복잡해져 해결이 더욱 더 어려워 지고 있다.

본 발명은 보다 다양한 주파수 대역의 노이즈를 용이하게 저감시켜 공간 활용도, 제조 비용, 소비 전력 등의 측면에서도 유리한 이점을 갖는 노이즈 저감 인쇄회로기판을 제공한다.

본 발명의 일 측면에 따르면, 노이즈를 차폐하는 전자기 밴드갭 구조물이 내부에 삽입되는 인쇄회로기판으로서, 상기 밴드갭 구조물은, 제1 도전판; 상기 제1 도전판과 상이한 평면 상에 배치되는 제2 도전판; 상기 제2 도전판과 상이한 평면 상에 배치되는 제3 도전판; 상기 제2 도전판과 상이한 평면 상에 배치되는 연결패턴부; 상기 제2 도전판이 배치되는 평면을 경유하여 상기 제1 도전판과 상기 연결 패턴부의 일단을 연결하는 제1 스티칭 비아부; 및 상기 제2 도전판이 배치되는 평면을 경유하여 상기 제3 도전판과 상기 연결패턴부의 타단을 연결하는 제2 스티칭 비아부를 포함하는 것을 특징으로 하는 인쇄회로기판이 제공된다.

상기 제1 스티칭 비아부는, 상기 제2 도전판과 동일 평면 상에 배치되고, 상기 제2 도전판과 전기적으로 분리되는 제1 유도패턴; 및 상기 제1 유도패턴의 양단과, 상기 제1 도전판 및 상기 연결패턴부를 각각 전기적으로 연결하는 한 쌍의 비아를 포함할 수 있다.

또한, 상기 제1 도전판과 상기 제3 도전판 및 상기 연결패턴부는 모두 동일한 평면 상에 배치될 수 있다.

본 발명의 바람직한 실시예에 따르면, 보다 다양한 주파수 대역의 노이즈를 용이하게 저감시켜 공간 활용도, 제조 비용, 소비 전력 등의 측면에서도 유리한 이점이 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것 으로 이해되어야 한다.

본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.

본 실시예에 따른 인쇄회로기판은, 도 1에 도시된 바와 같이 어느 하나의 전자회로, 소자 등(예를 들면 디지털 칩)에서 발생한 전자기파가 다른 회로, 소자 등(예를 들면 RF 칩)으로 전달되는 현상을 방지하기 위해, 그 내부에 전자기 밴드갭 구조물이 구비된다. 즉, 인쇄회로기판 내부에 삽입된 전자기 밴드갭 구조물이 노이즈를 차폐하는 것이다.

전자기 밴드갭 구조물은, 제1 도전판(10)과; 상기 제1 도전판(10)과 상이한 평면 상에 배치되는 제2 도전판(20); 상기 제2 도전판(20)과 상이한 평면 상에 배치되는 제3 도전판(30); 상기 제2 도전판과 상이한 평면 상에 배치되는 연결패턴부(52); 상기 제2 도전판(20)이 배치되는 평면을 경유하여 상기 제1 도전판(10)과 상기 연결패턴부(52)의 일단을 연결하는 제1 스티칭 비아부(VS1); 및 상기 제2 도전판(20)이 배치되는 평면을 경유하여 상기 제3 도전판(30)과 상기 연결패턴부(52)의 타단을 연결하는 제2 스티칭 비아부(VS2)를 포함한다.

이 때, 제1 스티칭 비아부(VS1)와 제2 스티칭 비아부(VS2)는 제2 도전판(20)에 형성된 클리어런스 홀(22)에 의해 제2 도전판(20)과는 전기적으로 분리된다. 이 러한 구조를 통하여, 서로 이격되어 배치되는 제1 도전판(10)과 제3 도전판(30)은, 제1 도전판(10) -> 제1 스티칭 비아부(VS1) -> 연결패턴부(52) -> 제2 스티칭 비아부(VS2) -> 제3 도전판(30)과 같은 경로를 통해 서로 전기적으로 연결된다.

즉, 본 실시예에 따르면, 전자기 밴드갭 구조물을 구성하는 도전판들(10, 30)을 서로 연결함에 있어서, 각종 패턴(51, 52, 53)들과 비아(41, 42, 43, 44)를 반복적으로 배치함으로써, 커패시턴스와 인덕턴스를 자유롭게 증가시킬 수 있게 되고, 같은 크기로도 낮은 주파수대에서 저지대역(Stopband)을 구현할 수도 있다.

뿐만 아니라, 도전판(10, 30)의 크기 및/또는 형상, 도전판(10, 30)과 연결패턴부(52) 사이의 거리, 비아들(41, 42, 43, 44) 사이의 거리 및 연결패턴부(52)의 길이 등을 통해, 여러 개의 저지대역 주파수를 만들 수 있거나 차폐되는 주파수의 대역폭(bandwidth)을 넓힐 수도 있다.

이러한 전자기 밴드갭 구조물은, 전도되는 노이즈를 차폐할 필요가 있는 곳에 적절히 배치될 수 있으며, 필요에 따라 1열 또는 2열 이상으로 배치될 수도 있다.

한편, 도 2에 도시된 바와 같이, 상기 제1 스티칭 비아부(VS1)는 제2 도전판(20)과 동일 평면 상에 배치되는 제1 유도패턴(51)과, 상기 제1 유도패턴(51)의 양단을 상기 연결패턴부(52)에 각각 연결하는 한 쌍의 비아(41, 42)를 포함할 수 있다.

이 때, 도 2에 도시된 바와 같이, 상기 제1 도전판(10)과 상기 제3 도전판(30) 및 상기 연결패턴부(52)는 모두 동일한 평면 상에 배치될 수 있다. 보다 구 체적으로, 연결패턴부(52)는 상기 제1 도전판(10)과 상기 제3 도전판(30) 사이에 배치될 수 있다. 이 경우, 연결패턴부(52)와 제1 도전판(10) 사이, 연결패턴부(52)와 제3 도전판(30) 사이에 커패시턴스 성분을 추가할 수 있게 되며, 전체적으로 2층 구조를 갖는 전자기 밴드갭 구조물이 형성될 수 있게 된다. 그러나 반드시 이에 한정되는 것은 아니며, 연결패턴부(52)를 별도의 평면에 형성할 수도 있음은 물론이다.

다른 한편, 도 2에는 제1 스티칭 비아부(VS1)가 하나의 유도패턴(51)과 한 쌍의 비아(41, 42)로 이루어지는 모습이 도시되어 있으나, 반드시 이에 한정되는 것은 아니고, 2 이상의 패턴과 두 쌍 이상의 비아가 반복적으로 배치되는 구조를 가질 수도 있을 것이다. 이는 제2 스티칭 비아부(VS2)의 경우도 마찬가지이다.

도 2를 통해 도시된 구조물이 특정 주파수 대역의 신호를 차폐하는 전자기 밴드갭 구조물로서 기능할 수 있는 원리는 다음과 같다.

제2 도전판(20)과 제1 및 제3 도전판(10, 30) 사이에는 유전체(5)가 개재되며, 이에 의해 제2 도전판(20)과 제1 및 제3 도전판(10, 30) 사이, 제1 도전판(10)과 연결패턴부(52) 사이, 제3 도전판(30)과 연결패턴부(52) 사이에 캐패시턴스(capacitance) 성분이 존재하게 된다. 또한, 제1 스티칭 비아부(VS1)와 연결패턴부(52) 및 제2 스티칭 비아부(VS2)에 의하여 이웃하는 2개의 도전판(10, 30) 간에는 비아(41) -> 유도패턴(51) -> 비아(42) -> 연결패턴부(52) -> 비아(43) -> 유도패턴(53) -> 비아(44)를 경유하는 인덕턴스(inductance) 성분도 존재하게 된다.

이때, 캐패시턴스 성분은 제2 도전판(20)과 제1 및 제3 도전판(10, 30) 사 이, 및 도전판(10, 30)과 연결패턴부(52) 사이의 이격 간격, 유전체(5)를 구성하는 유전 물질의 유전율, 도전판의 크기, 형상, 면적 등과 같은 다양한 팩터에 의해 그 값이 변화될 수 있다.

인덕턴스 성분 또한 비아(41, 42, 43, 44), 유도패턴(51, 53), 연결패턴부(52)의 형상, 길이, 두께, 폭, 단면적 등과 같은 팩터에 의해 그 값이 변화될 수 있다. 예를 들어, 인덕턴스 값을 증가시키기 위해 연결패턴부(52)를 곡선, 나선 등과 같이 절곡된 형상을 갖도록 형성할 수도 있으며, 비아의 수를 짝수 배로 증가시킬 수도 있다. 따라서, 상술한 다양한 팩터들을 적절히 조정, 설계하게 되면, 도 2에 도시된 구조물을 목적 주파수 대역의 특정 신호 또는 특정 노이즈의 제거 또는 차폐를 위한 전자기 밴드갭 구조(electro bandgap structure)로서 활용할 수 있다.

도 3은 도 2의 전자기 밴드갭 구조물의 등가회로도이다. 전술한 설계 팩터들의 변경을 통하여, 도 3에 도시된 인덕턴스 성분(L1, L2, L3, L4)과 커패시턴스 성분(C1, C2, C3, C4)들을 자유롭게 변경할 수 있게 되며, 그 결과 같은 크기로도 낮은 주파수대에서 저지대역(Stopband) 특성을 구현할 수 있다. 또한, 다양한 설계 변경을 통해 여러 개의 저지대역 주파수를 만들 수도 있고, 차폐할 수 있는 주파수의 대역폭(bandwidth)을 넓힐 수도 있다.

도 4에는 노이즈를 차폐하고자 하는 두 영역(200, 300) 사이에 전술한 전자기 밴드갭 구조물이 한 줄로 배치되어 있는 모습이 도시되어 있으며, 도 5에는 전자기 밴드갭 구조물이 두 줄로 배치되어 있는 모습이 도시되어 있다. 인쇄회로기판 내에 설계 공간이 충분히 확보되는 경우라면 가급적 많은 수의 전자기 밴드갭 구조 물을 형성하는 것이 노이즈 저감 측면에서 유리하다고 할 수 있을 것이다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1은 인쇄회로기판에서 노이즈가 전달되는 모습을 나타내는 도면.

도 2는 본 발명의 일 실시예에 전자기 밴드갭 구조물이 내장된 인쇄회로기판을 나타내는 사시도.

도 3은 도 2의 전자기 밴드갭 구조물의 등가회로도.

도 4는 본 발명의 일 실시예에 전자기 밴드갭 구조물이 내장된 인쇄회로기판을 나타내는 평면도.

도 5는 본 발명의 다른 실시예에 전자기 밴드갭 구조물이 내장된 인쇄회로기판을 나타내는 평면도.

<도면의 주요부분에 대한 부호의 설명>

10: 제1 도전판

20: 제2 도전판

30: 제3 도전판

VS1, VS2 : 스티칭 비아부

52: 연결패턴부

Claims

노이즈를 차폐하는 전자기 밴드갭 구조물이 내부에 삽입되는 인쇄회로기판으로서,

상기 밴드갭 구조물은,

제1 도전판;

상기 제1 도전판과 상이한 평면 상에 배치되는 제2 도전판;

상기 제2 도전판과 상이한 평면 상에 배치되는 제3 도전판;

상기 제2 도전판과 상이한 평면 상에 배치되는 연결패턴부;

상기 제2 도전판이 배치되는 평면을 경유하여 상기 제1 도전판과 상기 연결패턴부의 일단을 연결하는 제1 스티칭 비아부; 및

상기 제2 도전판이 배치되는 평면을 경유하여 상기 제3 도전판과 상기 연결패턴부의 타단을 연결하는 제2 스티칭 비아부를 포함하는 것을 특징으로 하는 인쇄회로기판.
제1항에 있어서,

상기 제1 스티칭 비아부는,

상기 제2 도전판과 동일 평면 상에 배치되고, 상기 제2 도전판과 전기적으로 분리되는 제1 유도패턴; 및

상기 제1 유도패턴의 양단과, 상기 제1 도전판 및 상기 연결패턴부를 각각 전기적으로 연결하는 한 쌍의 비아를 포함하는 것을 특징으로 하는 인쇄회로기판.
제1항 또는 제2항에 있어서,

상기 제1 도전판과 상기 제3 도전판 및 상기 연결패턴부는 모두 동일한 평면 상에 배치되는 것을 특징으로 하는 인쇄회로기판.
제3항에 있어서,

상기 연결패턴부는 상기 제1 도전판과 상기 제3 도전판 사이에 배치되는 것을 특징으로 하는 인쇄회로기판.
제1항에 있어서,

상기 연결패턴부는 절곡된 형상을 갖는 것을 특징으로 하는 인쇄회로기판.