JP6627648B2 - 回路基板及びこれを用いた電子回路モジュール - Google Patents

回路基板及びこれを用いた電子回路モジュール Download PDF

Info

Publication number
JP6627648B2
JP6627648B2 JP2016106897A JP2016106897A JP6627648B2 JP 6627648 B2 JP6627648 B2 JP 6627648B2 JP 2016106897 A JP2016106897 A JP 2016106897A JP 2016106897 A JP2016106897 A JP 2016106897A JP 6627648 B2 JP6627648 B2 JP 6627648B2
Authority
JP
Japan
Prior art keywords
winding
wire
terminal electrodes
wires
wound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016106897A
Other languages
English (en)
Other versions
JP2017216260A (ja
Inventor
友成　寿緒
寿緒 友成
小林　努
努 小林
恵美 伊藤
恵美 伊藤
佑磨 小間屋
佑磨 小間屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016106897A priority Critical patent/JP6627648B2/ja
Priority to US15/605,623 priority patent/US10277193B2/en
Publication of JP2017216260A publication Critical patent/JP2017216260A/ja
Application granted granted Critical
Publication of JP6627648B2 publication Critical patent/JP6627648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2823—Wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/38—Auxiliary core members; Auxiliary coils or windings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0092—Inductor filters, i.e. inductors whose parasitic capacitance is of relevance to consider it as filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は回路基板に関し、特に、コモンモードフィルタが搭載される回路基板に関する。また、本発明は、回路基板にコモンモードフィルタが搭載されてなる電子回路モジュールに関する。
コモンモードフィルタは、差動信号線路に重畳するコモンモードノイズを除去するための素子として、携帯電子機器や車載用ＬＡＮなど、多くの電子機器に幅広く使用されている。ここで、差動信号線路における信号の対称性（信号バランス）を高く保つためには、差動信号線路と重なるよう回路基板にグランドパターンを配置することが必要である（特許文献１参照）。
特開２０１２−０１５３９５号公報
しかしながら、ランドパターンを含めた差動信号線路の全体がグランドパターンと重なる構成では、一部のパラメータに関して信号品質がかえって低下することがあった。この現象は、Ｓｄｃ１１特性と呼ばれるパラメータに関して顕著に発生する。Ｓｄｃ１１特性とは、コモンモードフィルタに入力されたコモンモード信号がディファレンシャル信号に変換されて反射する割合を示す特性である。
したがって、本発明は、コモンモードフィルタが搭載される回路基板であって、より高い信号品質を得ることが可能な回路基板を提供することを目的とする。また、本発明は、回路基板にコモンモードフィルタが搭載されてなる電子回路モジュールであって、より高い信号品質を得ることが可能な電子回路モジュールを提供することを目的とする。
本発明者らは、上記の現象について鋭意研究を重ねた結果、ランドパターン部分で生じる容量成分のばらつきが原因であることを見いだした。
本発明は、このような技術的知見に基づき成されたものであって、本発明による回路基板は、対を成す第１及び第２の端子電極と、対を成す第３及び第４の端子電極とを備えるコモンモードフィルタが搭載される回路基板であって、前記第１、第２、第３及び第４の端子電極にそれぞれ接続すべき第１、第２、第３及び第４のランドパターンと、前記第１、第２、第３及び第４のランドパターンにそれぞれ接続された第１、第２、第３及び第４の配線パターンとを含む第１の配線層と、グランドパターンを含む第２の配線層と、を含み、前記グランドパターンは、前記第１、第２、第３及び第４の配線パターンと重なる一方、少なくとも前記第１及び第２のランドパターンとは重ならないことを特徴とする。
また、本発明による電子回路モジュールは、回路基板と、前記回路基板に搭載されたコモンモードフィルタとを備える電子回路モジュールであって、前記コモンモードフィルタは、対を成す第１及び第２の端子電極と、対を成す第３及び第４の端子電極とを含み、前記回路基板は、前記第１、第２、第３及び第４の端子電極にそれぞれ接続された第１、第２、第３及び第４のランドパターンと、前記第１、第２、第３及び第４のランドパターンにそれぞれ接続された第１、第２、第３及び第４の配線パターンとを含む第１の配線層と、グランドパターンを含む第２の配線層と、を含み、前記グランドパターンは、前記第１、第２、第３及び第４の配線パターンと重なる一方、少なくとも前記第１及び第２のランドパターンとは重ならないことを特徴とする。
本発明によれば、第１及び第２のランドパターンとグランドパターンが重ならないことから、第１及び第２のランドパターンとグランドパターンとの間の容量成分が除去あるいは低減される。これにより、ハンダの量及び濡れ方のばらつきや、コモンモードフィルタの実装位置及び傾きのばらつきなどに起因する容量成分の変化が小さくなることから、より高い信号品質を得ることが可能となる。
本発明において、前記第１及び第２の配線パターンは、前記コモンモードフィルタに入力する信号を伝送するための一対の入力配線パターンであり、前記第３及び第４の配線パターンは、前記コモンモードフィルタから出力される信号を伝送するための一対の出力配線パターンであることが好ましい。これによれば、入力部分における容量成分のばらつきが抑制されることから、Ｓｄｃ１１特性を高めることが可能となる。
本発明において、前記グランドパターンは、前記第３及び第４のランドパターンと重なることが好ましい。これによれば、グランドパターンを過度に削除することによる信号バランスの低下を防止することが可能となる。
本発明において、前記コモンモードフィルタは、巻芯部と、前記巻芯部の軸方向における一端に設けられ、前記第１及び第２の端子電極が形成された第１の鍔部と、前記巻芯部の前記軸方向における他端に設けられ、前記第３及び第４の端子電極が形成された第２の鍔部とを有するコアと、前記巻芯部に巻回され、一端及び他端がそれぞれ前記第１及び第３の端子電極に接続された第１のワイヤと、前記巻芯部に巻回され、一端及び他端がそれぞれ前記第２及び第４の端子電極に接続された第２のワイヤと、をさらに含み、前記第１及び第２のワイヤは、前記巻芯部に巻回される途中で交差することが好ましい。これによれば、交差位置を境界として第１のワイヤと第２のワイヤの位置関係が逆転することから、高い信号バランスを得ることが可能となる。
この場合、前記巻芯部は、前記第１の鍔部側から前記第２の鍔部側へ向かってこの順に位置する第１、第２、第３及び第４の巻回領域を含み、前記第１及び第２のワイヤは、前記第１及び第２の巻回領域においてはバイファイラ巻きされており、前記第３及び第４の巻回領域においてはレイヤ巻きされており、前記第３の巻回領域と前記第４の巻回領域の間で交差することが好ましい。これによれば、レイヤ巻きされた部分と第１及び第２の鍔部との間にバイファイラ巻きされた部分が挿入されることから、レイヤ巻きされた部分と第１及び第２の鍔部との距離が確保される。レイヤ巻きされた部分は、バイファイラ巻きされた部分よりも巻回密度が高いため、第１又は第２の鍔部との距離が近いと不要な寄生容量成分が発生する。しかしながら、上記の構成によれば、レイヤ巻きされた部分と第１及び第２の鍔部との距離が十分に確保されることから、不要な寄生容量成分の発生が抑えられ、その結果、高い高周波特性を得ることが可能となる。
さらにこの場合、前記第１の巻回領域における前記第１及び第２のワイヤの巻回数は、前記第２の巻回領域における前記第１及び第２のワイヤの巻回数と同じであり、前記第３の巻回領域における前記第１及び第２のワイヤの巻回数は、前記第４の巻回領域における前記第１及び第２のワイヤの巻回数と同じであることが好ましい。これによれば、交差位置からみて第１及び第２のワイヤが左右対称となることから、より高い信号バランスを得ることが可能となる。
さらにこの場合、前記第３の巻回領域においては前記第１のワイヤ上に前記第２のワイヤが巻回され、前記第４の巻回領域においては前記第２のワイヤ上に前記第１のワイヤが巻回されていることが好ましい。これによれば、レイヤ巻きされた部分において第１のワイヤと第２のワイヤの上下位置が入れ替わることから、さらに高い信号バランスを得ることが可能となる。
このように、本発明によれば、高い信号品質を得ることが可能な回路基板及びこれを用いた電子回路モジュールを提供することが可能となる。
図１は、本発明の実施形態による電子回路モジュール１００の主要部の構成を説明するための略分解斜視図である。 図２は、図１に示すＡ−Ａ線に沿った略断面図である。 図３は、ランドパターンとグランドパターンとの間で生じる容量成分について説明するための断面図である。 図４は、クリアランス領域１４１の平面位置を説明するための略平面図である。 図５は、コモンモードフィルタ１０の外観を示す略斜視図である。 図６は、コア２０の構造を示す略斜視図である。 図７は、第１の端子電極３１の構造を示す略斜視図である。 図８は、第１の巻回レイアウトを説明するための図である。 図９は、第２の巻回レイアウトを説明するための図である。 図１０は、第３の巻回レイアウトを説明するための図である。 図１１は、第４の巻回レイアウトを説明するための図である。 図１２は、第５の巻回レイアウトを説明するための図である。 図１３は、第６の巻回レイアウトを説明するための図である。 図１４は、多層構造を有する回路基板１１０を用いた例を示す図である。 図１５は、クリアランス領域１４１，１４２を設けた例を示す図である。 図１６は、クリアランス領域１４３を設けた例を示す図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図１は、本発明の実施形態による電子回路モジュール１００の主要部の構成を説明するための略分解斜視図である。また、図２は、図１に示すＡ−Ａ線に沿った略断面図である。
図１に示す電子回路モジュール１００は、回路基板１１０と、回路基板１１０に搭載されたコモンモードフィルタ１０とを備える。図１に示す例では、回路基板１１０が単層基板であり、一方の表面１１０ａには第１の配線層Ｍ１が形成され、他方の表面１１０ｂには第２の配線層Ｍ２が形成されている。図１には、第２の配線層Ｍ２を回路基板１１０の表面１１０ｂから分離した状態が示されている。第１の配線層Ｍ１は、第１〜第４の配線パターン１２１〜１２４と、それぞれ第１〜第４の配線パターン１２１〜１２４に接続された第１〜第４のランドパターン１３１〜１３４を含む。また、第２の配線層Ｍ２は、大面積のグランドパターン１４０Ｇを含む。
電子回路モジュール１００は、携帯電子機器や車載用ＬＡＮに使用されるモジュール部品であり、その機能を実現するための多数の電子部品（半導体ＩＣやトランジスタなどの能動部品、キャパシタや抵抗などの受動部品、並びに、その他の部品）が実装されているが、図１においては、コモンモードフィルタ１０が実装される部分のみを抜き出して示している。
第１及び第２の配線パターン１２１，１２２は、一対の入力配線パターンＰｉｎを構成し、コモンモードフィルタ１０に入力する差動信号を伝送するために用いられる。一方、第３及び第４の配線パターン１２３，１２４は、一対の出力配線パターンＰｏｕｔを構成し、コモンモードフィルタ１０から出力される差動信号を伝送するために用いられる。これら入力配線パターンＰｉｎ及び出力配線パターンＰｏｕｔは、図示しない電子部品などにそれぞれ接続される。
第１〜第４のランドパターン１３１〜１３４は、コモンモードフィルタ１０に設けられた第１〜第４の端子電極３１〜３４にそれぞれ接続される。コモンモードフィルタ１０の構成については追って説明する。
グランドパターン１４０Ｇは、大面積を有するいわゆるベタパターンであり、平面視で（ｚ方向から見て）少なくとも配線パターン１２１〜１２４と重なる位置に設けられている。このようなグランドパターン１４０Ｇを設けているのは、高速差動信号線路において一対の信号のバランスを保つために必要だからである。
図１及び図２に示すように、本実施形態においては、グランドパターン１４０Ｇにクリアランス領域１４１が設けられている。クリアランス領域１４１は、グランドパターン１４０Ｇに設けられた切り欠きであり、この部分においてグランドパターン１４０Ｇが削除されている。そして、本実施形態においては、クリアランス領域１４１が平面視で第１及び第２のランドパターン１３１，１３２と重なっており、これにより、第１及び第２のランドパターン１３１，１３２は平面視でグランドパターン１４０Ｇとの重なりを有していない。その結果、第１及び第２のランドパターン１３１，１３２とグランドパターン１４０Ｇとの間に生じる容量成分が削除あるいは低減されるため、当該容量成分のばらつきが大幅に低減される。
図３は、ランドパターンとグランドパターンとの間で生じる容量成分について説明するための断面図である。
図３に示すように、通常は、ランドパターンＬ１，Ｌ２を含めた差動信号線路の全体がグランドパターンＧと重なっているため、ランドパターンＬ１，Ｌ２とグランドパターンＧとの間には容量成分Ｃ１，Ｃ２が生じる。このため、これらランドパターンＬ１，Ｌ２が入力側を構成する一対のランドパターンである場合、この容量成分Ｃ１，Ｃ２がコモンモードフィルタの入力容量となる。しかしながら、容量成分Ｃ１，Ｃ２の値を完全に一致させることは困難であり、諸条件によって値にばらつきが生じてしまう。例えば、コモンモードフィルタの端子電極と接続するためのハンダの量及び濡れ方のばらつきや、コモンモードフィルタの実装位置及び傾きのばらつきなどに起因して、容量成分Ｃ１，Ｃ２の値は僅かに変化する。そして、このようなばらつきは、設計時及び製造時において制御困難あるいは制御不可能である。
しかしながら、図１及び図２に示すように、本実施形態においてはランドパターン１３１，１３２の直下にクリアランス領域１４１が設けられていることから、入力側においてこのような容量成分Ｃ１，Ｃ２が生じないか、或いは、大幅に小さくなる。その結果、上述した諸条件のばらつきが発生しても、入力容量のばらつきはほとんど生じない。これにより、特にＳｄｃ１１特性を極めて良好な値とすることが可能となる。
図４は、クリアランス領域１４１の平面位置を説明するための略平面図である。尚、図４において、破線Ｂで示す領域は、コモンモードフィルタ１０が実装される実装領域である。
図４に示すように、本実施形態においては、第１及び第２のランドパターン１３１，１３２の全体がクリアランス領域１４１と重なっている。換言すれば、第１及び第２のランドパターン１３１，１３２は、グランドパターン１４０Ｇと平面的な重なりを有していない。これにより、第１及び第２のランドパターン１３１，１３２とグランドパターン１４０Ｇとの間に生じる容量成分を確実に削除又は低減することができる。
尚、第１及び第２のランドパターン１３１，１３２の平面サイズよりも、実装されるコモンモードフィルタ１０の端子電極３１，３２のサイズの方が大きいことがある。この場合には、コモンモードフィルタ１０を回路基板１１０に実装すると、平面視で端子電極３１，３２が第１及び第２のランドパターン１３１，１３２からはみ出すことになる。このようなケースにおいては、第１及び第２のランドパターン１３１，１３２のみならず、端子電極３１，３２の全体がクリアランス領域１４１と重なるよう設計することが望ましい。
図５は、コモンモードフィルタ１０の外観を示す略斜視図である。
図５に示すコモンモードフィルタ１０は、ドラム型のコア２０と、板状のコア２４と、第１〜第４の端子電極３１〜３４と、第１及び第２のワイヤ４１，４２とを備えている。コア２０の構造は図６に示され、第１の端子電極３１の構造は図７に示されている。コア２０及び２４は、Ｎｉ−Ｚｎ系フェライトなど比較的透磁率の高い磁性材料によって構成される。また、第１〜第４の端子電極３１〜３４は、銅などの良導体からなる金具である。
コア２０は、第１の鍔部２１と、第２の鍔部２２と、これらの間に設けられた巻芯部２３と有している。巻芯部２３はｘ方向を軸方向とし、その両端にそれぞれ第１及び第２の鍔部２１，２２が設けられ、これらが一体化された構造を有している。第１の鍔部２１は、巻芯部２３と接続される内側面２１ｉと、内側面２１ｉの反対側に位置する外側面２１ｏと、板状のコア２４が接着される上面２１ｔと、上面２１ｔの反対側に位置する底面２１ｂと、互いに反対側に位置する側面２１ｓとを有している。内側面２１ｉ及び外側面２１ｏはｙｚ面を構成し、上面２１ｔ及び底面２１ｂはｘｙ面を構成し、側面２１ｓはｘｚ面を構成する。第２の鍔部２２も同様であり、ｙｚ面を構成する内側面２２ｉ及び外側面２２ｏ、ｘｙ面を構成する上面２２ｔ及び底面２２ｂ、並びに、ｘｚ面を構成する２つの側面２２ｓを有している。
図６に示すように、底面２１ｂ，２２ｂ及び外側面２１ｏ，２２ｏは段差を有している。底面２１ｂ，２２ｂは、上段面２１ｂ１，２２ｂ１と下段面２１ｂ２，２２ｂ２をそれぞれ有し、外側面２１ｏ，２２ｏは、上段面２１ｏ１，２２ｏ１と下段面２１ｏ２，２２ｏ２をそれぞれ有する。そして、第１及び第２の端子電極３１，３２は、第１の鍔部２１の上段面２１ｂ１、下段面２１ｂ２及び下段面２１ｏ２を覆うように設けられ、第３及び第４の端子電極３３，３４は、第２の鍔部２２の上段面２２ｂ１，下段面２２ｂ２及び下段面２２ｏ２を覆うように設けられる。第１〜第４の端子電極３１〜３４の固定は、接着剤などによって行われる。
図７に示すように、第１の端子電極３１は、継線部５０と、第１の接続部５１と、第２の接続部５２を有している。継線部５０は、底面２１ｂの下段面２１ｂ２を覆う部分であり、第１のワイヤ４１の一端が継線される。図７には継線前の状態が示されており、第１のワイヤ４１の一端を押さえ込むための固定片６１と、第１のワイヤ４１の一端を溶接するための溶接片６２を備えている。実際に継線を行う際には、固定片６１を折り曲げることによって第１のワイヤ４１の一端を押さえ込んだ状態で、溶接片６２を折り曲げることによって第１のワイヤ４１の一端を継線部５０と溶接片６２との間に挟み込むとともに、レーザービームの照射によって溶接片６２を溶かすことにより、第１のワイヤ４１の一端を継線部５０に溶接する。溶接を行うと、図５に示す溶接玉６３が形成され、両者は強固に固定されることになる。
第１の接続部５１は、底面２１ｂの上段面２１ｂ１を覆う部分であり、実装時においてはプリント基板上のランドパターンと対向する。第２の接続部５２は、外側面２１ｏの下段面２１ｏ２を覆う部分であり、実装時においてはハンダのフィレットが形成される部分である。本例では、第２の接続部５２がＬ字型に折れ曲がった形状を有しており、これにより実装強度が高められている。
他の端子電極３２〜３４についても同様の構造を有している。そして、第１のワイヤ４１の一端及び他端は、それぞれ第１及び第３の端子電極３１，３３に接続され、第２のワイヤ４２の一端及び他端は、それぞれ第２及び第４の端子電極３２，３４に接続される。これにより、例えば第１及び第２の端子電極３１，３２を一対の入力側とし、第３及び第４の端子電極３３，３４を一対の出力側とするコモンモードフィルタ回路が構成される。但し、図５に示すコモンモードフィルタ１０に方向性は無いことから、第３及び第４の端子電極３３，３４を一対の入力側とし、第１及び第２の端子電極３１，３２を一対の出力側として使用しても構わない。また、各端子電極３１〜３４が図７に示した構造を有していることから、対応するワイヤ４１，４２との接続を強固に行うことができるとともに、溶接玉６３が底面２１ｂ，２２ｂの下段面２１ｂ２，２２ｂ２に形成されることから、溶接玉６３と回路基板１１０が干渉することによって実装が不安定となることがない。
第１及び第２のワイヤ４１，４２の巻回パターンについては特に限定されず、いわゆるバイファイラ巻きであっても構わないし、いわゆるレイヤ巻きであっても構わない。ここで、「バイファイラ巻き」とは、一対のワイヤのうち同一ターンを構成する部分を互いに沿って巻回する巻回方式をいう。また、「レイヤ巻き」とは、一対のワイヤのうち、一方を下層に巻回することによって第１巻回層を形成し、他方を第１の巻回層の上層に巻回することによって第２巻回層を形成する巻回方式をいう。バイファイラ巻きを用いると、レイヤ巻きを用いた場合に比べて高い信号バランスを得ることができるというメリットがある。一方、レイヤ巻きを用いると、バイファイラ巻きを用いた場合よりも多くのターン数を確保することができる（或いは、同一ターン数であれば巻芯部２３をより小型化することができる）というメリットがある。
このように、本発明において第１及び第２のワイヤ４１，４２の巻回パターンについては特に限定されないが、第１及び第２のワイヤ４１，４２を巻回途中で交差することが好ましい。これは、ワイヤを途中で交差しない通常の巻回パターンでは、コモンモードフィルタ自体が有する信号バランスのばらつきが大きいため、本実施形態による効果が認識できない可能性があるからである。これに対し、第１及び第２のワイヤ４１，４２を巻回途中で交差すると、コモンモードフィルタ自体が有する信号バランスのばらつきが大幅に低減されることから、本発明による効果を確認することができる。
以下、第１及び第２のワイヤ４１，４２の好ましいいくつかの巻回レイアウトについて説明する。
図８は、第１の巻回レイアウトを説明するための図である。
図８に示す例では、第１及び第２のワイヤ４１，４２をバイファイラ巻きし、途中のクロスポイント９０で第１及び第２のワイヤ４１，４２を交差させることによって、これらワイヤ４１，４２の位置を入れ替えている。クロスポイント９０は第１及び第２のワイヤ４１，４２のほぼ中間に位置する。図８に示す例では、５ターン目と６ターン目の間にクロスポイント９０が設けられている。したがって、クロスポイント９０からみて第１の鍔部２１側に位置する第１の巻回領域７１には第１及び第２のワイヤ４１，４２が５ターン巻回され、クロスポイント９０からみて第２の鍔部２２側に位置する第２の巻回領域７２にも第１及び第２のワイヤ４１，４２が５ターン巻回されている。
このような構成によれば、クロスポイント９０を中心として、第１のワイヤ４１と第２のワイヤ４２が対称形となる。対称形となるのは、ターン数だけでなく、第１の巻回領域７１と第２の巻回領域７２における関係についても対称形となる。つまり、第１の巻回領域７１においては、同一ターンを構成する第１及び第２のワイヤ４１，４２のうち、第２のワイヤ４２が第１の鍔部２１側に位置し、第１のワイヤ４１が第２の鍔部２２側に位置しているのに対し、第２の巻回領域７２においては、同一ターンを構成する第１及び第２のワイヤ４１，４２のうち、第２のワイヤ４２が第２の鍔部２２側に位置し、第１のワイヤ４１が第１の鍔部２１側に位置することになる。換言すれば、第１及び第２の巻回領域７１，７２のいずれにおいても、同一ターンを構成する第１及び第２のワイヤ４１，４２のうち、第１のワイヤ４１が内側（クロスポイント９０側）に位置し、第２のワイヤ４２が外側（鍔部２１又は２２側）に位置することになる。これにより、信号バランスがより高められる。
また、図８に示す例では、第１及び第２のワイヤ４１，４２の同一ターンが互いに隣接しており、好ましくは互いに接触した状態で巻回されている。これによれば、高い信号バランスを得ることが可能となる。一方、第１及び第２のワイヤ４１，４２の隣接ターン間には、スペースＳが形成されている。例えば、第１のワイヤ４１の第２ターンと、第２のワイヤ４２の第１ターンは接触しておらず、両者間にはｘ方向のスペースＳが存在している。これにより、隣接ターン間に生じる寄生容量成分が低減されることから、高周波特性が高められる。
図８に示す巻回レイアウトは、必要なターン数が比較的少ない場合、或いは、巻芯部２３のｘ方向における長さが比較的長い場合において採用することが好ましい。
図９は、第２の巻回レイアウトを説明するための図である。
図９に示す例では、第１及び第２のワイヤ４１，４２をレイヤ巻きし、途中のクロスポイント９０で第１及び第２のワイヤ４１，４２を交差させることによって、これらワイヤ４１，４２の位置を入れ替えている。本例では、第２のワイヤ４２が下層に巻回され、第１のワイヤ４１が第２のワイヤ４２上に巻回されている。クロスポイント９０は第１及び第２のワイヤ４１，４２のほぼ中間に位置する。図９に示す例では、１２ターン目と１３ターン目の間にクロスポイント９０が設けられている。したがって、クロスポイント９０からみて第１の鍔部２１側に位置する第１の巻回領域７１には第１及び第２のワイヤ４１，４２が１２ターン巻回され、クロスポイント９０からみて第２の鍔部２２側に位置する第２の巻回領域７２にも第１及び第２のワイヤ４１，４２が１２ターン巻回されている。
このような構成によれば、クロスポイント９０を中心として、第１のワイヤ４１と第２のワイヤ４２が対称形となる。また、図８に示した例と同様、ターン数だけでなく、第１の巻回領域７１と第２の巻回領域７２における関係についても対称形となるため、信号バランスがより高められる。
尚、第１のワイヤ４１の一部は、第２のワイヤ４２と同様、下層に巻回されている。これは、レイヤ巻きにおいて上層に位置するワイヤは、下層に位置するワイヤによって形成される谷線に沿って巻回することによって安定した巻回状態が保持されるため、上層に位置するワイヤは下層に位置するワイヤよりもターン数が１つ少なくなるからである。つまり、レイヤ巻きにおいて一対のワイヤのターン数を一致させると、上層に配置すべきワイヤの１ターンが必然的に下層に落ち込むことになる。図９に示す例では、この落ち込みターンがクロスポイント９０側に位置しているが、逆に、鍔部２１，２２側に位置していても構わない。
図９に示す巻回レイアウトは、必要なターン数が比較的多い場合、或いは、巻芯部２３のｘ方向における長さが比較的短い場合において採用することが好ましい。
このように、バイファイラ巻きとレイヤ巻きには一長一短があるため、求められる特性に応じて巻回方法を決定すればよい。また、バイファイラ巻きのメリットとレイヤ巻きのメリットの両方を享受するためには、ワイヤの一部をバイファイラ巻きし、残りをレイヤ巻きするという方法が挙げられる。
図１０は、第３の巻回レイアウトを説明するための図である。
図１０に示す例では、巻芯部２３を４つの巻回領域８１〜８４に分けた場合、第１及び第４の巻回領域８１，８４においては第１及び第２のワイヤ４１，４２がレイヤ巻きされ、第２及び第３の巻回領域８２，８３においては第１及び第２のワイヤ４１，４２がバイファイラ巻きされている。ここで、巻回領域８１〜８４は、第１の鍔部２１側から第２の鍔部２２側へ向かってこの順に位置する領域である。
本例においては、第１及び第４の巻回領域８１，８４のいずれにおいても、第２のワイヤ４２が下層に巻回され、第１のワイヤ４１が第２のワイヤ４２上に巻回されている。但し、既に説明したとおり、レイヤ巻きにおいては上層に配置すべきワイヤの１ターンが下層に落ち込むことから、第１及び第４の巻回領域８１，８４において第１のワイヤ４１の１ターンがそれぞれ下層に落ち込んでいる。図１０に示す例では、この落ち込みターンがクロスポイント９０側に位置しているが、逆に、鍔部２１，２２側に位置していても構わない。
本例では、第１及び第４の巻回領域８１，８４において第１及び第２のワイヤ４１，４２がそれぞれ５ターン巻回され、第２及び第３の巻回領域８２，８３においては第１及び第２のワイヤ４１，４２がそれぞれ３ターン巻回されている。このような構成により、ターン数と信号バランスを両立させることが可能となる。
そして、本例においても、第２の巻回領域８２と第３の巻回領域８３との間のクロスポイント９０で第１及び第２のワイヤ４１，４２を交差させることによって、第１のワイヤ４１と第２のワイヤ４２の位置を入れ替えている。これにより、クロスポイント９０を中心として、第１のワイヤ４１と第２のワイヤ４２が対称形となる。また、ターン数だけでなく、第１の巻回領域８１と第４の巻回領域８４における関係についても対称形となるとともに、第２の巻回領域８２と第３の巻回領域８３における関係についても対称形となることから、信号バランスがより高められる。
図１１は、第４の巻回レイアウトを説明するための図である。
図１１に示す例では、巻芯部２３を４つの巻回領域８１〜８４に分けた場合、第１及び第４の巻回領域８１，８４においては第１及び第２のワイヤ４１，４２がバイファイラ巻きされ、第２及び第３の巻回領域８２，８３においては第１及び第２のワイヤ４１，４２がレイヤ巻きされている。
本例においては、第２及び第３の巻回領域８２，８３のいずれにおいても、第２のワイヤ４２が下層に巻回され、第１のワイヤ４１が第２のワイヤ４２上に巻回されている。但し、既に説明したとおり、レイヤ巻きにおいては上層に配置すべきワイヤの１ターンが下層に落ち込むことから、第２及び第３の巻回領域８２，８３において第１のワイヤ４１の１ターンがそれぞれ下層に落ち込んでいる。図１１に示す例では、この落ち込みターンがクロスポイント９０側に位置している。
本例では、第１及び第４の巻回領域８１，８４においては第１及び第２のワイヤ４１，４２がそれぞれ３ターン巻回され、第２及び第３の巻回領域８２，８３においては第１及び第２のワイヤ４１，４２がそれぞれ５ターン巻回されている。このような構成により、ターン数と信号バランスを両立させることが可能となる。
そして、本例においても、第２の巻回領域８２と第３の巻回領域８３との間のクロスポイント９０で第１及び第２のワイヤ４１，４２を交差させることによって、第１のワイヤ４１と第２のワイヤ４２の位置を入れ替えている。これにより、クロスポイント９０を中心として、第１のワイヤ４１と第２のワイヤ４２が対称形となる。また、ターン数だけでなく、第１の巻回領域８１と第４の巻回領域８４における関係についても対称形となるとともに、第２の巻回領域８２と第３の巻回領域８３における関係についても対称形となることから、信号バランスがより高められる。
レイヤ巻きは、バイファイラ巻きに比べて第１及び第２のワイヤ４１，４２を高密度に巻回することができるため、巻芯部２３のｘ方向における長さを抑えつつ、第１及び第２のワイヤ４１，４２のターン数を増やすことができる。その一方で、レイヤ巻きは巻回密度の高さゆえに、他の部材との間で寄生容量が発生しやすいという問題がある。特に、レイヤ巻きされた部分を第１の鍔部２１又は第２の鍔部２２の近傍にレイアウトすると、第１〜第４の端子電極３１〜３４との間で僅かな寄生容量が発生し、高周波特性が低下することがある。しかしながら、図１１に示す例においては、レイヤ巻きされた部分を第１及び第２の鍔部２１，２２から離れた第２及び第３の巻回領域８２，８３にレイアウトしていることから、上述した寄生容量成分の発生が抑えられ、これにより、高い高周波特性を得ることが可能となる。
図１２は、第５の巻回レイアウトを説明するための図である。
図１２に示す巻回レイアウトは、第２及び第３の巻回領域８２，８３における巻回レイアウトが異なる点において、図１１に示した巻回レイアウトと相違している。その他の構成は、図１１に示した巻回レイアウトと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本例においては、第２及び第３の巻回領域８２，８３のいずれにおいても、第１のワイヤ４１が下層に巻回され、第２のワイヤ４２が第１のワイヤ４１上に巻回されている。但し、既に説明したとおり、レイヤ巻きにおいては上層に配置すべきワイヤの１ターンが下層に落ち込むことから、第２及び第３の巻回領域８２，８３において第２のワイヤ４２の１ターンがそれぞれ下層に落ち込んでいる。図１２に示す例では、この落ち込みターンがクロスポイント９０とは反対側、つまり、第１の巻回領域８１と第２の巻回領域８２の間、並びに、第３の巻回領域８３と第４の巻回領域８４の間に位置している。


このような構成によれば、図１１の巻回レイアウトによる効果に加え、レイヤ巻きの落ち込みターンがより外側に位置していることから、実際にレイヤ巻きされた部分がより中央に寄ることになる。つまり、実際にレイヤ巻きされた部分と第１〜第４の端子電極３１〜３４との距離がさらに大きくなることから、寄生容量成分のよりいっそうの低減が期待される。
図１３は、第６の巻回レイアウトを説明するための図である。
図１３に示す巻回レイアウトは、第３の巻回領域８３の巻回パターンについては図１１に示した巻回パターンと同じであり、第２の巻回領域８２の巻回パターンについては図１２に示した巻回パターンと同じである。その他の構成は、図１１又は図１２に示した巻回レイアウトと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
このように、第２の巻回領域８２においては第１のワイヤ４１上に第２のワイヤ４２が巻回され、第３の巻回領域８３においては第２のワイヤ４２上に第１のワイヤ４１が巻回されている。尚、落ち込みターンについては、いずれも第１の鍔部２１側に位置している。
このような構成によれば、クロスポイント９０を境としてレイヤの上下が入れ替わることから、第１のワイヤ４１と第２のワイヤ４２の巻回条件にほとんど差が無くなる。これにより、図１１又は図１２に示した巻回レイアウトよりもさらに信号バランスが高められることから、非常に高い高周波特性を得ることが可能となる。
以上、第１及び第２のワイヤ４１，４２のいくつかの巻回レイアウトについて説明したが、本実施形態による効果、つまり、第１及び第２のランドパターン１３１，１３２の直下にクリアランス領域１４１を設けることによって信号バランスを高める効果は、コモンモードフィルタ自体が有する信号バランスのばらつきが小さいほど有意義である。したがって、第１及び第２のワイヤ４１，４２の巻回レイアウトについては特に限定されるものではないが、既に説明したとおり、第１及び第２のワイヤ４１，４２を途中のクロスポイント９０で交差させることが好ましい。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態では、単層構造を有する回路基板１１０を用いた例を説明したが、回路基板１１０が単層構造である必要はなく、図１４に示すように、多層構造を有していても構わない。図１４に示す例では、配線１５０が形成される第３の配線層Ｍ３が追加された構造を有している。このような構造を有する回路基板１１０を用いる場合であっても、グランドパターン１４０Ｇにクリアランス領域１４１を設けることによって、同様の効果を得ることが可能となる。この場合、第３の配線層Ｍ３においても、平面視でクリアランス領域１４１と重なる領域には配線１５０を形成しないことが好ましい。
また、上記実施形態では、第１及び第２のランドパターン１３１，１３２と重なる位置にのみクリアランス領域１４１を設けているが、図１５に示すように、第３及び第４のランドパターン１３３，１３４と重なる位置に別のクリアランス領域１４２を設けても構わない。これによれば、コモンモードフィルタの出力側にて生じる容量成分（出力容量）のばらつきについても抑制することが可能となる。さらに、図１６に示すように、第１〜第４のランドパターン１３１〜１３４を含む実装領域Ｂの全体と重なるよう、クリアランス領域１４３を設けても構わない。
さらに、上記の各実施形態によるコモンモードフィルタは、コア２０に４つの端子電極３１〜３４が接着された構成を有しているが、導電性ペーストなどを用いてコア２０に端子電極３１〜３４を直接形成しても構わない。
１０ コモンモードフィルタ
２０ ドラム型のコア
２１，２２ 鍔部
２１ｂ，２２ｂ 鍔部の底面
２１ｂ１，２２ｂ１ 底面の上段面
２１ｂ２，２２ｂ２ 底面の下段面
２１ｉ，２２ｉ 鍔部の内側面
２１ｏ，２２ｏ 鍔部の外側面
２１ｏ１，２２ｏ１ 外側面の上段面
２１ｏ２，２２ｏ２ 外側面の下段面
２１ｓ，２２ｓ 鍔部の側面
２１ｔ，２２ｔ 鍔部の上面
２３ 巻芯部
２４ 板状のコア
３１〜３４ 端子電極
４１，４２ ワイヤ
５０ 継線部
５１，５２ 接続部
６１ 固定片
６２ 溶接片
６３ 溶接玉
７１，７２，８１〜８４ 巻回領域
９０ クロスポイント
１００ 電子回路モジュール
１１０ 回路基板
１１０ａ，１１０ｂ 表面
１２１〜１２４ 配線パターン
１３１〜１３４，Ｌ１，Ｌ２ ランドパターン
１４０Ｇ，Ｇ グランドパターン
１４１〜１４３ クリアランス領域
１５０ 配線
Ｃ１，Ｃ２ 容量成分
Ｍ１〜Ｍ３ 配線層
Ｐｉｎ 入力配線パターン
Ｐｏｕｔ 出力配線パターン
Ｓ スペース

Claims (10)

  1. 回路基板と、前記回路基板に搭載されたコモンモードフィルタとを備える電子回路モジュールであって、
    前記コモンモードフィルタは、対を成す第１及び第２の端子電極と、対を成す第３及び第４の端子電極とを含み、
    前記回路基板は、
    前記第１、第２、第３及び第４の端子電極にそれぞれ接続された第１、第２、第３及び第４のランドパターンと、前記第１、第２、第３及び第４のランドパターンにそれぞれ接続された第１、第２、第３及び第４の配線パターンとを含む第１の配線層と、
    グランドパターンを含む第２の配線層と、を含み、
    前記グランドパターンは、前記第１、第２、第３及び第４の配線パターンと重なる一方、少なくとも前記第１及び第２のランドパターンとは重ならず、且つ、前記第３及び第４のランドパターンと重なることを特徴とする電子回路モジュール。
  2. 前記第１及び第２の配線パターンは、前記コモンモードフィルタに入力する信号を伝送するための一対の入力配線パターンであり、
    前記第３及び第４の配線パターンは、前記コモンモードフィルタから出力される信号を伝送するための一対の出力配線パターンであることを特徴とする請求項１に記載の電子回路モジュール。
  3. 前記コモンモードフィルタは、
    巻芯部と、前記巻芯部の軸方向における一端に設けられ、前記第１及び第２の端子電極が形成された第１の鍔部と、前記巻芯部の前記軸方向における他端に設けられ、前記第３及び第４の端子電極が形成された第２の鍔部とを有するコアと、
    前記巻芯部に巻回され、一端及び他端がそれぞれ前記第１及び第３の端子電極に接続された第１のワイヤと、
    前記巻芯部に巻回され、一端及び他端がそれぞれ前記第２及び第４の端子電極に接続された第２のワイヤと、をさらに含み、
    前記第１及び第２のワイヤは、前記巻芯部に巻回される途中で交差することを特徴とする請求項１又は２に記載の電子回路モジュール。
  4. 前記巻芯部は、前記第１の鍔部側から前記第２の鍔部側へ向かってこの順に位置する第１、第２、第３及び第４の巻回領域を含み、
    前記第１及び第２のワイヤは、前記第１及び第４の巻回領域においてはバイファイラ巻きされており、前記第２及び第３の巻回領域においてはレイヤ巻きされており、前記第２の巻回領域と前記第３の巻回領域の間で交差することを特徴とする請求項３に記載の電子回路モジュール。
  5. 前記第１の巻回領域における前記第１及び第２のワイヤの巻回数は、前記第４の巻回領域における前記第１及び第２のワイヤの巻回数と同じであり、
    前記第２の巻回領域における前記第１及び第２のワイヤの巻回数は、前記第３の巻回領域における前記第１及び第２のワイヤの巻回数と同じであることを特徴とする請求項４に記載の電子回路モジュール。
  6. 前記第２の巻回領域においては前記第１のワイヤ上に前記第２のワイヤが巻回され、前記第３の巻回領域においては前記第２のワイヤ上に前記第１のワイヤが巻回されていることを特徴とする請求項４又は５に記載の電子回路モジュール。
  7. 回路基板と、前記回路基板に搭載されたコモンモードフィルタとを備える電子回路モジュールであって、
    前記コモンモードフィルタは、対を成す第１及び第２の端子電極と、対を成す第３及び第４の端子電極とを含み、
    前記回路基板は、
    前記第１、第２、第３及び第４の端子電極にそれぞれ接続された第１、第２、第３及び第４のランドパターンと、前記第１、第２、第３及び第４のランドパターンにそれぞれ接続された第１、第２、第３及び第４の配線パターンとを含む第１の配線層と、
    グランドパターンを含む第２の配線層と、を含み、
    前記グランドパターンは、前記第１、第２、第３及び第４の配線パターンと重なる一方、少なくとも前記第１及び第２のランドパターンとは重ならず、
    前記コモンモードフィルタは、
    巻芯部と、前記巻芯部の軸方向における一端に設けられ、前記第１及び第２の端子電極が形成された第１の鍔部と、前記巻芯部の前記軸方向における他端に設けられ、前記第３及び第４の端子電極が形成された第２の鍔部とを有するコアと、
    前記巻芯部に巻回され、一端及び他端がそれぞれ前記第１及び第３の端子電極に接続された第１のワイヤと、
    前記巻芯部に巻回され、一端及び他端がそれぞれ前記第２及び第４の端子電極に接続された第２のワイヤと、をさらに含み、
    前記第１及び第２のワイヤは、前記巻芯部に巻回される途中で交差し、
    前記巻芯部は、前記第１の鍔部側から前記第２の鍔部側へ向かってこの順に位置する第１、第２、第３及び第４の巻回領域を含み、
    前記第１及び第２のワイヤは、前記第１及び第４の巻回領域においてはバイファイラ巻きされており、前記第２及び第３の巻回領域においてはレイヤ巻きされており、前記第２の巻回領域と前記第３の巻回領域の間で交差することを特徴とする電子回路モジュール。
  8. 前記第１の巻回領域における前記第１及び第２のワイヤの巻回数は、前記第４の巻回領域における前記第１及び第２のワイヤの巻回数と同じであり、
    前記第２の巻回領域における前記第１及び第２のワイヤの巻回数は、前記第３の巻回領域における前記第１及び第２のワイヤの巻回数と同じであることを特徴とする請求項７に記載の電子回路モジュール。
  9. 前記第２の巻回領域においては前記第１のワイヤ上に前記第２のワイヤが巻回され、前記第３の巻回領域においては前記第２のワイヤ上に前記第１のワイヤが巻回されていることを特徴とする請求項７又は８に記載の電子回路モジュール。
  10. 対を成す第１及び第２の端子電極と、対を成す第３及び第４の端子電極とを備えるコモンモードフィルタが搭載される回路基板であって、
    前記第１、第２、第３及び第４の端子電極にそれぞれ接続すべき第１、第２、第３及び第４のランドパターンと、前記第１、第２、第３及び第４のランドパターンにそれぞれ接続された第１、第２、第３及び第４の配線パターンとを含む第１の配線層と、
    グランドパターンを含む第２の配線層と、を含み、
    前記グランドパターンは、前記第１、第２、第３及び第４の配線パターンと重なる一方、少なくとも前記第１及び第２のランドパターンとは重ならず、且つ、前記第３及び第４のランドパターンと重なることを特徴とする回路基板。
JP2016106897A 2016-05-30 2016-05-30 回路基板及びこれを用いた電子回路モジュール Active JP6627648B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016106897A JP6627648B2 (ja) 2016-05-30 2016-05-30 回路基板及びこれを用いた電子回路モジュール
US15/605,623 US10277193B2 (en) 2016-05-30 2017-05-25 Circuit board and electronic circuit module using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016106897A JP6627648B2 (ja) 2016-05-30 2016-05-30 回路基板及びこれを用いた電子回路モジュール

Publications (2)

Publication Number Publication Date
JP2017216260A JP2017216260A (ja) 2017-12-07
JP6627648B2 true JP6627648B2 (ja) 2020-01-08

Family

ID=60418179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016106897A Active JP6627648B2 (ja) 2016-05-30 2016-05-30 回路基板及びこれを用いた電子回路モジュール

Country Status (2)

Country Link
US (1) US10277193B2 (ja)
JP (1) JP6627648B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374572B2 (en) * 2016-10-14 2019-08-06 John Gordon Ramsey Radiofrequency filter with improved attenuation of common mode signals
WO2018168282A1 (ja) * 2017-03-15 2018-09-20 株式会社村田製作所 回路モジュール、ネットワークモジュール、及び車載電子機器
CN117377197A (zh) * 2018-10-16 2024-01-09 群创光电股份有限公司 电子装置
USD920912S1 (en) 2019-01-23 2021-06-01 Sumida Corporation Core component
USD920911S1 (en) 2019-01-23 2021-06-01 Sumida Corporation Coil component
USD921587S1 (en) 2019-01-23 2021-06-08 Sumida Corporation Core
JP1646784S (ja) * 2019-02-21 2019-12-02
JP1646785S (ja) * 2019-02-21 2019-12-02
JP7194875B2 (ja) * 2019-06-24 2022-12-23 株式会社村田製作所 巻線型コイル部品およびそれを用いた直流電流重畳回路
JP2022069303A (ja) * 2020-10-23 2022-05-11 株式会社村田製作所 コイル部品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258464A (ja) * 2007-04-06 2008-10-23 Hitachi Metals Ltd 回路基板および差動伝送機器
JP2008262943A (ja) * 2007-04-10 2008-10-30 Hitachi Metals Ltd 回路基板および差動伝送機器
JP4900186B2 (ja) * 2007-10-17 2012-03-21 株式会社村田製作所 コイル部品の実装構造
JP5181802B2 (ja) * 2008-04-23 2013-04-10 富士電機株式会社 ノイズフィルタ
JP2012015395A (ja) 2010-07-02 2012-01-19 Murata Mfg Co Ltd コモンモードチョークコイル実装構造
JP5765400B2 (ja) * 2013-03-15 2015-08-19 Tdk株式会社 コモンモードフィルタ
KR101468821B1 (ko) * 2012-12-19 2014-12-03 티디케이가부시기가이샤 커먼 모드 필터

Also Published As

Publication number Publication date
US20170345560A1 (en) 2017-11-30
JP2017216260A (ja) 2017-12-07
US10277193B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
JP6627648B2 (ja) 回路基板及びこれを用いた電子回路モジュール
JP6680037B2 (ja) コモンモードフィルタ
JP6634943B2 (ja) ディファレンシャルモードフィルタ
JP4836015B2 (ja) 積層型トランス部品
JP6780425B2 (ja) ディファレンシャルモードフィルタ
JP7139666B2 (ja) コイル部品
JP2015167395A (ja) 回路基板
JP2013153009A (ja) 電子部品
JP6733179B2 (ja) コイル部品及びこれを備える回路基板
JP7040021B2 (ja) コモンモードフィルタ
US20170084378A1 (en) Substrates with integrated three dimensional solenoid inductors
JP2019121692A (ja) コモンモードフィルタ
JP4394640B2 (ja) コイル部品
JP6909566B2 (ja) 配線回路基板およびその製造方法
US10333193B2 (en) Printed circuit board and printed circuit board for camera module
JP2007129291A (ja) ノイズフィルタおよびノイズフィルタ回路
JP6688667B2 (ja) 配線回路基板およびその製造方法
JP2006049383A (ja) コモンモードチョークコイル
US11521787B2 (en) Coil component
JP2008112832A (ja) 高周波ユニット、及び高周波ユニットの製造方法
US11424070B2 (en) Coil component
JP2017017063A (ja) パルストランス
JP2017017062A (ja) パルストランス
JPWO2016072403A1 (ja) プリント基板へのフレキシブルケーブルの接続構造
JP7363559B2 (ja) コイル部品及びこれを備える回路基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6627648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150