JP6627648B2 - 回路基板及びこれを用いた電子回路モジュール - Google Patents

回路基板及びこれを用いた電子回路モジュール Download PDF

Info

Publication number
JP6627648B2
JP6627648B2 JP2016106897A JP2016106897A JP6627648B2 JP 6627648 B2 JP6627648 B2 JP 6627648B2 JP 2016106897 A JP2016106897 A JP 2016106897A JP 2016106897 A JP2016106897 A JP 2016106897A JP 6627648 B2 JP6627648 B2 JP 6627648B2
Authority
JP
Japan
Prior art keywords
winding
wire
terminal electrodes
wires
wound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016106897A
Other languages
English (en)
Other versions
JP2017216260A (ja
Inventor
友成 寿緒
寿緒 友成
小林 努
努 小林
恵美 伊藤
恵美 伊藤
佑磨 小間屋
佑磨 小間屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016106897A priority Critical patent/JP6627648B2/ja
Priority to US15/605,623 priority patent/US10277193B2/en
Publication of JP2017216260A publication Critical patent/JP2017216260A/ja
Application granted granted Critical
Publication of JP6627648B2 publication Critical patent/JP6627648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425Balance-balance networks
    • H03H7/427Common-mode filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2823Wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/38Auxiliary core members; Auxiliary coils or windings
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233Filters, inductors or a magnetic substance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F2017/0093Common mode choke coil
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0092Inductor filters, i.e. inductors whose parasitic capacitance is of relevance to consider it as filter
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0225Single or multiple openings in a shielding, ground or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/1003Non-printed inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/1006Non-printed filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は回路基板に関し、特に、コモンモードフィルタが搭載される回路基板に関する。また、本発明は、回路基板にコモンモードフィルタが搭載されてなる電子回路モジュールに関する。
コモンモードフィルタは、差動信号線路に重畳するコモンモードノイズを除去するための素子として、携帯電子機器や車載用LANなど、多くの電子機器に幅広く使用されている。ここで、差動信号線路における信号の対称性(信号バランス)を高く保つためには、差動信号線路と重なるよう回路基板にグランドパターンを配置することが必要である(特許文献1参照)。
特開2012−015395号公報
しかしながら、ランドパターンを含めた差動信号線路の全体がグランドパターンと重なる構成では、一部のパラメータに関して信号品質がかえって低下することがあった。この現象は、Sdc11特性と呼ばれるパラメータに関して顕著に発生する。Sdc11特性とは、コモンモードフィルタに入力されたコモンモード信号がディファレンシャル信号に変換されて反射する割合を示す特性である。
したがって、本発明は、コモンモードフィルタが搭載される回路基板であって、より高い信号品質を得ることが可能な回路基板を提供することを目的とする。また、本発明は、回路基板にコモンモードフィルタが搭載されてなる電子回路モジュールであって、より高い信号品質を得ることが可能な電子回路モジュールを提供することを目的とする。
本発明者らは、上記の現象について鋭意研究を重ねた結果、ランドパターン部分で生じる容量成分のばらつきが原因であることを見いだした。
本発明は、このような技術的知見に基づき成されたものであって、本発明による回路基板は、対を成す第1及び第2の端子電極と、対を成す第3及び第4の端子電極とを備えるコモンモードフィルタが搭載される回路基板であって、前記第1、第2、第3及び第4の端子電極にそれぞれ接続すべき第1、第2、第3及び第4のランドパターンと、前記第1、第2、第3及び第4のランドパターンにそれぞれ接続された第1、第2、第3及び第4の配線パターンとを含む第1の配線層と、グランドパターンを含む第2の配線層と、を含み、前記グランドパターンは、前記第1、第2、第3及び第4の配線パターンと重なる一方、少なくとも前記第1及び第2のランドパターンとは重ならないことを特徴とする。
また、本発明による電子回路モジュールは、回路基板と、前記回路基板に搭載されたコモンモードフィルタとを備える電子回路モジュールであって、前記コモンモードフィルタは、対を成す第1及び第2の端子電極と、対を成す第3及び第4の端子電極とを含み、前記回路基板は、前記第1、第2、第3及び第4の端子電極にそれぞれ接続された第1、第2、第3及び第4のランドパターンと、前記第1、第2、第3及び第4のランドパターンにそれぞれ接続された第1、第2、第3及び第4の配線パターンとを含む第1の配線層と、グランドパターンを含む第2の配線層と、を含み、前記グランドパターンは、前記第1、第2、第3及び第4の配線パターンと重なる一方、少なくとも前記第1及び第2のランドパターンとは重ならないことを特徴とする。
本発明によれば、第1及び第2のランドパターンとグランドパターンが重ならないことから、第1及び第2のランドパターンとグランドパターンとの間の容量成分が除去あるいは低減される。これにより、ハンダの量及び濡れ方のばらつきや、コモンモードフィルタの実装位置及び傾きのばらつきなどに起因する容量成分の変化が小さくなることから、より高い信号品質を得ることが可能となる。
本発明において、前記第1及び第2の配線パターンは、前記コモンモードフィルタに入力する信号を伝送するための一対の入力配線パターンであり、前記第3及び第4の配線パターンは、前記コモンモードフィルタから出力される信号を伝送するための一対の出力配線パターンであることが好ましい。これによれば、入力部分における容量成分のばらつきが抑制されることから、Sdc11特性を高めることが可能となる。
本発明において、前記グランドパターンは、前記第3及び第4のランドパターンと重なることが好ましい。これによれば、グランドパターンを過度に削除することによる信号バランスの低下を防止することが可能となる。
本発明において、前記コモンモードフィルタは、巻芯部と、前記巻芯部の軸方向における一端に設けられ、前記第1及び第2の端子電極が形成された第1の鍔部と、前記巻芯部の前記軸方向における他端に設けられ、前記第3及び第4の端子電極が形成された第2の鍔部とを有するコアと、前記巻芯部に巻回され、一端及び他端がそれぞれ前記第1及び第3の端子電極に接続された第1のワイヤと、前記巻芯部に巻回され、一端及び他端がそれぞれ前記第2及び第4の端子電極に接続された第2のワイヤと、をさらに含み、前記第1及び第2のワイヤは、前記巻芯部に巻回される途中で交差することが好ましい。これによれば、交差位置を境界として第1のワイヤと第2のワイヤの位置関係が逆転することから、高い信号バランスを得ることが可能となる。
この場合、前記巻芯部は、前記第1の鍔部側から前記第2の鍔部側へ向かってこの順に位置する第1、第2、第3及び第4の巻回領域を含み、前記第1及び第2のワイヤは、前記第1及び第2の巻回領域においてはバイファイラ巻きされており、前記第3及び第4の巻回領域においてはレイヤ巻きされており、前記第3の巻回領域と前記第4の巻回領域の間で交差することが好ましい。これによれば、レイヤ巻きされた部分と第1及び第2の鍔部との間にバイファイラ巻きされた部分が挿入されることから、レイヤ巻きされた部分と第1及び第2の鍔部との距離が確保される。レイヤ巻きされた部分は、バイファイラ巻きされた部分よりも巻回密度が高いため、第1又は第2の鍔部との距離が近いと不要な寄生容量成分が発生する。しかしながら、上記の構成によれば、レイヤ巻きされた部分と第1及び第2の鍔部との距離が十分に確保されることから、不要な寄生容量成分の発生が抑えられ、その結果、高い高周波特性を得ることが可能となる。
さらにこの場合、前記第1の巻回領域における前記第1及び第2のワイヤの巻回数は、前記第2の巻回領域における前記第1及び第2のワイヤの巻回数と同じであり、前記第3の巻回領域における前記第1及び第2のワイヤの巻回数は、前記第4の巻回領域における前記第1及び第2のワイヤの巻回数と同じであることが好ましい。これによれば、交差位置からみて第1及び第2のワイヤが左右対称となることから、より高い信号バランスを得ることが可能となる。
さらにこの場合、前記第3の巻回領域においては前記第1のワイヤ上に前記第2のワイヤが巻回され、前記第4の巻回領域においては前記第2のワイヤ上に前記第1のワイヤが巻回されていることが好ましい。これによれば、レイヤ巻きされた部分において第1のワイヤと第2のワイヤの上下位置が入れ替わることから、さらに高い信号バランスを得ることが可能となる。
このように、本発明によれば、高い信号品質を得ることが可能な回路基板及びこれを用いた電子回路モジュールを提供することが可能となる。
図1は、本発明の実施形態による電子回路モジュール100の主要部の構成を説明するための略分解斜視図である。 図2は、図1に示すA−A線に沿った略断面図である。 図3は、ランドパターンとグランドパターンとの間で生じる容量成分について説明するための断面図である。 図4は、クリアランス領域141の平面位置を説明するための略平面図である。 図5は、コモンモードフィルタ10の外観を示す略斜視図である。 図6は、コア20の構造を示す略斜視図である。 図7は、第1の端子電極31の構造を示す略斜視図である。 図8は、第1の巻回レイアウトを説明するための図である。 図9は、第2の巻回レイアウトを説明するための図である。 図10は、第3の巻回レイアウトを説明するための図である。 図11は、第4の巻回レイアウトを説明するための図である。 図12は、第5の巻回レイアウトを説明するための図である。 図13は、第6の巻回レイアウトを説明するための図である。 図14は、多層構造を有する回路基板110を用いた例を示す図である。 図15は、クリアランス領域141,142を設けた例を示す図である。 図16は、クリアランス領域143を設けた例を示す図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図1は、本発明の実施形態による電子回路モジュール100の主要部の構成を説明するための略分解斜視図である。また、図2は、図1に示すA−A線に沿った略断面図である。
図1に示す電子回路モジュール100は、回路基板110と、回路基板110に搭載されたコモンモードフィルタ10とを備える。図1に示す例では、回路基板110が単層基板であり、一方の表面110aには第1の配線層M1が形成され、他方の表面110bには第2の配線層M2が形成されている。図1には、第2の配線層M2を回路基板110の表面110bから分離した状態が示されている。第1の配線層M1は、第1〜第4の配線パターン121〜124と、それぞれ第1〜第4の配線パターン121〜124に接続された第1〜第4のランドパターン131〜134を含む。また、第2の配線層M2は、大面積のグランドパターン140Gを含む。
電子回路モジュール100は、携帯電子機器や車載用LANに使用されるモジュール部品であり、その機能を実現するための多数の電子部品(半導体ICやトランジスタなどの能動部品、キャパシタや抵抗などの受動部品、並びに、その他の部品)が実装されているが、図1においては、コモンモードフィルタ10が実装される部分のみを抜き出して示している。
第1及び第2の配線パターン121,122は、一対の入力配線パターンPinを構成し、コモンモードフィルタ10に入力する差動信号を伝送するために用いられる。一方、第3及び第4の配線パターン123,124は、一対の出力配線パターンPoutを構成し、コモンモードフィルタ10から出力される差動信号を伝送するために用いられる。これら入力配線パターンPin及び出力配線パターンPoutは、図示しない電子部品などにそれぞれ接続される。
第1〜第4のランドパターン131〜134は、コモンモードフィルタ10に設けられた第1〜第4の端子電極31〜34にそれぞれ接続される。コモンモードフィルタ10の構成については追って説明する。
グランドパターン140Gは、大面積を有するいわゆるベタパターンであり、平面視で(z方向から見て)少なくとも配線パターン121〜124と重なる位置に設けられている。このようなグランドパターン140Gを設けているのは、高速差動信号線路において一対の信号のバランスを保つために必要だからである。
図1及び図2に示すように、本実施形態においては、グランドパターン140Gにクリアランス領域141が設けられている。クリアランス領域141は、グランドパターン140Gに設けられた切り欠きであり、この部分においてグランドパターン140Gが削除されている。そして、本実施形態においては、クリアランス領域141が平面視で第1及び第2のランドパターン131,132と重なっており、これにより、第1及び第2のランドパターン131,132は平面視でグランドパターン140Gとの重なりを有していない。その結果、第1及び第2のランドパターン131,132とグランドパターン140Gとの間に生じる容量成分が削除あるいは低減されるため、当該容量成分のばらつきが大幅に低減される。
図3は、ランドパターンとグランドパターンとの間で生じる容量成分について説明するための断面図である。
図3に示すように、通常は、ランドパターンL1,L2を含めた差動信号線路の全体がグランドパターンGと重なっているため、ランドパターンL1,L2とグランドパターンGとの間には容量成分C1,C2が生じる。このため、これらランドパターンL1,L2が入力側を構成する一対のランドパターンである場合、この容量成分C1,C2がコモンモードフィルタの入力容量となる。しかしながら、容量成分C1,C2の値を完全に一致させることは困難であり、諸条件によって値にばらつきが生じてしまう。例えば、コモンモードフィルタの端子電極と接続するためのハンダの量及び濡れ方のばらつきや、コモンモードフィルタの実装位置及び傾きのばらつきなどに起因して、容量成分C1,C2の値は僅かに変化する。そして、このようなばらつきは、設計時及び製造時において制御困難あるいは制御不可能である。
しかしながら、図1及び図2に示すように、本実施形態においてはランドパターン131,132の直下にクリアランス領域141が設けられていることから、入力側においてこのような容量成分C1,C2が生じないか、或いは、大幅に小さくなる。その結果、上述した諸条件のばらつきが発生しても、入力容量のばらつきはほとんど生じない。これにより、特にSdc11特性を極めて良好な値とすることが可能となる。
図4は、クリアランス領域141の平面位置を説明するための略平面図である。尚、図4において、破線Bで示す領域は、コモンモードフィルタ10が実装される実装領域である。
図4に示すように、本実施形態においては、第1及び第2のランドパターン131,132の全体がクリアランス領域141と重なっている。換言すれば、第1及び第2のランドパターン131,132は、グランドパターン140Gと平面的な重なりを有していない。これにより、第1及び第2のランドパターン131,132とグランドパターン140Gとの間に生じる容量成分を確実に削除又は低減することができる。
尚、第1及び第2のランドパターン131,132の平面サイズよりも、実装されるコモンモードフィルタ10の端子電極31,32のサイズの方が大きいことがある。この場合には、コモンモードフィルタ10を回路基板110に実装すると、平面視で端子電極31,32が第1及び第2のランドパターン131,132からはみ出すことになる。このようなケースにおいては、第1及び第2のランドパターン131,132のみならず、端子電極31,32の全体がクリアランス領域141と重なるよう設計することが望ましい。
図5は、コモンモードフィルタ10の外観を示す略斜視図である。
図5に示すコモンモードフィルタ10は、ドラム型のコア20と、板状のコア24と、第1〜第4の端子電極31〜34と、第1及び第2のワイヤ41,42とを備えている。コア20の構造は図6に示され、第1の端子電極31の構造は図7に示されている。コア20及び24は、Ni−Zn系フェライトなど比較的透磁率の高い磁性材料によって構成される。また、第1〜第4の端子電極31〜34は、銅などの良導体からなる金具である。
コア20は、第1の鍔部21と、第2の鍔部22と、これらの間に設けられた巻芯部23と有している。巻芯部23はx方向を軸方向とし、その両端にそれぞれ第1及び第2の鍔部21,22が設けられ、これらが一体化された構造を有している。第1の鍔部21は、巻芯部23と接続される内側面21iと、内側面21iの反対側に位置する外側面21oと、板状のコア24が接着される上面21tと、上面21tの反対側に位置する底面21bと、互いに反対側に位置する側面21sとを有している。内側面21i及び外側面21oはyz面を構成し、上面21t及び底面21bはxy面を構成し、側面21sはxz面を構成する。第2の鍔部22も同様であり、yz面を構成する内側面22i及び外側面22o、xy面を構成する上面22t及び底面22b、並びに、xz面を構成する2つの側面22sを有している。
図6に示すように、底面21b,22b及び外側面21o,22oは段差を有している。底面21b,22bは、上段面21b,22bと下段面21b,22bをそれぞれ有し、外側面21o,22oは、上段面21o,22oと下段面21o,22oをそれぞれ有する。そして、第1及び第2の端子電極31,32は、第1の鍔部21の上段面21b、下段面21b及び下段面21oを覆うように設けられ、第3及び第4の端子電極33,34は、第2の鍔部22の上段面22b,下段面22b及び下段面22oを覆うように設けられる。第1〜第4の端子電極31〜34の固定は、接着剤などによって行われる。
図7に示すように、第1の端子電極31は、継線部50と、第1の接続部51と、第2の接続部52を有している。継線部50は、底面21bの下段面21bを覆う部分であり、第1のワイヤ41の一端が継線される。図7には継線前の状態が示されており、第1のワイヤ41の一端を押さえ込むための固定片61と、第1のワイヤ41の一端を溶接するための溶接片62を備えている。実際に継線を行う際には、固定片61を折り曲げることによって第1のワイヤ41の一端を押さえ込んだ状態で、溶接片62を折り曲げることによって第1のワイヤ41の一端を継線部50と溶接片62との間に挟み込むとともに、レーザービームの照射によって溶接片62を溶かすことにより、第1のワイヤ41の一端を継線部50に溶接する。溶接を行うと、図5に示す溶接玉63が形成され、両者は強固に固定されることになる。
第1の接続部51は、底面21bの上段面21bを覆う部分であり、実装時においてはプリント基板上のランドパターンと対向する。第2の接続部52は、外側面21oの下段面21oを覆う部分であり、実装時においてはハンダのフィレットが形成される部分である。本例では、第2の接続部52がL字型に折れ曲がった形状を有しており、これにより実装強度が高められている。
他の端子電極32〜34についても同様の構造を有している。そして、第1のワイヤ41の一端及び他端は、それぞれ第1及び第3の端子電極31,33に接続され、第2のワイヤ42の一端及び他端は、それぞれ第2及び第4の端子電極32,34に接続される。これにより、例えば第1及び第2の端子電極31,32を一対の入力側とし、第3及び第4の端子電極33,34を一対の出力側とするコモンモードフィルタ回路が構成される。但し、図5に示すコモンモードフィルタ10に方向性は無いことから、第3及び第4の端子電極33,34を一対の入力側とし、第1及び第2の端子電極31,32を一対の出力側として使用しても構わない。また、各端子電極31〜34が図7に示した構造を有していることから、対応するワイヤ41,42との接続を強固に行うことができるとともに、溶接玉63が底面21b,22bの下段面21b,22bに形成されることから、溶接玉63と回路基板110が干渉することによって実装が不安定となることがない。
第1及び第2のワイヤ41,42の巻回パターンについては特に限定されず、いわゆるバイファイラ巻きであっても構わないし、いわゆるレイヤ巻きであっても構わない。ここで、「バイファイラ巻き」とは、一対のワイヤのうち同一ターンを構成する部分を互いに沿って巻回する巻回方式をいう。また、「レイヤ巻き」とは、一対のワイヤのうち、一方を下層に巻回することによって第1巻回層を形成し、他方を第1の巻回層の上層に巻回することによって第2巻回層を形成する巻回方式をいう。バイファイラ巻きを用いると、レイヤ巻きを用いた場合に比べて高い信号バランスを得ることができるというメリットがある。一方、レイヤ巻きを用いると、バイファイラ巻きを用いた場合よりも多くのターン数を確保することができる(或いは、同一ターン数であれば巻芯部23をより小型化することができる)というメリットがある。
このように、本発明において第1及び第2のワイヤ41,42の巻回パターンについては特に限定されないが、第1及び第2のワイヤ41,42を巻回途中で交差することが好ましい。これは、ワイヤを途中で交差しない通常の巻回パターンでは、コモンモードフィルタ自体が有する信号バランスのばらつきが大きいため、本実施形態による効果が認識できない可能性があるからである。これに対し、第1及び第2のワイヤ41,42を巻回途中で交差すると、コモンモードフィルタ自体が有する信号バランスのばらつきが大幅に低減されることから、本発明による効果を確認することができる。
以下、第1及び第2のワイヤ41,42の好ましいいくつかの巻回レイアウトについて説明する。
図8は、第1の巻回レイアウトを説明するための図である。
図8に示す例では、第1及び第2のワイヤ41,42をバイファイラ巻きし、途中のクロスポイント90で第1及び第2のワイヤ41,42を交差させることによって、これらワイヤ41,42の位置を入れ替えている。クロスポイント90は第1及び第2のワイヤ41,42のほぼ中間に位置する。図8に示す例では、5ターン目と6ターン目の間にクロスポイント90が設けられている。したがって、クロスポイント90からみて第1の鍔部21側に位置する第1の巻回領域71には第1及び第2のワイヤ41,42が5ターン巻回され、クロスポイント90からみて第2の鍔部22側に位置する第2の巻回領域72にも第1及び第2のワイヤ41,42が5ターン巻回されている。
このような構成によれば、クロスポイント90を中心として、第1のワイヤ41と第2のワイヤ42が対称形となる。対称形となるのは、ターン数だけでなく、第1の巻回領域71と第2の巻回領域72における関係についても対称形となる。つまり、第1の巻回領域71においては、同一ターンを構成する第1及び第2のワイヤ41,42のうち、第2のワイヤ42が第1の鍔部21側に位置し、第1のワイヤ41が第2の鍔部22側に位置しているのに対し、第2の巻回領域72においては、同一ターンを構成する第1及び第2のワイヤ41,42のうち、第2のワイヤ42が第2の鍔部22側に位置し、第1のワイヤ41が第1の鍔部21側に位置することになる。換言すれば、第1及び第2の巻回領域71,72のいずれにおいても、同一ターンを構成する第1及び第2のワイヤ41,42のうち、第1のワイヤ41が内側(クロスポイント90側)に位置し、第2のワイヤ42が外側(鍔部21又は22側)に位置することになる。これにより、信号バランスがより高められる。
また、図8に示す例では、第1及び第2のワイヤ41,42の同一ターンが互いに隣接しており、好ましくは互いに接触した状態で巻回されている。これによれば、高い信号バランスを得ることが可能となる。一方、第1及び第2のワイヤ41,42の隣接ターン間には、スペースSが形成されている。例えば、第1のワイヤ41の第2ターンと、第2のワイヤ42の第1ターンは接触しておらず、両者間にはx方向のスペースSが存在している。これにより、隣接ターン間に生じる寄生容量成分が低減されることから、高周波特性が高められる。
図8に示す巻回レイアウトは、必要なターン数が比較的少ない場合、或いは、巻芯部23のx方向における長さが比較的長い場合において採用することが好ましい。
図9は、第2の巻回レイアウトを説明するための図である。
図9に示す例では、第1及び第2のワイヤ41,42をレイヤ巻きし、途中のクロスポイント90で第1及び第2のワイヤ41,42を交差させることによって、これらワイヤ41,42の位置を入れ替えている。本例では、第2のワイヤ42が下層に巻回され、第1のワイヤ41が第2のワイヤ42上に巻回されている。クロスポイント90は第1及び第2のワイヤ41,42のほぼ中間に位置する。図9に示す例では、12ターン目と13ターン目の間にクロスポイント90が設けられている。したがって、クロスポイント90からみて第1の鍔部21側に位置する第1の巻回領域71には第1及び第2のワイヤ41,42が12ターン巻回され、クロスポイント90からみて第2の鍔部22側に位置する第2の巻回領域72にも第1及び第2のワイヤ41,42が12ターン巻回されている。
このような構成によれば、クロスポイント90を中心として、第1のワイヤ41と第2のワイヤ42が対称形となる。また、図8に示した例と同様、ターン数だけでなく、第1の巻回領域71と第2の巻回領域72における関係についても対称形となるため、信号バランスがより高められる。
尚、第1のワイヤ41の一部は、第2のワイヤ42と同様、下層に巻回されている。これは、レイヤ巻きにおいて上層に位置するワイヤは、下層に位置するワイヤによって形成される谷線に沿って巻回することによって安定した巻回状態が保持されるため、上層に位置するワイヤは下層に位置するワイヤよりもターン数が1つ少なくなるからである。つまり、レイヤ巻きにおいて一対のワイヤのターン数を一致させると、上層に配置すべきワイヤの1ターンが必然的に下層に落ち込むことになる。図9に示す例では、この落ち込みターンがクロスポイント90側に位置しているが、逆に、鍔部21,22側に位置していても構わない。
図9に示す巻回レイアウトは、必要なターン数が比較的多い場合、或いは、巻芯部23のx方向における長さが比較的短い場合において採用することが好ましい。
このように、バイファイラ巻きとレイヤ巻きには一長一短があるため、求められる特性に応じて巻回方法を決定すればよい。また、バイファイラ巻きのメリットとレイヤ巻きのメリットの両方を享受するためには、ワイヤの一部をバイファイラ巻きし、残りをレイヤ巻きするという方法が挙げられる。
図10は、第3の巻回レイアウトを説明するための図である。
図10に示す例では、巻芯部23を4つの巻回領域81〜84に分けた場合、第1及び第4の巻回領域81,84においては第1及び第2のワイヤ41,42がレイヤ巻きされ、第2及び第3の巻回領域82,83においては第1及び第2のワイヤ41,42がバイファイラ巻きされている。ここで、巻回領域81〜84は、第1の鍔部21側から第2の鍔部22側へ向かってこの順に位置する領域である。
本例においては、第1及び第4の巻回領域81,84のいずれにおいても、第2のワイヤ42が下層に巻回され、第1のワイヤ41が第2のワイヤ42上に巻回されている。但し、既に説明したとおり、レイヤ巻きにおいては上層に配置すべきワイヤの1ターンが下層に落ち込むことから、第1及び第4の巻回領域81,84において第1のワイヤ41の1ターンがそれぞれ下層に落ち込んでいる。図10に示す例では、この落ち込みターンがクロスポイント90側に位置しているが、逆に、鍔部21,22側に位置していても構わない。
本例では、第1及び第4の巻回領域81,84において第1及び第2のワイヤ41,42がそれぞれ5ターン巻回され、第2及び第3の巻回領域82,83においては第1及び第2のワイヤ41,42がそれぞれ3ターン巻回されている。このような構成により、ターン数と信号バランスを両立させることが可能となる。
そして、本例においても、第2の巻回領域82と第3の巻回領域83との間のクロスポイント90で第1及び第2のワイヤ41,42を交差させることによって、第1のワイヤ41と第2のワイヤ42の位置を入れ替えている。これにより、クロスポイント90を中心として、第1のワイヤ41と第2のワイヤ42が対称形となる。また、ターン数だけでなく、第1の巻回領域81と第4の巻回領域84における関係についても対称形となるとともに、第2の巻回領域82と第3の巻回領域83における関係についても対称形となることから、信号バランスがより高められる。
図11は、第4の巻回レイアウトを説明するための図である。
図11に示す例では、巻芯部23を4つの巻回領域81〜84に分けた場合、第1及び第4の巻回領域81,84においては第1及び第2のワイヤ41,42がバイファイラ巻きされ、第2及び第3の巻回領域82,83においては第1及び第2のワイヤ41,42がレイヤ巻きされている。
本例においては、第2及び第3の巻回領域82,83のいずれにおいても、第2のワイヤ42が下層に巻回され、第1のワイヤ41が第2のワイヤ42上に巻回されている。但し、既に説明したとおり、レイヤ巻きにおいては上層に配置すべきワイヤの1ターンが下層に落ち込むことから、第2及び第3の巻回領域82,83において第1のワイヤ41の1ターンがそれぞれ下層に落ち込んでいる。図11に示す例では、この落ち込みターンがクロスポイント90側に位置している。
本例では、第1及び第4の巻回領域81,84においては第1及び第2のワイヤ41,42がそれぞれ3ターン巻回され、第2及び第3の巻回領域82,83においては第1及び第2のワイヤ41,42がそれぞれ5ターン巻回されている。このような構成により、ターン数と信号バランスを両立させることが可能となる。
そして、本例においても、第2の巻回領域82と第3の巻回領域83との間のクロスポイント90で第1及び第2のワイヤ41,42を交差させることによって、第1のワイヤ41と第2のワイヤ42の位置を入れ替えている。これにより、クロスポイント90を中心として、第1のワイヤ41と第2のワイヤ42が対称形となる。また、ターン数だけでなく、第1の巻回領域81と第4の巻回領域84における関係についても対称形となるとともに、第2の巻回領域82と第3の巻回領域83における関係についても対称形となることから、信号バランスがより高められる。
レイヤ巻きは、バイファイラ巻きに比べて第1及び第2のワイヤ41,42を高密度に巻回することができるため、巻芯部23のx方向における長さを抑えつつ、第1及び第2のワイヤ41,42のターン数を増やすことができる。その一方で、レイヤ巻きは巻回密度の高さゆえに、他の部材との間で寄生容量が発生しやすいという問題がある。特に、レイヤ巻きされた部分を第1の鍔部21又は第2の鍔部22の近傍にレイアウトすると、第1〜第4の端子電極31〜34との間で僅かな寄生容量が発生し、高周波特性が低下することがある。しかしながら、図11に示す例においては、レイヤ巻きされた部分を第1及び第2の鍔部21,22から離れた第2及び第3の巻回領域82,83にレイアウトしていることから、上述した寄生容量成分の発生が抑えられ、これにより、高い高周波特性を得ることが可能となる。
図12は、第5の巻回レイアウトを説明するための図である。
図12に示す巻回レイアウトは、第2及び第3の巻回領域82,83における巻回レイアウトが異なる点において、図11に示した巻回レイアウトと相違している。その他の構成は、図11に示した巻回レイアウトと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本例においては、第2及び第3の巻回領域82,83のいずれにおいても、第1のワイヤ41が下層に巻回され、第2のワイヤ42が第1のワイヤ41上に巻回されている。但し、既に説明したとおり、レイヤ巻きにおいては上層に配置すべきワイヤの1ターンが下層に落ち込むことから、第2及び第3の巻回領域82,83において第2のワイヤ42の1ターンがそれぞれ下層に落ち込んでいる。図12に示す例では、この落ち込みターンがクロスポイント90とは反対側、つまり、第1の巻回領域81と第2の巻回領域82の間、並びに、第3の巻回領域83と第4の巻回領域84の間に位置している。


このような構成によれば、図11の巻回レイアウトによる効果に加え、レイヤ巻きの落ち込みターンがより外側に位置していることから、実際にレイヤ巻きされた部分がより中央に寄ることになる。つまり、実際にレイヤ巻きされた部分と第1〜第4の端子電極31〜34との距離がさらに大きくなることから、寄生容量成分のよりいっそうの低減が期待される。
図13は、第6の巻回レイアウトを説明するための図である。
図13に示す巻回レイアウトは、第3の巻回領域83の巻回パターンについては図11に示した巻回パターンと同じであり、第2の巻回領域82の巻回パターンについては図12に示した巻回パターンと同じである。その他の構成は、図11又は図12に示した巻回レイアウトと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
このように、第2の巻回領域82においては第1のワイヤ41上に第2のワイヤ42が巻回され、第3の巻回領域83においては第2のワイヤ42上に第1のワイヤ41が巻回されている。尚、落ち込みターンについては、いずれも第1の鍔部21側に位置している。
このような構成によれば、クロスポイント90を境としてレイヤの上下が入れ替わることから、第1のワイヤ41と第2のワイヤ42の巻回条件にほとんど差が無くなる。これにより、図11又は図12に示した巻回レイアウトよりもさらに信号バランスが高められることから、非常に高い高周波特性を得ることが可能となる。
以上、第1及び第2のワイヤ41,42のいくつかの巻回レイアウトについて説明したが、本実施形態による効果、つまり、第1及び第2のランドパターン131,132の直下にクリアランス領域141を設けることによって信号バランスを高める効果は、コモンモードフィルタ自体が有する信号バランスのばらつきが小さいほど有意義である。したがって、第1及び第2のワイヤ41,42の巻回レイアウトについては特に限定されるものではないが、既に説明したとおり、第1及び第2のワイヤ41,42を途中のクロスポイント90で交差させることが好ましい。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態では、単層構造を有する回路基板110を用いた例を説明したが、回路基板110が単層構造である必要はなく、図14に示すように、多層構造を有していても構わない。図14に示す例では、配線150が形成される第3の配線層M3が追加された構造を有している。このような構造を有する回路基板110を用いる場合であっても、グランドパターン140Gにクリアランス領域141を設けることによって、同様の効果を得ることが可能となる。この場合、第3の配線層M3においても、平面視でクリアランス領域141と重なる領域には配線150を形成しないことが好ましい。
また、上記実施形態では、第1及び第2のランドパターン131,132と重なる位置にのみクリアランス領域141を設けているが、図15に示すように、第3及び第4のランドパターン133,134と重なる位置に別のクリアランス領域142を設けても構わない。これによれば、コモンモードフィルタの出力側にて生じる容量成分(出力容量)のばらつきについても抑制することが可能となる。さらに、図16に示すように、第1〜第4のランドパターン131〜134を含む実装領域Bの全体と重なるよう、クリアランス領域143を設けても構わない。
さらに、上記の各実施形態によるコモンモードフィルタは、コア20に4つの端子電極31〜34が接着された構成を有しているが、導電性ペーストなどを用いてコア20に端子電極31〜34を直接形成しても構わない。
10 コモンモードフィルタ
20 ドラム型のコア
21,22 鍔部
21b,22b 鍔部の底面
21b,22b 底面の上段面
21b,22b 底面の下段面
21i,22i 鍔部の内側面
21o,22o 鍔部の外側面
21o,22o 外側面の上段面
21o,22o 外側面の下段面
21s,22s 鍔部の側面
21t,22t 鍔部の上面
23 巻芯部
24 板状のコア
31〜34 端子電極
41,42 ワイヤ
50 継線部
51,52 接続部
61 固定片
62 溶接片
63 溶接玉
71,72,81〜84 巻回領域
90 クロスポイント
100 電子回路モジュール
110 回路基板
110a,110b 表面
121〜124 配線パターン
131〜134,L1,L2 ランドパターン
140G,G グランドパターン
141〜143 クリアランス領域
150 配線
C1,C2 容量成分
M1〜M3 配線層
Pin 入力配線パターン
Pout 出力配線パターン
S スペース

Claims (10)

  1. 回路基板と、前記回路基板に搭載されたコモンモードフィルタとを備える電子回路モジュールであって、
    前記コモンモードフィルタは、対を成す第1及び第2の端子電極と、対を成す第3及び第4の端子電極とを含み、
    前記回路基板は、
    前記第1、第2、第3及び第4の端子電極にそれぞれ接続された第1、第2、第3及び第4のランドパターンと、前記第1、第2、第3及び第4のランドパターンにそれぞれ接続された第1、第2、第3及び第4の配線パターンとを含む第1の配線層と、
    グランドパターンを含む第2の配線層と、を含み、
    前記グランドパターンは、前記第1、第2、第3及び第4の配線パターンと重なる一方、少なくとも前記第1及び第2のランドパターンとは重ならず、且つ、前記第3及び第4のランドパターンと重なることを特徴とする電子回路モジュール。
  2. 前記第1及び第2の配線パターンは、前記コモンモードフィルタに入力する信号を伝送するための一対の入力配線パターンであり、
    前記第3及び第4の配線パターンは、前記コモンモードフィルタから出力される信号を伝送するための一対の出力配線パターンであることを特徴とする請求項1に記載の電子回路モジュール。
  3. 前記コモンモードフィルタは、
    巻芯部と、前記巻芯部の軸方向における一端に設けられ、前記第1及び第2の端子電極が形成された第1の鍔部と、前記巻芯部の前記軸方向における他端に設けられ、前記第3及び第4の端子電極が形成された第2の鍔部とを有するコアと、
    前記巻芯部に巻回され、一端及び他端がそれぞれ前記第1及び第3の端子電極に接続された第1のワイヤと、
    前記巻芯部に巻回され、一端及び他端がそれぞれ前記第2及び第4の端子電極に接続された第2のワイヤと、をさらに含み、
    前記第1及び第2のワイヤは、前記巻芯部に巻回される途中で交差することを特徴とする請求項1又は2に記載の電子回路モジュール。
  4. 前記巻芯部は、前記第1の鍔部側から前記第2の鍔部側へ向かってこの順に位置する第1、第2、第3及び第4の巻回領域を含み、
    前記第1及び第2のワイヤは、前記第1及び第4の巻回領域においてはバイファイラ巻きされており、前記第2及び第3の巻回領域においてはレイヤ巻きされており、前記第2の巻回領域と前記第3の巻回領域の間で交差することを特徴とする請求項に記載の電子回路モジュール。
  5. 前記第1の巻回領域における前記第1及び第2のワイヤの巻回数は、前記第4の巻回領域における前記第1及び第2のワイヤの巻回数と同じであり、
    前記第2の巻回領域における前記第1及び第2のワイヤの巻回数は、前記第3の巻回領域における前記第1及び第2のワイヤの巻回数と同じであることを特徴とする請求項に記載の電子回路モジュール。
  6. 前記第2の巻回領域においては前記第1のワイヤ上に前記第2のワイヤが巻回され、前記第3の巻回領域においては前記第2のワイヤ上に前記第1のワイヤが巻回されていることを特徴とする請求項4又は5に記載の電子回路モジュール。
  7. 回路基板と、前記回路基板に搭載されたコモンモードフィルタとを備える電子回路モジュールであって、
    前記コモンモードフィルタは、対を成す第1及び第2の端子電極と、対を成す第3及び第4の端子電極とを含み、
    前記回路基板は、
    前記第1、第2、第3及び第4の端子電極にそれぞれ接続された第1、第2、第3及び第4のランドパターンと、前記第1、第2、第3及び第4のランドパターンにそれぞれ接続された第1、第2、第3及び第4の配線パターンとを含む第1の配線層と、
    グランドパターンを含む第2の配線層と、を含み、
    前記グランドパターンは、前記第1、第2、第3及び第4の配線パターンと重なる一方、少なくとも前記第1及び第2のランドパターンとは重ならず、
    前記コモンモードフィルタは、
    巻芯部と、前記巻芯部の軸方向における一端に設けられ、前記第1及び第2の端子電極が形成された第1の鍔部と、前記巻芯部の前記軸方向における他端に設けられ、前記第3及び第4の端子電極が形成された第2の鍔部とを有するコアと、
    前記巻芯部に巻回され、一端及び他端がそれぞれ前記第1及び第3の端子電極に接続された第1のワイヤと、
    前記巻芯部に巻回され、一端及び他端がそれぞれ前記第2及び第4の端子電極に接続された第2のワイヤと、をさらに含み、
    前記第1及び第2のワイヤは、前記巻芯部に巻回される途中で交差し、
    前記巻芯部は、前記第1の鍔部側から前記第2の鍔部側へ向かってこの順に位置する第1、第2、第3及び第4の巻回領域を含み、
    前記第1及び第2のワイヤは、前記第1及び第4の巻回領域においてはバイファイラ巻きされており、前記第2及び第3の巻回領域においてはレイヤ巻きされており、前記第2の巻回領域と前記第3の巻回領域の間で交差することを特徴とする電子回路モジュール。
  8. 前記第1の巻回領域における前記第1及び第2のワイヤの巻回数は、前記第4の巻回領域における前記第1及び第2のワイヤの巻回数と同じであり、
    前記第2の巻回領域における前記第1及び第2のワイヤの巻回数は、前記第3の巻回領域における前記第1及び第2のワイヤの巻回数と同じであることを特徴とする請求項に記載の電子回路モジュール。
  9. 前記第2の巻回領域においては前記第1のワイヤ上に前記第2のワイヤが巻回され、前記第3の巻回領域においては前記第2のワイヤ上に前記第1のワイヤが巻回されていることを特徴とする請求項7又は8に記載の電子回路モジュール。
  10. 対を成す第1及び第2の端子電極と、対を成す第3及び第4の端子電極とを備えるコモンモードフィルタが搭載される回路基板であって、
    前記第1、第2、第3及び第4の端子電極にそれぞれ接続すべき第1、第2、第3及び第4のランドパターンと、前記第1、第2、第3及び第4のランドパターンにそれぞれ接続された第1、第2、第3及び第4の配線パターンとを含む第1の配線層と、
    グランドパターンを含む第2の配線層と、を含み、
    前記グランドパターンは、前記第1、第2、第3及び第4の配線パターンと重なる一方、少なくとも前記第1及び第2のランドパターンとは重ならず、且つ、前記第3及び第4のランドパターンと重なることを特徴とする回路基板。
JP2016106897A 2016-05-30 2016-05-30 回路基板及びこれを用いた電子回路モジュール Active JP6627648B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016106897A JP6627648B2 (ja) 2016-05-30 2016-05-30 回路基板及びこれを用いた電子回路モジュール
US15/605,623 US10277193B2 (en) 2016-05-30 2017-05-25 Circuit board and electronic circuit module using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016106897A JP6627648B2 (ja) 2016-05-30 2016-05-30 回路基板及びこれを用いた電子回路モジュール

Publications (2)

Publication Number Publication Date
JP2017216260A JP2017216260A (ja) 2017-12-07
JP6627648B2 true JP6627648B2 (ja) 2020-01-08

Family

ID=60418179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016106897A Active JP6627648B2 (ja) 2016-05-30 2016-05-30 回路基板及びこれを用いた電子回路モジュール

Country Status (2)

Country Link
US (1) US10277193B2 (ja)
JP (1) JP6627648B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374572B2 (en) * 2016-10-14 2019-08-06 John Gordon Ramsey Radiofrequency filter with improved attenuation of common mode signals
WO2018168282A1 (ja) * 2017-03-15 2018-09-20 株式会社村田製作所 回路モジュール、ネットワークモジュール、及び車載電子機器
CN117377197A (zh) * 2018-10-16 2024-01-09 群创光电股份有限公司 电子装置
USD920912S1 (en) 2019-01-23 2021-06-01 Sumida Corporation Core component
USD920911S1 (en) 2019-01-23 2021-06-01 Sumida Corporation Coil component
USD921587S1 (en) 2019-01-23 2021-06-08 Sumida Corporation Core
JP1646784S (ja) * 2019-02-21 2019-12-02
JP1646785S (ja) * 2019-02-21 2019-12-02
JP7194875B2 (ja) * 2019-06-24 2022-12-23 株式会社村田製作所 巻線型コイル部品およびそれを用いた直流電流重畳回路
JP2022069303A (ja) * 2020-10-23 2022-05-11 株式会社村田製作所 コイル部品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258464A (ja) * 2007-04-06 2008-10-23 Hitachi Metals Ltd 回路基板および差動伝送機器
JP2008262943A (ja) * 2007-04-10 2008-10-30 Hitachi Metals Ltd 回路基板および差動伝送機器
JP4900186B2 (ja) * 2007-10-17 2012-03-21 株式会社村田製作所 コイル部品の実装構造
JP5181802B2 (ja) * 2008-04-23 2013-04-10 富士電機株式会社 ノイズフィルタ
JP2012015395A (ja) 2010-07-02 2012-01-19 Murata Mfg Co Ltd コモンモードチョークコイル実装構造
JP5765400B2 (ja) * 2013-03-15 2015-08-19 Tdk株式会社 コモンモードフィルタ
KR101468821B1 (ko) * 2012-12-19 2014-12-03 티디케이가부시기가이샤 커먼 모드 필터

Also Published As

Publication number Publication date
US20170345560A1 (en) 2017-11-30
JP2017216260A (ja) 2017-12-07
US10277193B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
JP6627648B2 (ja) 回路基板及びこれを用いた電子回路モジュール
JP6680037B2 (ja) コモンモードフィルタ
JP6634943B2 (ja) ディファレンシャルモードフィルタ
JP4836015B2 (ja) 積層型トランス部品
JP6780425B2 (ja) ディファレンシャルモードフィルタ
JP7139666B2 (ja) コイル部品
JP2015167395A (ja) 回路基板
JP2013153009A (ja) 電子部品
JP6733179B2 (ja) コイル部品及びこれを備える回路基板
JP7040021B2 (ja) コモンモードフィルタ
US20170084378A1 (en) Substrates with integrated three dimensional solenoid inductors
JP2019121692A (ja) コモンモードフィルタ
JP4394640B2 (ja) コイル部品
JP6909566B2 (ja) 配線回路基板およびその製造方法
US10333193B2 (en) Printed circuit board and printed circuit board for camera module
JP2007129291A (ja) ノイズフィルタおよびノイズフィルタ回路
JP6688667B2 (ja) 配線回路基板およびその製造方法
JP2006049383A (ja) コモンモードチョークコイル
US11521787B2 (en) Coil component
JP2008112832A (ja) 高周波ユニット、及び高周波ユニットの製造方法
US11424070B2 (en) Coil component
JP2017017063A (ja) パルストランス
JP2017017062A (ja) パルストランス
JPWO2016072403A1 (ja) プリント基板へのフレキシブルケーブルの接続構造
JP7363559B2 (ja) コイル部品及びこれを備える回路基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6627648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150