JP5201206B2 - 多層プリント配線基板 - Google Patents

Description

本発明は、多層プリント配線基板、所謂、多層ＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）に関し、特に、層間のバイア接続を伴った配線への外部からの電磁ノイズ重畳を低減する多層プリント配線基板に関する。
本願は、２００８年３月２８日に、日本に出願された特願２００８−０８６２０９号に基づき優先権を主張し、その内容をここに援用する。

従来、多層プリント配線基板（多層ＰＣＢ）にあっては、基板上に搭載されるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）等の間の配線として、バイア接続を伴った配線とすることが一般的に行なわれている。
このような従来の多層ＰＣＢとして、例えば、図９に示すような、ＬＳＩ等の部品をＰＣＢの両面に配置する両面実装構成とされたものがある。また、同様に、部品を片面に実装する構成の多層ＰＣＢにおいても、多数の配線を効率良く且つ高密度に配線するため、バイア接続を介した配線が行われている。

一方、多層ＰＣＢにおいて、上述したようなバイア接続を行なった場合、配線に、電磁ノイズによる影響が引き起こされることが知られている。このような問題の一例として、外部に漏れ出すノイズに関し、バイア接続によって特性が悪化することが、下記特許文献１に示されている（例えば、特許文献１の段落０００７〜００１０を参照）。
特許文献１に記載の技術では、上述のような問題を解決するため、図１０の模式図に示すような配線構造とすることが提案されている。特許文献１では、バイア配線を挿通させるためのクリアランスを設けた層の間に、このクリアランスの近傍で相互接続するバイア３４１、３４２を配置している。これらの追加バイアを当該配線の帰還回路として利用することで、ノイズ特性が改善されるとされている。

また、特許文献２には、バイア接続の技術に関して、バイアを伝達するノイズの低減を図るための構造が提案されている（図１１に記載の模式図も参照）。特許文献２では、各バイアを一直線上に配するのではなく、図１１に示すバイア４２２及びバイア４２３のように一定間隔をおいて段違いに配置した構成としている。これにより、バイアを伝達するノイズを低減することが可能とされている。また、特許文献２では、各バイア４２２、４２３を接続するための配線４２１が設けられている。

また、上記特許文献１、２に記載の技術の他にも、多層プリント配線基板においてバイア接続を行なった場合の一般的なノイズ対策として、フィルタ回路等の電子部品を多用したノイズ耐性向上策が各種用いられている。

しかしながら、従来から用いられていた多層プリント配線基板においては、以下に示す問題点がある。
まず、第１の問題点として、静電気放電ノイズ等、外部からの電磁ノイズが多層ＰＣＢのグラウンドに印加された場合に、グラウンドに流れたノイズ電流によって、バイア接続の配線とグラウンドとの間にノイズが誘起されるということが挙げられる。
このような現象が生じる原因としては、配線の引き出し元並びに引き出し先であるＬＳＩのグラウンドと、当該配線のノイズ印加にかかる結合経路に不整合が生じること等がある。詳細については、後述する。

また、第２の問題点として、静電気放電ノイズの結合は、ノイズ印加箇所で発生する空中放射、つまり、外部ノイズの電磁界によっても発生することが挙げられる。このような空中放射の電磁界ノイズの結合も、やはりバイア部分で起こりやすくなる。

上記第２の問題点を解決するための方法としては、回路に流れる電流が原因で外部へ放出されるノイズに対し、このようなノイズを低減する方法であるとされる、上記特許文献１、２に記載の技術が提案されている。
しかしながら、上記特許文献１、２の技術では、その可逆性から、外部ノイズが原因で起こる回路電流への影響についても一定の効果を示すものの、ノイズ結合のメカニズムが異なる上記第１の問題点に対しては有効ではないという問題があった。
また、追加のフィルタ回路等を用いる場合には、その構成部品の追加による価格上昇や部品配置場所の確保、また、フィルタ回路を構成する部品の電気的損失による余分なエネルギーを低減すること等、新たに種々の課題が生じる虞があった。
特開２００７−２５０６４５号公報 特開２０００−２０８９３９号公報

本発明は上記問題に鑑みてなされたものであり、安価で省スペースであり、且つ余分なエネルギーを要せずに、静電気放電ノイズ等の外部ノイズに対し、バイア接続した配線へのノイズ重畳を低減することが可能な多層プリント配線基板を提供することを目的とする。

（１） 上記問題を解決するために、本発明の一態様による多層プリント配線基板は、電子部品間で電気信号を送受する信号配線と、回路のグラウンドに接続されるグラウンド配線と、電源層に接続されて電子部品に電力を供給する電源配線と、内層に設けられる１層以上のグラウンド層と、前記グラウンド層を貫通する１以上のクリアランスと、前記グラウンド配線と前記グラウンド層とを接続するグラウンドバイアとを備え、前記信号配線及び前記グラウンド配線、もしくは前記信号配線及び前記電源配線の各配線が対とされて設けられおり、前記グラウンド層に設けられる前記クリアランスには、層間で接続するための配線バイアが対とされて同一のクリアランスに挿通され、前記対をなす配線バイアの一方が、前記グラウンド配線を介して前記グラウンド層に接続されている。

（２） また、本発明の一態様による多層プリント配線基板は、直流的に分離された少なくとも２以上の電源種別を有しており、前記電源配線は、該電源配線と対をなす他方の配線が接続される電子部品に供給する電源の内の、少なくとも一部を供給する。

（３） また、本発明の一態様による多層プリント配線基板は、前記対をなす配線バイアは、前記グラウンド層に設けられる前記クリアランス内に少なくとも２以上の前記配線バイアが隣接配置されて挿通された際、前記対をなす配線バイアの各中心を互いに結ぶ直線上において、他の配線バイアが配されない位置関係とされ、且つ、前記対をなす配線バイアの間隔が、他の配線バイアとの間よりも近接した間隔とされている。

本発明の多層プリント配線基板によれば、上記構成の如く、グラウンド層に設けられるクリアランスに、層間で接続するための配線バイアが対とされて同一のクリアランスに挿通され、対をなす配線バイアの一方が、グラウンド配線を介して内層のグラウンド層に接続される。
そのため、良好な帰還回路を形成することができ、静電気放電ノイズ等の外部ノイズによって生じるノイズ誘起が抑制される。これにより、外部へのノイズ放出が低減でき、外部の電磁環境に対するノイズ特性を向上させることができ、外部ノイズに対する耐性を高めた電子機器を提供することが可能となる。
また、上記効果に加え、電子部品の追加を必要とせず、しかも部品点数を低減することが可能となるので、安価で省スペースであり、且つ余分なエネルギーを要することが無い、ノイズ特性に優れた多層プリント配線基板を実現することが可能となる。

本発明の実施形態に係る多層プリント配線基板の一例を模式的に説明する図であり、層構造を示す断面図である。 本発明の実施形態に係る多層プリント配線基板の他の例を模式的に説明する図であり、層構造を示す断面図である。 本発明の実施形態に係る多層プリント配線基板の他の例を模式的に説明する図であり、平面構造を示す概略図である。 本発明の実施形態に係る多層プリント配線基板の他の例を模式的に説明する図であり、平面構造を示す概略図である。 従来の多層プリント配線基板を模式的に説明する図であり、バイアによるノイズ重畳を示すグラフである。 本発明の実施形態に係る多層プリント配線基板の他の例を模式的に説明する図であり、バイアによるノイズ重畳を示すグラフである。 本発明の実施形態に係る多層プリント配線基板の他の例を模式的に説明する図であり、バイア間の距離依存性を示すグラフである。 従来の多層プリント配線基板を模式的に説明する図である。 従来の多層プリント配線基板を模式的に説明する図である。 従来の多層プリント配線基板を模式的に説明する図である。 従来の多層プリント配線基板を模式的に説明する図である。

符号の説明

１、１０・・・多層プリント配線基板（多層ＰＣＢ）、
２・・・第１層（配線層）、
４・・・第４層（配線層）、
５、５３、７３・・・グラウンドバイア、
７、１７、５７、７７・・・クリアランス、
１０ｂ、１０ｃ、３１、３２・・・グラウンド層、
１１、１９、２１、４１、５０、７０・・・信号配線、
１２、１３・・・電源配線、
１５、１８、８１、８２・・・ＬＳＩ、
１６ａ、１６ｂ、５４、４４、６１、６２、７４、７５・・・配線バイア、
２２、４２、５１、７１・・・グラウンド配線

以下に、本発明の一実施形態である多層プリント配線基板（多層ＰＣＢ）１について、図１〜図７を適宜参照しながら詳細に説明する。なお、必要に応じて図８〜図１１も参照して説明する。
以下の説明において参照する図面は、本実施形態の多層ＰＣＢを説明するための図面であって、図示される各部の大きさや厚さや寸法等は、実際の寸法関係とは異なることがある。

図１に示すように、本実施形態の多層ＰＣＢ１は、電子部品間で電気信号を送受する信号配線２１、４１、回路のグラウンドに接続されるグラウンド配線２２、及び、電源層に接続されて電子部品に電力を供給する電源配線（図２を参照）の各配線がそれぞれ実装されている。
多層ＰＣＢ１は、内層に少なくとも１層以上のグラウンド層３１、３２を備える。当該グラウンド層３１、３２を貫通するように少なくとも１以上のクリアランス７が設けられている。また、グラウンド配線２２が、グラウンドバイア５を通じてグラウンド層３１、３２に接続されている。信号配線２１及びグラウンド配線２２、もしくは信号配線２１及び電源配線（図２を参照）の各配線が対とされて設けられている。
グラウンド層３１、３２に設けられるクリアランス７には、層間で接続するための配線バイア６１、６２が対とされて同一のクリアランス７に挿通されている。対をなす配線バイア６１、６２の一方、図示例においては配線バイア６１が、グラウンド配線２２及びグランドバイア５を介してグラウンド層３１、３２に接続されている。

本実施形態の多層ＰＣＢ１は、多層プリント配線基板においてＬＳＩ８１、８２を相互接続するにあたり、以下の（１）〜（３）のように構成されている。
（１）対となる配線バイア６１、６２を沿うように設けている。
（２）配線バイア６１、６２を同じクリアランス７に挿通させて配置している。
（３）一方の配線バイア６１がグラウンド配線２２及びグラウンドバイア５を介してグラウンド層３１、３２に接続されている。

図１に示す本実施形態の多層ＰＣＢ１は、信号配線を、配線層である第１層（配線層）２及び第４層（配線層）４に設け、内層となる第２層にグラウンド層３１を、第３層にもグラウンド層３２を配しており、計４層の構成とされている。
この多層ＰＣＢ１は、第１層（配線層）２側にＬＳＩ８１を、第４層（配線層）４側にＬＳＩ８２を搭載した両面実装基板である。また、第１層（配線層）２及び第４層（配線層）４は、配線バイア６１、６２によって相互に接続されている。
なお、図１も含め、本実施形態で参照する図面においては、説明上において特に必要の無い電源分配の構成や、他の信号配線、グラウンド層３１とグラウンド層３２とを接続する多数のグラウンドバイア５の一部、また、その他の構成部品等を省略している。

上述のような多層ＰＣＢ１は、信号配線２１と信号配線４１とを接続するための配線バイア６２を備えている。信号配線２１と信号配線４１とを接続する際に、グラウンド層３１、３２に対する接続干渉を避けるため、導体が刳り貫かれてなるクリアランス７が設けられている。
本実施形態の多層ＰＣＢ１は、配線バイア６２に沿って設けられる配線バイア６１を備えている。この配線バイア６１は、グラウンド層３１、３２に接続されることでグラウンド機能を有している。これにより、グラウンドバイア５とグラウンド配線２２を用いて、配線バイア６１とグランド層３１、３２との間が接続される。

なお、本実施形態に係る多層プリント配線基板は、特別な手法等を採用することなく、従来公知の設計、製造方法を何ら制限無く用いることが可能である。

本実施形態の多層プリント配線基板１は、上述のような構成により、バイア接合によってノイズ結合が生じるのが抑制され、外部へのノイズ放出を低減できる。

ここで、ノイズ結合のメカニズムを、図９の従来図を参照しながら説明する。
図９に示すように、外部ノイズ９０が、多層プリント配線基板（多層ＰＣＢ）１００のグラウンド層１２０、１２１に印加されると、ＬＳＩ１１５のグラウンド端子１１５ｂの電位レベルを直接に揺さぶる。
一方、配線層１１０上の配線１１２は、グラウンド層１２０、１２１に伝わる外部ノイズ９０の影響を、クリアランス１７０の各々で受け、ＬＳＩ１１５及びＬＳＩ１３５へ伝える。
この結果、結合経路の相違による位相差、及び、結合レベルの不整合が生じる。このため、ＬＳＩ１１５並びにＬＳＩ１３５において、配線端子１１５ａ、１３５ａとグラウンド端子１１５ｂ、１３５ｂとの間に電位差、つまりノイズが発生する。
これに対し、バイア接続の無い構成においては、クリアランス部分での結合が起こらない。そのため、グラウンドと配線とは、その間の浮遊容量によって整合してノイズの影響を受ける。その結果、両者間に位相差を生じず、バイア接続がある場合よりも、ＬＳＩ端子間でのノイズ誘起は小さく抑制される。

上述のような、バイア接続の有無による違いを、図５のグラフに示す電磁界シミュレーション結果を参照しながら、一例として説明する。
図５のグラフにおいては、図８に示すようなバイア接続を行なわない従来の構成の多層ＰＣＢ２００と、図９に示すようなバイア接続を行なう構成とされた従来の多層ＰＣＢ１００の各々に対し、外部ノイズ９０を印加した場合の誘起電圧を示している。ここでは、各々のＬＳＩ１１５、１３５、２１５、２１６における、配線端子１１５ａ、１３５ａ、２１５ａ、２１６ａとグラウンド端子１１５ｂ、１３５ｂ、２１５ｂ、２１６ｂとの間に誘起される電圧を算出している。
図５において、横軸は時間（秒）を示しており、縦軸は誘起電圧（Ｖ）を示している。グラフｇ１は、バイア接続無しの場合を示している。また、グラフｇ２は、バイア接続ありの場合を示している。
図５のグラフに示す結果より、従来の多層プリント配線基板においては、バイア接続を行なうことにより、誘起電圧が増加することがわかる。ここで、図９に示す従来の構成の多層ＰＣＢ１００は、その構造の説明の為に層間を広げて図示している。しかし、ＬＳＩの搭載面が片面から両面になること、及び、バイアが設けられていること以外は、図８に示す多層ＰＣＢ２００と全て条件を統一している。

上述したような、バイアにおけるノイズ結合については、クリアランス１７０におけるノイズ結合を抑制することが、ノイズ対策の点で有効である。具体的な方法としては、例えば、クリアランス１７０の開口径を大きくし、グラウンド層１２０、１２１と、配線１１２が接続される配線バイア１４０との静電結合を低減させることにより、ノイズ結合を低減することが１つの有効策となる。
しかしながら、クリアランス１７０の開口径を大きくすると、上記特許文献１の技術において効果が期待された帰還回路が、配線１１２から離れることになる。そのため、外部へのノイズ放出を低減できず、ひいては、外部の電磁環境に対するノイズ特性を悪化させてしまうという問題がある。

そこで、本発明の実施形態に係る多層プリント配線基板においては、図１に示す例のように、グラウンド層３１、３２に、グラウンドバイア５を介して接続するグラウンド配線２２を用いる。配線バイア６１は、グランドバイア５に沿った構造とする。このような構成とすることによって、良好な帰還回路を形成した。これにより、クリアランス７の開口径を大きくした場合でも、配線２１による帰還回路が備えられているため、外部の電磁環境に対する改善効果を保持することが可能となる。

本発明の実施形態の多層ＰＣＢによる数値的な改善効果について、図６を参照しながら説明する。図６において、横軸は時間（秒）を示しており、縦軸は誘起電圧（Ｖ）を示している。
なお、本例においては、図９に示す構成の多層ＰＣＢ１００を従来例とし、図１に示すような本発明の実施形態に係る構成の多層ＰＣＢ１を本実施形態例として、それぞれの多層ＰＣＢ１、１００に外部ノイズ９０を印加した場合について説明する。ここでは、各ＬＳＩ８１、１１５のグラウンド端子８１ｂ、１１５ｂと、配線端子８１ａ、１１５ａとの間に誘起される電圧を算出している。
図６に示す３つの波形の内、太線で示す波形（グラフｇ３）は、従来の構成の多層ＰＣＢ１００における誘起電圧である。細線で示す波形は、本実施形態に係る構成とされた多層ＰＣＢ１の誘起電圧である。具体的には、グラフｇ４は、本実施形態のグラウンド線配置における誘起電圧を示している。また、グラフｇ５は、本実施形態の電源線配置における誘起電圧を示している。
図６のグラフに示す結果のように、図５に示すようなバイア接続の無い場合に比べれば、誘起電圧は上昇するものの、一定のノイズ誘起の低減効果があることがわかる。

また、上述のようなノイズ誘起の低減効果を左右するパラメータとしては、対をなす配線バイア６１、６２間の距離依存性が挙げられる。この距離は、近いほど上記効果に貢献する。この根拠について、図７のグラフを参照しながら説明する。この図７は、配線バイア６１、６２の離隔距離をパラメータとして、電磁界シミュレーションを用いて、上記同様に、ＬＳＩ８１の端子間に誘起されるノイズ電圧の違いを計算した結果を示すグラフｇ６である。図７において、横軸は配線バイア６１と配線バイア６２の離隔距離を示しており、縦軸は誘起電圧（Ｖ）を示している。
図７に示す結果より、配線バイア６１、６２間の距離が近づくにつれ、誘起電圧が低減することが明らかである。なお、図７のグラフ中において、１点のみ、上記効果において不連続な箇所が見られるが、全体の増減傾向に対して大きな影響を与えること無く、上記効果が発現していることが明らかである。

以下に、本発明の実施形態に係る多層プリント配線基板の他の実施形態について、図２〜図４を参照しながら説明する。なお、以下の説明において、上述した多層プリント配線基板１と共通する構成については、その詳細な説明を省略する。

図２に示す多層ＰＣＢ１０は、グラウンド配線２２（図１参照）を電源配線１２に置き換えた点で、図１に示す多層ＰＣＢ１とは異なる。
図２に示す多層ＰＣＢ１０は、ＬＳＩ１５の電源端子１５ａに接続された電源配線１２が、配線バイア１６ａに接続されている。この場合に得られる効果の一例について、上記した図６のグラフ中において、点線波形（グラフｇ４）で示している。図６に示す結果のように、多層ＰＣＢ１０は、グラウンド配線を用いた場合に比べて効果は小さいものの、一定の効果が得られることが確認できる。また、電源供給を配線で行うプリント基板において、配線層に余裕のない場合などに、追加のグラウンド配線を追加することが困難な場合がある。
このような場合において、本実施形態の多層ＰＣＢ１０の構成は、既存の電源配線を使える等、配線密度が増加した場合に極めて有効である。

なお、本実施形態の多層ＰＣＢ１０は、さらに、直流的に分離された少なくとも２以上の電源種別を有するようにしても良い。そして、電源配線が、この電源配線と対をなす他方の配線が接続される電子部品に供給する電源の内の、少なくとも一部を供給する構成としても良い。

次に、図１に示すようなグラウンド層３１、３２の他に、別の配線が配置される場合の実施形態を、図３の平面図に示す。
図３に示す例では、他の配線バイア接続のために備えられたグラウンド層５２のクリアランス５７が設けられている。信号配線５０とグラウンド配線５１は、それぞれ、近傍に配置される配線バイア５５と配線バイア５４に接続される。この際、グラウンド配線５１は、その他端がグラウンドバイア５３に接続される。
またさらに、その他の多数の配線バイアとクリアランス７７を共有する場合の実施形態を、図４の平面図に示すが、この場合の基本的な構成は、図３に示す例に準じたものとなっている。

つまり、図４に示す例では、他の配線バイア接続のために備えられたグラウンド層７２のクリアランス７７が設けられている。信号配線７０とグラウンド配線７１は、それぞれ、近傍に配置される配線バイア７５と配線バイア７４に接続される。この際、グラウンド配線７１は、その他端がグラウンドバイア７３に接続される。

なお、本発明の実施形態に係る多層プリント配線基板は、上記構成に限定されるものではない。例えば、以下に説明するように、多層プリント配線基板の細部の構成を適正化することにより、本発明の実施形態によって得られる大きな効果が一層顕著なものとなる。

まず、図１に示す多層ＰＣＢ１を参照しながら、本発明の実施形態に係る多層ＰＣＢの形態について以下に説明する。
本発明の実施形態によって上記効果が得られる最大の要因としては、クリアランス７の部分で、信号配線２１を鉛直方向に配線するための配線バイア６２に沿って、配線バイア６１を配置することにある。このため、グラウンドバイア６１の配置は、信号配線２１が利用するクリアランスと同じ、クリアランス７を利用する必要がある。次に、配線バイア６２と配線バイア６１の位置関係であるが、外部ノイズの結合を低減させる最良の結果を得るためには、各配線バイア６１、６２を接触しない範囲で可能な限り近接させる。
また、配線バイア６１に接続されるグラウンド配線２２を、グラウンド層３１、３２に接続する。この接続は、図１に示すように、グラウンド配線２２を用いるのが一般的である。しかし、このグラウンド配線２２は、一定の線幅である必要はなく、また、直線でなくとも良い。また、図１に示す例では、グラウンドバイア５によって配線バイア６１の他端をグラウンド層３１、３２に電気的に接続する構成としている。しかし、グラウンド配線２２は、ＬＳＩ８１のグラウンド端子８１ｂに接続してもよい。さらに、グラウンド配線２２には図示略の抵抗器が挿入されても良いが、その抵抗値は０Ωから数Ω程度の低抵抗とする必要がある。
なお、上述のような接続方法は、ＬＳＩ８２が実装される面においても同様の扱いになる。

以下、本発明の実施形態の多層プリント配線基板の特殊な形態について説明する。
多層プリント配線基板においては、例えば、対とされた配線バイアの全長が、信号配線を用いて配線される信号周波数の電気長に近くなると、この配線バイアに流れる電流が一様でなくなる現象が発生する場合がある。電気設計的には、所謂、分布定数回路の設計が求められる場合である。このような場合には、バイアを伝送線路として考え、特性インピーダンスを考慮することが必要になる。この特性インピーダンスを決定する関連設計パラメータは、対とされた各配線バイア間の間隔であるが、上述した条件と異なり、各バイアの近接は制限を受けることになる。具体的には、各バイアをできるだけ近接させることとした上述の条件では、外部ノイズの結合は低減するものの、特性インピーダンスについての考慮が無く、信号伝送の観点からは障害となる場合がある。特性インピーダンスを考慮した近接の限度については、バイア部分の設計法は確立されており、本発明の実施形態の特殊要件ではあるが、本質ではない。つまり設計事項にあたるので、この設計法の詳細説明は、本実施形態においては省略する。

次に、他の実施形態として挙げた電源配線を利用する場合について説明する。
多層プリント配線基板においては、電源供給を配線で行う場合、図２に示すように、第１層の電源配線１２と第４層の電源配線１９の扱いが重要になる。２つのＬＳＩ１５、１８は、それぞれ端子の数だけ配線を有している。図２おいては、ＬＳＩ１５に接続される配線のうち、電源配線１２と信号配線１１のみを示している。ここで、外部ノイズの結合を低減するために本発明の実施形態を適用できる配線としては、配線端子１５ｂに接続される信号配線１１のみということになる。なぜなら、上述のグラウンド配線は、至るところから引き出され、図示を省略した他の配線にも同様の処置が容易に行えるのに対し、図２に示すような電源配線は、通常は１本しか無いからである。つまり、電源配線を用いて本発明の実施形態による対処を行う場合には、適用範囲が限定されるということになる。逆に言えば、電源配線を利用する際には、対象となる信号配線１１が複数になる場合、第１層の電源配線１２、第４層の電源配線１９を分岐して、意図的に電源配線を増やす必要があるということになる。このような前提に基づき、電源配線を利用する場合について以下に詳述する。

ＬＳＩ１５とＬＳＩ１８とを、配線バイア１６ｂを介して接続する信号配線１１がある場合に、グラウンド配線を用いる上述の実施形態との違いは、第１層の電源配線１２と第４層の電源配線１９との接続方法である。図１に示す多層プリント配線基板においては、配線バイア６１の接続先はグラウンド配線２２、４２であった。本例においては、このグラウンド配線２２、４２を電源配線１２、１３に置き換える。この電源配線はグラウンド層１０ｂ、１０ｃには接続できない。よって、このような場合には、第１層の電源配線１２はＬＳＩ１５の電源端子１５ａに接続される。同様に、第４層の電源配線１３は、ＬＳＩ１８の電源端子１８ａに接続される。なお、上述のグラウンド配線２２と同様、電源配線１２、１３には、抵抗器０Ωから数Ω程度の低抵抗が挿入された構成としてもよい。
ところで、図２においては省略されているが、電源配線１２、もしくは電源配線１３は、電源供給を行うための配線に少なくとも１箇所以上で接続されている。この際の接続場所は、ＬＳＩ１５の電源端子１５ａであるか、ＬＳＩ１８の同様の電源端子１８ａであるか、また、電源配線１２、１９の途中であるか或いは端部であるか、さらには、図中に示す第１層若しくは第４層以外の層から供給される場合も含めて、適宜決定することが可能である。

次に、同じクリアランスを多数の配線が貫通する場合について説明する。
図３及び図４がこの形態にあたるが、上述した説明との違いは、同一のクリアランス５７（７７）内に多数の配線バイア５５（７５）が存在することである。図３及び図４は、対象とする配線バイア５５（７５）を限定した場合を説明している。ここで、高密度実装の場合に起こりうる配置であるが、配線バイア５５（７５）のそれぞれのクリアランス５７（７７）が密集する場合には、それぞれのクリアランスが重なったり（図４）、配線のためのクリアランスと共用化されたり（図３）してしまう。この場合には、対象とする特定の信号配線にのみ、本実施形態を適用する。基本構成は上記に準じており、相違点は、対象とする配線バイア５５（７５）以外には、グラウンド配線５１（７１）が設けられず、また、グラウンド配線５１（７１）に接続される配線バイア５４（７４）が配置されないことである。この場合にも、電源配線をグラウンド配線の代わりに用いることができるが、その際、配線バイア５４（７４）接続されるグラウンド配線５１（７１）は電源配線に置き換えられるため、グラウンドバイア５３（７３）に接続されることはない。

なお、本発明の実施形態の多層プリント配線基板においては、対をなす配線バイアが、グラウンド層に設けられるクリアランス内に少なくとも２以上の配線バイアが隣接配置されて挿通された際、対をなす配線バイアの各中心を互いに結ぶ直線上において、他の配線バイアが配されない位置関係とされ、且つ、対をなす配線バイアの間隔が、他の配線バイアとの間よりも近接した間隔とされていることが、上述した本発明の実施形態の効果が充分に得られる点からより好ましい。

以上説明したように、本発明の実施形態に係る多層プリント配線基板１によれば、上記構成の如く、グラウンド層３１、３２に設けられるクリアランス７に、層間で接続するための配線バイア６１、６２が対とされて同一のクリアランス７に挿通される。対をなす配線バイア６１、６２の一方が、グラウンド配線２２を介して内層のグラウンド層３１、３２に接続されている。そのため、良好な帰還回路を形成することができ、静電気放電ノイズ等の外部ノイズによって生じるノイズ誘起が抑制される。これにより、外部へのノイズ放出が低減でき、外部の電磁環境に対するノイズ特性を向上させることができ、ひいては、外部ノイズに対する耐性を高めた電子機器を提供することが可能となる。また、上記効果に加え、電子部品の追加を必要とせず、しかも部品点数を低減することが可能となる。そのため、安価で省スペースであり、且つ余分なエネルギーを要することが無い、ノイズ特性に優れた多層プリント配線基板１を実現することが可能となる。

本発明の実施形態による多層プリント配線基板によれば、静電気放電ノイズのような外部ノイズに対し、ノイズの影響を充分に低減できる能力を有する多層プリント配線基板を提供できる。そのため、このような多層プリント配線基板を各種電子機器等に用いた場合には、外部ノイズに対する耐性を高めた電子機器を提供することが可能となる。また、本発明の実施形態のような手法を用いた設計法への展開や、自動設計プログラムへの展開も可能となる。

Claims (3)

1. 電子部品間で電気信号を送受する信号配線と、
   回路のグラウンドに接続されるグラウンド配線と、
   電源層に接続されて電子部品に電力を供給する電源配線と、
   内層に設けられる１層以上のグラウンド層と、
   前記グラウンド層を貫通する１以上のクリアランスと、
   前記グラウンド配線と前記グラウンド層とを接続するグラウンドバイアとを備え、
   前記信号配線及び前記グラウンド配線、もしくは前記信号配線及び前記電源配線の各配線が対とされて設けられおり、
   前記グラウンド層に設けられる前記クリアランスには、層間で接続するための配線バイアが対とされて同一のクリアランスに挿通され、前記対をなす配線バイアの一方が、前記グラウンド配線を介して前記グラウンド層に接続されている多層プリント配線基板。
2. 直流的に分離された少なくとも２以上の電源種別を有しており、前記電源配線は、該電源配線と対をなす他方の配線が接続される電子部品に供給する電源の内の、少なくとも一部を供給する請求項１に記載の多層プリント配線基板。
3. 前記対をなす配線バイアは、前記グラウンド層に設けられる前記クリアランス内に少なくとも２以上の前記配線バイアが隣接配置されて挿通された際、前記対をなす配線バイアの各中心を互いに結ぶ直線上において、他の配線バイアが配されない位置関係とされ、且つ、前記対をなす配線バイアの間隔が、他の配線バイアとの間よりも近接した間隔とされている請求項１又は２に記載の多層プリント配線基板。

Images