JP2003031945A - 配線基板、配線基板の製造方法、および、電気回路装置 - Google Patents

Abstract

(57)【要約】 【課題】導電性ビアの密度が大きく、しかも、配線密度
も大きな配線基板を提供する。 【解決手段】ベース基板１と、ベース基板１の表裏２つ
の主平面のうち少なくとも一方の主平面上に配置され
た、配線層および絶縁層を有する。ベース基板１には、
ベース基板１を厚さ方向に貫通する複数の開口部９が形
成され、開口部９には、１以上の導電性ビア３が配置さ
れている。複数の開口部９のうちの少なくとも一つに
は、２以上の導電性ビア３が配置されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ベース基板の上面
および下面のうちの少なくとも一方の面に、配線層と絶
縁層からなるビルドアップ層を有する配線基板に係わ
り、特に、ベース基板（コア基板）が導電性部材（たと
えば、金属部材）からなる配線基板とその製造方法に関
する。

【０００２】

【従来の技術】最近、半導体チップでは、内蔵している
集積回路素子(以下、ＩＣと呼ぶことにする)の高密度化
が進み、動作速度も年々上昇している。

【０００３】ＩＣの高密度化に伴い、ＩＣを搭載する配
線基板は、収容する配線の容量が増大し、配線のノイズ
対策が重要な問題となっている。現状、ビルドアッブ基
板等の多層配線基板においては、配線層の積層数を増大
させ、１層あたりの配線容量密度を低減すること、およ
び、層間へグランド層を形成することによってノイズ対
策を行っている。この結果、配線層の積層数が増加する
ため、製造工程が長くなり、また、製造技術も益々難し
くなるために、製造コストの上昇、製造歩留まり低下の
問題を引き起こしている。

【０００４】また、 ＩＣの高密度化によりＩＣが発生
する熱量も増加するため、回路基板の放熱性改善、なら
びに、半導体チップ／回路基板間の熱膨張係数差に起因
する応力緩和がいずれも重要な課題となっている。これ
らの課題に対応できる基板として、ベース基板(コア基
板)として金属板を用いたメタルベース配線基板（メタ
ルコア配線基板）が期待されている。メタルベース配線
基板は、現在多く使われているガラス−エポキシ基板等
に比べて大きな熱放散性を示す他、機械的強度や耐熱性
に優れているという特徴がある。また、ベース基板材料
を適切に選択することにより、半導体チップとの熱膨張
係数差を小さくできる。たとえば、鉄とニッケルの合金
であるインバーやスーパーインバー、４２アロイは４．
５×１０^{− ６}℃^−１以下の熱膨張係数を有しているた
め、これらをベース基板材料として用いることにより、
Ｓｉチップとの熱膨張係数差を小さくすることができ
る。更に、特開平１１−２９８１０４号公報によれば、
メタルベース基板は、平滑性に優れた基板を得ることが
できるため、配線の微細化が可能である。また、ベース
基板をグランド層として用いることにより、グランド層
形成プロセスを低減することができるため、工程短縮と
グランドの強化ができる。このように、メタルベース配
線基板は種々の利点を有する。

【０００５】一方、ＩＣの動作速度の上昇に伴い、半導
体チップ内部で発生するスイッチングノイズや信号線の
接続部での信号反射による特性劣化が問題となってい
る。スイッチングノイズの低減には、接地端子と電源端
子の間にデカップリングキャパシタを設置することが有
効であり、信号反射を抑制するためには、信号線上に終
端抵抗を設けることが有効である。このときデカップリ
ングキャパシタや終端抵抗は、ＩＣのできるだけ近い場
所に設置するのが効果的であるため、これらをインター
ポーザ(半導体チップキャリア)に内蔵させることが開示
されている。たとえば、終端抵抗を内蔵させたインター
ポーザが、日立評論７３(１９９１年)第４１頁から４８
頁において報告されている。また、デカップリングキャ
パシタを内蔵したインターポーザが、特開平６−３１８
６７２号公報や特開平８−１４８５９５号公報で提案さ
れている。また、デカップリングキャパシタと終端抵抗
を共に内蔵させたインターポーザが、特開平９−２１３
８３５９で提案されている。このようなインターポーザ
を用いることにより、各種ノイズの対策ができるばかり
ではなく、半導体チップの保護機能や接続端子のピッチ
変換機能が確保され、数々の経済的効果をもたらされ
る。具体的には、インターポーザを用いることにより半
導体チップが保護されるため、半導体チップの取り扱い
が容易になり、検査がしやすくなり、チップ選別のコス
ト上昇を抑制できる。また、インターポーザを用いるこ
とにより、接続端子のピッチ変換できるため、パッケー
ジング工程で用いる従来通りのインフラを用いて、検査
を行うことができるため、ベアチップ実装やフリップチ
ップ実装のインフラ整備にかかるコストと比較して、低
コストで検査を行うことができる。

【０００６】また、このようなインターポーザを、上記
メタルベース配線基板を用いて構成することにより、メ
タルベース配線基板の長所を有するインターポーザが期
待できる。インターポーザは、一般的には上面側に半導
体チップを搭載するための接続端子を有し、下面側にイ
ンターポーザがマザーボード等の回路基板に搭載される
差異に用いられる接続端子を有する。このため、インタ
ーポーザとして、メタルベース配線基板を用いるために
は、メタルベース基板を突き抜けて上面側から下面側ま
で貫通する導電性ビアを設ける必要がある。メタルベー
ス配線基板に導電性ビアを形成するためには、一般的
に、（１）メタルベース基板への開口部の形成、（２）
該開口部への絶縁層充填、（３）該絶縁層へのスルーホ
ール形成、（４）該スルーホールへの導電性ビア形成、
の４工程を行う必要がある。

【０００７】

【発明が解決しようとする課題】メタルベース配線基板
として、メタルベース基板（コア基板）を貫通する導電
性ビアを形成する際に、形成可能な導電性ビアの密度
は、上記（１）の開口部の形成および上記（３）のスル
ーホール形成の各工程形成する開口部およびスルーホー
ルの加工寸法とその加工精度に依存する。そのため、メ
タルベース基板を貫通する導電性ビアを高密度化するた
めには、高精度加工方法を用いて、開口部及びスルーホ
ールのピッチと径を小さくする必要がある。しかしなが
ら、開口部のピッチと径を小さくすると、隣接する開口
部の距離は減少し、１層に形成できる配線の容量も減少
する。そのため、同じ容量の配線を有する配線基板を形
成しようとすると、配線層の積層数を増加させる必要が
ある。また、メタルベース基板を貫通する導電性ビアの
高密度化が進むと、導電性ビアの微細加工が必要となる
ため、従来のドリル加工やパンチ加工による対応が難し
くなり、レーザ加工を使用する必要が生じる。このレー
ザ加工による導電性ビアの加工は、順次加工を基本とす
るため、形成する導電性ビア数が増大すると加工時間も
長くなる。

【０００８】以上述べたように、ＩＣの高密度化に対応
するために、メタルベース配線基板の配線容量を大きく
し、メタルベース基板を貫通する導電性ビアの密度を大
きくしていくと、製造工程や製造時間が長くなり、その
製造に必要な技術の難易度も益々難しくなる傾向にな
る。そのため、製造コストが上昇し、製造歩留まりが低
下する問題があった。

【０００９】本発明は、以上のことに鑑みてなされたも
のであり、導電性ビアの密度が大きく、しかも、配線密
度も大きな配線基板を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、以下のような配線基板が提供され
る。

【００１１】すなわち、ベース基板と、該ベース基板の
表裏２つの主平面のうち少なくとも一方の主平面上に配
置された、配線層および絶縁層を有し、前記ベース基板
には、該ベース基板を厚さ方向に貫通する複数の開口部
が形成され、該開口部には、１以上の導電性ビアが配置
され、前記複数の開口部のうちの少なくとも一つには、
２以上の導電性ビアが配置されていることを特徴とする
配線基板である。

【００１２】前記複数の開口部は、２以上のグループに
分けられ、前記グループごとに異なる数の導電性ビアが
配置されている構成にすることができる。

【００１３】前記開口部の開口面積は、１．６ｍｍ^２以
下とすることができる。

【００１４】前記配線基板は、前記ベース基板の表裏２
つの主平面の少なくとも一方の主平面を薄膜保護層によ
って被覆する構成とすることができる。これにより、ベ
ース基板を製造プロセス雰囲気や使用環境から保護し、
ベース基板上に形成する絶縁層との密着力を強くするこ
とができる。薄膜保護層の材料としては、ベース基板と
それを被覆する絶縁層の材質に合わせて適切な材料を選
択して用いる。

【００１５】前記薄膜保護層は、銅（Ｃｕ）、ニッケル
（Ｎｉ）、クロム（Ｃｒ）、金（Ａｕ）、白金（Ｐ
ｔ）、タングステタン（Ｗ）、アルミニウム（Ａｌ）、
シリコン酸化物、アルミニウム酸化物、チタン酸化物、
の中から選択した材料により形成することができる。こ
れらの材料のいずれかを薄膜保護層として用いることに
より、ベース基板を製造プロセス雰囲気や使用環境から
保護し、ベース基板上に形成する絶縁層との密着力を強
くすることができる。また、これらの材料は、スパッタ
リング法等の物理的手法やＣＶＤ法に代表される化学蒸
着法、スピンコーティング法、ゾルーゲル法、印刷法等
の成膜手法により容易に形成できる。

【００１６】前記ベース基板内に設けた前記開口部の中
に複数個の前記導電性ビアを形成する場合、各導電性ビ
アと前記ベース基板の距離をほぼ等しくすることができ
る。かかる構成によれば、ベース基板内に設けた開口部
内の各導電性ビアと配線層の接続が容易になり、配線基
板の製造歩留りを上げることができる。

【００１７】前記導電性ビアは、銅（Ｃｕ）、ニッケル
（Ｎｉ）、クロム（Ｃｒ）、金（Ａｕ）、白金（Ｐ
ｔ）、タングステタン（Ｗ）、アルミニウム（Ａｌ）、
の中から選択した材料もしくはその組み合わせにより形
成することができる。これにより、ベース基板の開口部
を充填した絶縁層との密着力が強く抵抗が低い導電性ビ
アを得ることができる。また、これらの材料は、めっき
法や化学蒸着法（ＣＶＤ法）、印刷法等の手法によりス
ルーホール充填ができ、導電性ビアの形成に好適であ
る。

【００１８】前記ベース基板は、タングステン（Ｗ）、
タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎ
ｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、あるいは、
少なくともニッケル(Ｎｉ)、クロム(Ｃｒ)、コバルト
(Ｃｏ)、アルミニウム(Ａｌ)のいずれかを含む鉄（Ｆ
ｅ）系合金や、該鉄（Ｆｅ）系合金に銅（Ｃｕ）クラッ
ドを施した鉄系複合材、の中から選択したものを用いる
ことができる。かかる構成によれば、研磨等によりベー
ス基板の表面を平滑にできるため、配線の微細化、およ
び、キャパシタや抵抗素子の形成、が可能になる。ま
た、Ｗ、Ｔａ、ＭｏはＳｉとの熱膨張係数差が小さく、
Ｓｉ半導体チップとの接合信頼性を上げることができ
る。ＣｕとＡｌは熱伝導率にも優れ、Ａｌは配線基板の
軽量化にも寄与する。さらに、Ｆｅ系合金は、加工性に
優れたものとなるため、メタルベース基板内への導電性
ビア形成が容易になり、導電性ビアの微細化に有利であ
る。また、Ｆｅ系合金は、その組成により、熱膨張係数
を調整することができ、各種半導体チップとの熱膨張係
数差を小さくすることができる。

【００１９】また、前記配線基板の表裏２つの主平面の
少なくとも一方の主平面に、前記ベース基板が電極の一
部を構成するキャパシタを有する構成にすることができ
る。これにより、等価直列抵抗の小さなキャパシタを内
蔵した配線基板が提供でき、これをデカップリングキャ
パシタに用いることにより、半導体装置（電子回路装
置）のスイッチングノイズを低減できる。

【００２０】また、前記配線基板の前記ビルドアップ層
の中に、キャパシタ、あるいは/かつ、抵抗素子、ある
いは/かつ、インダクタンス素子を設けることも可能で
ある。かかる構成により、デカップリングキャパシタや
終端抵抗、フィルタを内蔵させた配線基板を提供でき
る。

【００２１】

【発明の実施の形態】以下、添付図面を参照しながら本
発明の実施の形態を説明するが、本発明はこれらの実施
の形態に限定されるものではない。

【００２２】（第１の実施の形態）まず、図１〜図６お
よび図１２を参照にしながら、第１の実施の形態の配線
基板１０００、２０００について説明する。

【００２３】配線基板１０００は、導電性部材からなる
ベース基板１と、ベース基板１の上面および裏面にそれ
ぞれ配置された薄膜保護層４，４１とを有する。ベース
基板１には、開口部９が設けられている。開口部９は、
第１絶縁層２により充填されている。また、ベース基板
１の上面側および裏面側は、絶縁層５，５１でそれぞれ
覆われている。絶縁層５，５１の上には導体パターン
６，６１が配置されている。導体パターン６，６１は、
絶縁層７，７１で覆われている。絶縁層７，７１には、
導体パターン６，６１に達するスルーホール１１ａ，１
１ｂが所望の位置に設けられている。スルーホール１１
ａ，１１ｂには、接続端子８，８１が配置されている。

【００２４】絶縁層５，５１および絶縁層２には、これ
らを厚さ方向に貫くスルーホール１０が設けられてい
る。スルーホール１０は導電性材料で充填され、上面側
の導体パターン６と裏面側の導体パターン６１とを接続
する導電性ビア３が形成されている。

【００２５】このとき、開口部９は、図２（ａ），
（ｂ）および図１２（ａ），（ｂ）のように所定の開口
形状を有し、ベース基板１に所定の間隔を開けて設けら
れている。開口部９の中には、１以上の導電性ビア３が
配置されている。図２（ａ）、図１２（ａ）の例では、
開口部９の開口形状は正方形であり、図２（ｂ）、図１
２（ｂ）の例では、開口部９の開口形状は円形である。
そして、図２（ａ）、（ｂ）では、各開口部９の内部に
それぞれ４本ずつの導電性ビア３が配置されている。図
１２（ａ），（ｂ）の例では、開口部９はグループ分け
され、グループ毎に１本から４本の導電性ビア３が配置
されている。導電性ビア３とベース基板１とは、第１絶
縁層２により分離され、接触しないように構成されてい
る。

【００２６】本実施の形態の配線基板１０００では、開
口部９の面積が０．００２〜１．６ｍｍ^２の範囲になる
ように開口部９の大きさを設定している。これにより開
口部９の大きさを定めることにより、高調波ＹＡＧレー
ザを用いて、開口部９内の１〜４個のスルーホール１０
を、各開口部９ごとに一度に形成できる。高調波ＹＡＧ
レーザは、直径が０．０５ｍｍ以下のスルーホール形成
に有効であり、本実施の形態ではスルーホール１０の直
径を０．０３ｍｍに設定している。

【００２７】図１（ｂ）の配線基板２０００は、ベース
基板１の裏面側の薄膜保護層４１を備えていない点が図
１（ａ）の配線基板１０００とは異なる。他の構成は、
配線基板１０００と全く同じである。

【００２８】本実施の形態の回路基板１０００、２００
０を、従来のメタルベース配線基板と比較してさらに説
明する。図１１に従来のメタルベース配線基板のベース
基板１と、ベース基板１に設けた開口部９と導電性ビア
３との位置関係を示す。図１１の各符号は図２（ａ）の
場合と同じである。図１１の従来のメタルベース配線基
板では、ベース基板１内に所定形状（円形）の開口部９
が所定の間隔で設けられており、各開口部９の中には、
第１絶縁層２を介して１個の導電性ビア３が形成されて
いる。よって、図１１の従来のメタルベース配線基板で
は、導電性ビア３が等ピッチで配置されている。半導体
パッケージでの接続端子ピッチは、日経マイクロデバイ
ス１９９８年８月号第６６頁〜第７７頁の解説によれ
ば、２００４年までには、０．２５ｍｍまで高密度化す
ると予測されている。そこで、ここでは、従来のメタル
ベース配線基板のベース基板１にピッチａ＝０．２５ｍ
ｍの導電性ビア３を設ける場合について考えることにす
る。また、導電性ビア３の直径ｂ＝０．０３ｍｍとし、
ベース基板１とのクリアランスｃ＝０．０３５ｍｍとす
る。この場合、ベース基板１に設ける開口部９の直径ｄ
＝０．１ｍｍ、開口部９のピッチａ’は導電性ビア３の
ピッチａと同じａ’＝０．２５ｍｍ、隣接する開口部の
間隔ｅ＝０．１５ｍｍとなる。

【００２９】これと同じ導電性ビア３の密度を、本実施
の形態による開口部９内に４本ずつの導電性ビア３を備
える配線基板１０００、２０００で実現すると以下のよ
うになる。ただし、導電性ビア３の直径ｂ＝０．０３ｍ
ｍ、ベース基板１とのクリアランスｃ＝０．０３５ｍｍ
とする。ベース基板１に形成する開口部９の形状を、図
２（ａ）に示すような正方形にすると、開口部９の一辺
の長さｆ＝０．２ｍｍ、開口部９のピッチｇ＝０．５ｍ
ｍ、開口部９内に形成する導電性ビア３のピッチｈ＝
０．１ｍｍとすればよい。また、ベース基板１に形成す
る開口部９の形状を図２（ｂ）に示すような円形にする
場合、開口部９の直径ｉ＝０．２ｍｍ、開口部９のピッ
チｊ＝０．５ｍｍ、開口部９内に形成する導電性ビア３
とのピッチｋ＝０．０７１ｍｍ（すなわち、対角線上で
隣接する導電性ビアのピッチｌ＝０．１ｍｍ）とすれば
よい。この結果、配線基板１０００、２０００の場合、
ベース基板１内に形成する開口部９の形状が正方形であ
っても円形であっても、ベース基板１内で隣接する開口
部９の間隔ｍ＝０．３ｍｍとなり、従来の図１１の回路
基板の隣接する開口部の間隔ｅ＝０．１５ｍｍであるの
と比較して倍の間隔にすることができる。

【００３０】以上のことから、導電性ビア３の密度を等
しくするという条件で、従来のメタルベース配線基板と
本実施の形態の配線基板１０００、２０００を比較する
と、本実施の形態の配線基板１０００、２０００には、
次のような利点がある。

【００３１】（１）配線基板１０００，２０００は、ベ
ース基板１に設ける開口部９の間隔ｍが従来のメタルベ
ース配線基板１の開口部９の間隔ｅより広くすることが
できる。これにより、ベース基板１の面積に占める開口
部９の開口面積の割合が小さくなるため、従来のメタル
ベース配線基板に比べて、配線基板１０００，２０００
はベース基板１上に形成できる導体パターン６（配線）
の容量を大きくできる。

【００３２】（２）図１１の従来のメタルベース配線基
板において、ベース基板１にピッチａ＝０．２５ｍｍで
直径ｂ＝０．０３ｍｍの導電性ビアをベース基板１との
クリアランスｃ＝０．０３５ｍｍとして形成する場合、
ベース基板１には、ピッチａ’＝０．２５ｍｍで直径ｄ
＝０．１ｍｍの開口部９を、開口部９内の第１絶縁層２
には、ピッチａ＝０．２５ｍｍで直径ｂ＝０．０３ｍｍ
のスルーホール１０を形成する必要がある。この場合、
直径ｂが０．０５以下のスルーホールを形成するには、
現状の加工技術では、高調波ＹＡＧレーザ等による加工
が必要となるため、ピッチが０．２５ｍｍで隣接するス
ルーホール１０を同時形成することはできない。そのた
め、図１１の従来のメタルベース配線基板の場合には、
スルーホール１０を一つずつレーザ加工する必要があ
る。また、図１１の従来のメタルベース配線基板は、開
口部９の径ｄ＝０．１ｍｍと小さいため、フォトエッチ
ング等ですべての開口部９を一度に形成することは困難
であり、レーザー加工による順次形成で対応するしかな
い。それに対し、本実施の形態の配線基板１０００，２
０００では、ベース基板１に設ける開口部９の一辺の長
さｆ＝０．２ｍｍの正方形、あるいは、直径ｉ＝０．２
ｍｍの円形とでき、ピッチｊ＝０．５ｍｍとすることが
できるため、すべての開口部９をフォトエッチング等に
より一度に形成することが可能である。また、４個の導
電性ビア３が１．６ｍｍ^２以下の範囲内で隣接して存在
するため、高調波ＹＡＧレーザのレーザビームを４つの
ビーム分割して一度に照射することが可能であり、４個
の導電性ビア３のスルーホール１０を同時形成できる。
これにより、従来のメタルベース配線基板と比較する
と、配線基板１０００，２０００の場合、ベース基板１
に開口部９を形成する工程と、導電性ビア３のスルーホ
ール１０を第1絶縁層に形成する工程において、製造工
程を大幅に短縮できる。

【００３３】このように、本実施の形態の配線基板１０
００，２０００は、ベース基板１を貫通する導電性ビア
３の高密度化を達成しながら、ベース基板１上に形成で
きる導体パターン（配線）６の容量を増大させることが
でき、また、その製造工程を大幅に短縮できる。

【００３４】なお、図２（ａ）、（ｂ）は、ベース基板
１に設けた開口部９ごとに４個の導電性ビア３を形成す
る場合について説明したが、この数に限定されるもので
はなく、図１２（ａ）、（ｂ）のように、１〜４個の任
意の数にすることができる。また、開口部９のみを設
け、導電性ビア３を配置しないことも可能である。な
お、クロストークノイズを防止するために、導電性ビア
３の属性、すなわち導電性ビア３を電源線、グランド
線、信号線のいずれに用いるかに応じて、開口部９に配
置する導電性ビア３の数を定めることが望ましい。これ
を図１３を用いて説明する。開口部９に配置する導電性
ビア３が１個である場合には、その導電性ビア３を信号
線、接地線、電源線のいずれに用いることもできる。開
口部９に配置する導電性ビア３が２個である場合には、
ペア配線（信号線と接地線）、電源配線（電源線と接地
線）、電源配線／信号配線の混載（電源線と信号線）、
もしくは、動作周波数が低くクロストークが問題となら
ない低周波信号配線２個に用いることができる。また、
開口部９に配置する導電性ビア３が３個である場合に
は、電源線と接地線と信号線の組み合わせ、信号線２個
と接地線（または電源線）の組み合わせ、動作周波数が
低くクロストークが問題とならない低周波信号線３個の
組み合わせに用いることができる。また、開口部９に配
置する導電性ビア３が４個以上である場合には、１個以
上の信号線と１個以上の電源線あるいは接地線との組み
合わせ、１個以上のペア配線（信号線と接地線）と１個
以上の電源線あるいは接地線との組み合わせ、もしく
は、動作周波数が低くクロストークが問題とならない低
周波信号線４個以上の組み合わせに用いることができ
る。このように、予め定めた組み合わせに導電性ビア３
を用いることにより、クロストークノイズを低減できる
ため、開口部９に複数の導電性ビア３を配置でき、ベー
ス基板１上で占める導電性ビア３の面積を減らすことが
できる。これにより、ベース基板１上に形成できる導体
パターン（配線）６の容量を増大させることができる。

【００３５】上述のように、本実施の形態では、開口部
９の面積を０．００２〜１．６ｍｍ ^２と設定することに
よって、レーザビーム加工によるスルーホール複数個の
同時形成を可能にしている。この理由を以下に述べる。
直径が０．０５ｍｍ以下のスルーホール１０の形成に用
いられる高調波ＹＡＧレーザのビーム径は、通常２ｍｍ
程度である。レーザビームの強度は、ビームの中心から
２０〜４０％の範囲ではほぼ同じ強度を有するが、その
外側では急激に弱くなり、加工速度が低下していく。そ
こで本発明では、ビーム強度にほぼ比例する加工速度
が、中心部の１／２の範囲までを使用可能な範囲である
とし、しかも、形成されるスルーホール径や断面構造が
ほぼ同じであるという条件を満たすビーム径を実験によ
り探した。実験の結果、ビーム径の約７０％以内の範
囲、すなわち、ビーム径２ｍｍの場合、径が１．５ｍｍ
の範囲内において満足することが分かった。したがっ
て、径１．５ｍｍの範囲内の位置するスルーホール１０
であれば、レーザビームをスルーホールの数と同じ数の
開口を有する遮蔽部材等を通過させることによりマルチ
ビームに整形して照射することにより、複数個のスルー
ホールのほぼ一様に同時加工が可能になる。これらのこ
とから、本実施の形態では、開口部９の面積を前記ビー
ムの照射面積にほぼ対応する１．６ｍｍ^２の範囲内と定
めた。なお、開口部９の形状は円形に限らず、ビーム径
約１．５ｍｍより内側に入っていればどのような形状で
あっても差し支えない。

【００３６】ベース基板１を構成する導電性部材として
は、形成する配線の容量を大きくするためにも、表面を
平滑・平坦にでき、また、配線基板製造工程の熱処理に
よる寸法変化が少ないものがものが好ましい。このよう
な材料として、少なくともニッケル(Ｎｉ)、クロム(Ｃ
ｒ)、コバルト(Ｃｏ)、アルミニウム(Ａｌ)のいずれか
を含む鉄（Ｆｅ）系合金や該鉄（Ｆｅ）系合金に銅（Ｃ
ｕ）クラッドを施した鉄系複合材、あるいは、タングス
テン（Ｗ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、
タンタル（Ｔａ）、銅（Ｃｕ）、アルミニウム（Ａ
ｌ）、等の金属を上げることができる。 Ｗ、Ｎｉ、Ｍ
ｏ、Ｔａ、Ｆｅ系合金は１０００℃以上の融点を有する
ため、厚膜ペーストによる配線パターンやキャパシタ等
を形成することができる。また、Ｗ、Ｔａ、ＭｏはＳｉ
との熱膨張係数差が小さく、Ｓｉ系半導体チップとの接
合信頼性を上げることができる。ＣｕとＡｌは熱伝導率
にも優れ、Ａｌは配線基板の軽量化にも寄与する。Ｆｅ
系合金は、加工性に優れているため、メタルベース基板
への導電性ビア形成が容易となり、導電性ビアの微細化
に有利である。更に、 Ｆｅ系合金の場合、その組成に
より、熱膨張係数を調整できるため、各種半導体チップ
との熱膨張係数差を小さくすることができる。

【００３７】導電性ビア３を構成する導電性部材として
は、ベース基板１の開口部９を充填する第１絶縁層２と
の密着力が強く、抵抗が低いものが望ましい。また、ス
ルーホール内部への成膜が可能であることも重要であ
る。このような材料として、銅（Ｃｕ）、ニッケル（Ｎ
ｉ）、クロム（Ｃｒ）、金（Ａｕ）、白金（Ｐｔ）、タ
ングステタン（Ｗ）、アルミニウム（Ａｌ）、等を上げ
ることができ、これらの中から材料を選択し、これらの
材料の組み合わせて用いることが望ましい。

【００３８】絶縁層２，５，５１，７，７１としては、
有機絶縁樹脂や無機絶縁材料により形成することができ
る。

【００３９】配線基板１０００では、ベース基板１の表
裏２つの主平面上に薄膜保護層４、４１が形成され、配
線基板２０００では、表側の主平面のみに薄膜保護層４
が形成されている。この薄膜保護層４、４１は、ベース
基板１を製造プロセスから保護し、ベース基板１と第１
絶縁層５、５１との密着性を改善するために設けるもの
である。従って、薄膜保護層４、４１としては、ベース
基板１との密着性や耐環境性、耐熱性に優れた材料であ
ることが望ましい。また、ベース基板１への成膜が容易
であることも望ましい。このような材料として、Ｃｕ、
Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｗ、Ａｌ、シリコン酸化物、
アルミニウム酸化物、チタン酸化物、等の材料を用いる
ことができる。これらの中から、ベース基板１、第２絶
縁層５、５１、製造プロセス、配線基板の使用環境、等
を考えて薄膜保護層４、４１を選択すれば良い。ただ
し、シリコン酸化物、アルミニウム酸化物、チタン酸化
物、等の無機絶縁材料を選択した場合、電気的導通を確
保するため、導電性ビア３が通過する位置の薄膜保護層
４、４１を取り除く必要がある。

【００４０】次に、図１（ａ）に示した回路基板１００
０の製造方法を図３（ａ）〜（ｄ）と図４（ａ）〜
（ｄ）を参照にしながら説明する。

【００４１】図３（ａ）：ベース基板１の準備 所望の大きさに切り出した４２アロイ等の導電性部材の
表面研磨を行うことにより、その表面を平滑にし、ベー
ス基板１とする。次いで、ベース基板１の脱脂処理、中
性洗剤やアルカリ洗剤を用いて洗浄を行い、表面を清浄
にする。

【００４２】図３（ｂ）：薄膜保護層４，４１の形成 スパッタリング法等により、ベース基板１の表裏２つの
主平面上にＣｒ等の金属膜を形成し、薄膜保護層４、４
１とする。薄膜保護層４、４１の膜厚はベース基板１を
保護でき、密着強度を確保できる厚さとする。例えば、
１００〜２００ｎｍとすることができる。

【００４３】図３（ｃ）：ベース基板１への開口部９の
形成 フォトエッチング法を用いて、ベース基板１に開口部９
を形成する。この場合、すべての開口部を一度に形成す
ることができる。

【００４４】図３（ｄ）：第１絶縁層２の充填および第
２絶縁層５，５１の形成 真空ホットプレス法等の手法を用いてプリプレグ等の有
機絶縁シートをベース基板１の表裏２つの主平面に貼り
付け、開口部９に第１絶縁層２を充填するとともに、表
裏２つの主平面上に第２絶縁層５，５１を形成する。な
お、有機絶縁樹脂としてはプリプレグに限定されるもの
ではなく、その他の材料を用いても良く、液状あるいは
ペースト状の絶縁材料をディップ法や印刷法、スプレー
塗布、転写法等、別の手法を用いて形成しても差し支え
ない。また、第１絶縁層２の開口部９への充填と第２絶
縁層５，５１の形成を別々の工程で行っても構わない。

【００４５】以下、図４を参照にしながら説明する。

【００４６】図４（ａ）：絶縁層２，５，５１へのスル
ーホール１０の形成 高調波ＹＡＧレーザを照射することにより、第２絶縁層
５、５１と開口部９内の第１絶縁層２を貫通するスルー
ホール１０を形成する。この場合、ＹＡＧレーザビーム
をアパーチャを使ってマルチビームに変換し、開口部９
内のスルーホール１０を開口部９ごとに同時に形成す
る。

【００４７】図４（ｂ）：導電性ビア３と導体パターン
６、６１の形成 めっき法等により、スルーホール１０内にＣｕ等の導電
性部材を充填して導電性ビア３を形成し、更に、第２絶
縁層４、４１の表面にＣｕ等の導電性薄膜を形成する。
次いで、フォトエッチング法等、周知の手法により前記
導電性薄膜のパターン分離を行い、導体パターン６、６
１を形成する。なおここでは、導電性部材としてＣｕを
選択し、めっき法により成膜することにより、スルーホ
ール１０への導電性部材の充填と第２絶縁層４、４１上
への導電性薄膜の成膜を同一工程で行っているが、これ
に限定されるものではない。また、スルーホール１０へ
の導電性部材の充填と第２絶縁層４、４１上への導電性
薄膜の成膜を別々の工程で行っても差し支えない。

【００４８】図４（ｃ）：第３絶縁層７，７１の形成 スピン塗布法などの手法により有機系絶縁樹脂を塗布
し、乾燥、硬化を行って第３絶縁層７、７１を成膜す
る。次いで、フォトエッチング法等の手法によりスルー
ホール１１ａ、１１ｂ、を形成する。なお、この場合、
有機系絶縁樹脂として感光性材料を用いると、塗布、乾
燥、露光、現像、硬化の各工程により、スルーホール１
１ａ、１１ｂを有する第３絶縁層７、７１を形成するこ
とができ、工程簡略に寄与できる。

【００４９】図４（ｄ）：接続端子８，８１の形成 配線基板と半導体素子等との接続手法に適合した材料を
スパッタ法や真空蒸着法、めっき法等の周知の成膜手法
により成膜し、フォトエッチング法等の周知の手法によ
りパターン分離を行い、接続端子８、８１を形成する。
接続端子メタライズに用いる材料は接続手法によって選
択することになるが、はんだ接続を前提にする場合に
は、 Ａｕ／Ｎｉ／Ｃｒ積層膜やＮｉ−Ｃｕ／Ｃｒ積層
膜等を用いることことが好ましい。ここで、Ａ／ＢはＢ
の上層膜として、Ａが積層されていることを示してい
る。

【００５０】以上で、図１（ａ）に示した配線基板１０
００が完成する。

【００５１】次に、図１（ｂ）に示した回路基板２００
０の製造方法を図５（ａ）〜（ｅ）と図６（ａ）〜
（ｅ）を参照にしながら説明する。

【００５２】図５（ａ）：ベース基板１の準備及び薄膜
保護層４，４１の形成 図３（ａ），（ｂ）に示した工程と同様に、表裏２つの
主平面上に薄膜保護層４、４１を形成したベース基板１
を準備する。

【００５３】図５（ｂ）：ベース基板１への開口部９の
形成 フォトエッチング法を用いて、ベース基板１の中に開口
部９を形成する。この場合にも、すべての開口部９を一
度に形成するが、開口部９はベース基板１を貫通してい
ない。この点が、図３（ｃ）に示した配線基板１０００
の製造工程とは異なる。

【００５４】図５（ｃ）：第１絶縁層２の充填および第
１主平面側の第２絶縁層５の形成 真空ホットプレス法等の手法を用いてプリプレグ等の有
機絶縁シートをベース基板１の第１の主平面側に貼り付
け、開口部９に第１絶縁層２を充填するとともに、ベー
ス基板１の第１の主平面側に第２絶縁層５を形成する。
なお、有機絶縁樹脂としてはプリプレグに限定されるも
のではなく、その他の材料を用いても差し支えなく、液
状あるいはペースト状の絶縁材料をディップ法や印刷
法、スプレー塗布、転写法等、別の手法を用いて形成し
ても差し支えない。また、開口部９への第１絶縁層２の
充填と第２絶縁層５の形成を別々の工程で行っても良
い。

【００５５】図５（ｄ）：第１の主平面側第２絶縁層５
へのスルーホール１０の形成 高調波ＹＡＧレーザを用いた加工によって、第２絶縁層
５と開口部９内の第１絶縁層２を貫通し、ベース基板１
に達するスルーホール１０を形成する。これにより、ス
ルーホール１０の底面にはベース基板１の一部が露出し
ている。この場合、ＹＡＧレーザビームをアパーチャを
使ってマルチビームに変換し、ベース基板１の開口部９
内に複数個のスルーホール１０を開口部９ごとに同時形
成する。

【００５６】図５（ｅ）：導電性ビア３と第１の主平面
側導体パターン６の形成 電界めっき法等により、スルーホール１０の内部にＣｕ
等の導電性部材を充填して導電性ビア３を形成し、更
に、第１の主平面側第２絶縁層４の表面にＣｕ等からな
る導電性薄膜を形成する。次いで、フォトエッチング法
等、周知の手法により前記導電性薄膜のパターン分離を
行うことにより、導体パターン６を形成する。なおここ
では、めっき法によりＣｕ膜を成膜することにより、ス
ルーホール１０への導電性部材の充填と第２絶縁層４上
への導電性薄膜の成膜を同一工程で行っているが、これ
に限定されるものではない。また、導電性部材をスルー
ホール１０内部に充填する工程と第２絶縁層４上に導電
性薄膜を成膜する工程を分離しても差し支えない。さら
に、第１の主平面側の第２絶縁層４上に形成した導電性
薄膜のパターン分離を、第２の主平面側の導体パターン
６１を形成する工程において行っても構わない。

【００５７】以下、図６（ａ）〜（ｅ）を参照にしなが
ら説明する。

【００５８】図６（ａ）：ベース基板１の第２の主平面
側除去 導体パターン６を形成した第１の主平面側を保護しなが
ら、エッチングや研磨等、周知の手法を用いてベース基
板１の第２の主平面側の部分を除去し、導電性ビア３と
第１絶縁層２を第２の主平面側に露出させる。次いで、
平滑化と洗浄を行い、新たな第２の主平面を清浄にす
る。

【００５９】図６（ｂ）：第２の主平面上への第２絶縁
層５１の形成 図５（ｃ）の工程と同様に、真空ホットプレス法等の手
法を用いてプリプレグ等の有機絶縁シートをベース基板
１の第２の主平面側に貼り付け、有機絶縁膜からなる絶
縁層５１を形成する。この場合にも、有機絶縁材料とし
てプリプレグに限定されるものではなく、その他の材料
を用いても良く、液状（あるいはペースト状）の絶縁材
料をディップ法や印刷法、スプレー塗布、転写法等、別
の手法を用いて形成しても差し支えない。次いで、図５
（ｄ）の工程と同様に、高調波ＹＡＧレーザを用いた加
工によって、第２の主平面側の第２絶縁層５１にスルー
ホール１２を形成し、導電性ビア３を露出させる。この
場合にも、ＹＡＧレーザビームをアパーチャを使ってマ
ルチビームに変換し、開口部９内の複数のスルーホール
１２を同時に形成する。

【００６０】図６（ｃ）：第２主平面側の導体パターン
６１の形成 スパッタリング法、めっき法、化学蒸着法（ＣＶＤ法
等）、ゾルゲル法、等の周知の手法を用いて第２の主平
面上にＣｕ等の導電性薄膜を成膜し、次いで、フォトエ
ッチング法等、周知の手法を用いて導電性薄膜のパター
ン分離を行う。これにより、第２主平面側の導体パター
ン６１が形成される。なお、この工程において、第１の
主平面側の導体パターン６を形成するためのパターン分
離を行っても差し支えない。

【００６１】図６（ｄ）：第３絶縁層７，７１の形成：
表裏２つの主平面上に、スピン塗布法や印刷法等の周
知の手法により有機系絶縁樹脂を塗布し、乾燥、硬化を
行って絶縁層７、７１を成膜する。次いで、フォトエッ
チング法やレーザ加工法等の周知の手法によりスルーホ
ール１１ａ、１１ｂを形成する。この場合、図５（ｃ）
の工程と同様に、真空ホットプレス法等の手法を用いて
プリプレグ等の有機絶縁シートを貼り付けても良いし、
有機系絶縁樹脂として感光性材料を用い、塗布、乾燥、
露光、現像、硬化の各工程により形成しても差し支えな
い。

【００６２】図６（ｅ）：接続端子８，８１の形成 配線基板と半導体素子等との接続手法に適合した材料を
スパッタ法や真空蒸着法、めっき法等の周知の成膜手法
により成膜し、フォトエッチング法等の周知の手法によ
りパターン分離を行い、接続端子８、８１を形成する。
接続端子メタライズに用いる材料は接続手法によって選
択することになるが、はんだ接続を前提にする場合に
は、 Ａｕ／Ｎｉ／Ｃｒ積層膜やＮｉ−Ｃｕ／Ｃｒ積層
膜等を用いることことが好ましい。ここで、Ａ／ＢはＢ
の上層膜として、Ａが積層されていることを示してい
る。以上で、図１（ｂ）に示した配線基板２０００が完
成する。

【００６３】上述してきた第１の実施の形態によれば、
第１の主平面側の端子８に半導体チップ（図示せず）や
個別電子部品（図示せず）を搭載し、第２の主平面側の
端子８１を別の配線基板（図示せず）に接続することに
より、本発明による配線基板をインターポーザとして使
うことができる。またここでは、接続端子８、８１は、
接続端子メタライズの段階で止まっているが、この上に
半田バンプ等の半田を設けておくことも可能である。こ
のように半田をもうけておくことにより、本発明による
配線基板と別の配線基板(図示せず)や半導体チップ(図
示せず)と半田接合する上で有効である。

【００６４】（第２の実施の形態）本発明の第２の実施
の形態の配線基板３０００を図７を用いて説明する。

【００６５】配線基板３０００は、第１の実施の形態の
配線基板１０００と似た構成であるが、導電性ビア３の
構造に違いがある。すなわち、配線基板３０００では、
第１絶縁層２に設けられたスルーホール１０内部の側壁
にのみ導電性部材が形成され、導電性部材がスルーホー
ル１０の芯の部分にまで充填されていない点である。ス
ルーホール１０の芯の部分には、第４絶縁層１３が充填
されている。これにより、導電性ビア３の表面積は、第
１の実施の形態に比べて大きくなるため、取り扱う信号
の周波数が高くなって表皮効果の影響が問題になる場合
であっても、伝送特性劣化を防止することができる。

【００６６】導電性ビア３を図７のような構造に製造す
るためには、配線基板１０００の製造工程の図４（ｂ）
や配線基板２０００の製造工程の図５（ｅ）において、
スルーホール１０の内部にＣｕ等の導電性部材を充填す
る際に、めっき法を用いることにより、容易に実現でき
る。これ以外の構造や製造方法、第１の実施の形態と同
じである。従って、第２の実施の形態においても、本発
明の適用により、第１の実施の形態の場合と同じ効果を
得ることができる。

【００６７】（第３の実施の形態）本発明の第３の実施
の形態の配線基板４０００を図８を用いて説明する。

【００６８】図８の配線基板４０００では、ベース基板
１を、絶縁体１４を２枚の導電性部材１ａ、１ｂで挟ん
だ積層構造としている。この点が、第１の実施の形態の
配線基板１０００と異なる所である。これ以外の構造や
製造方法は、配線基板１０００と同じである。従って、
第３の実施の形態においても、第１の実施の形態の場合
と同じ効果を得ることができる。

【００６９】また、本実施の形態の図８の配線基板４０
００の場合、ベース基板１を構成する導電性部材１ａ、
１ｂをパターン化して配線回路の一部として用いること
ができる。例えば、ベース基板１を構成する導電性部材
の少なくとも一方の導電性部材（例えば１ａ）をパター
ン化し、ベース基板１を構成する２枚の導電性部材１
ａ、１ｂを電極、絶縁体１４を誘電体とすることによ
り、キャパシタを構成することができる。かかる構成に
よれば、ベース基板１を構成する２枚の導電性部材の一
方（例えば１ａ）を電源端子、他方（例えば１ｂ）を接
地端子に接続することにより、キャパシタ１４をデカッ
プリングキャパシタとして用いることができる。そし
て、配線基板４０００の第１の主平面側の接続端子８に
半導体チップ（図示せず）や個別電子部品（図示せず）
を搭載し、第２の主平面側の接続端子８１を別の配線基
板（図示せず）に接続することにより、デカップリング
キャパシタを内蔵したインターポーザとして使用できる
ため、スイッチングノイズを低減できる電子装置を提供
できる。

【００７０】（第４の実施の形態）本発明の第４の実施
の形態の配線基板５０００を図９を用いて説明する。

【００７１】図９の配線基板５０００は、図１の配線基
板１０００にキャパシタ素子１５を内蔵させた例であ
る。薄膜保護層４の上には、誘電体層１５０、上部電極
１５１が積層されている。キャパシタ１５の下部電極１
５１は、ベース基板１と薄膜保護層４、４１から構成さ
れている。その他の符号は、図１〜図８の配線基板の場
合と同じである。本実施の形態の場合、薄膜保護層４、
４１は、導電性部材により形成する。

【００７２】図９の配線基板５０００は、基本構造や基
本的な製造工程は、配線基板１０００と同じであり、本
実施の形態においても、本発明の適用により、第１の実
施の形態と同じ効果を得ることができる。

【００７３】また、本実施の形態では、導電性部材から
なるベース基板１をキャパシタ１５の一方の電極１５１
の一部としている。そのため、キャパシタ１５の下部電
極となる電極１５１の等価直列抵抗を低くできる。ま
た、本発明の適用により、ベース基板１内に占める開口
部９の割合が小さくなるため、キャパシタ１５の容量を
大きくできる。従って、本実施の形態によれば、高密度
実装を可能にしながら、等価直列抵抗が低く、容量の高
いキャパシタを内蔵させた配線基板を提供できる。そし
て、第１の主平面側の接続端子８に半導体チップ（図示
せず）や個別電子部品（図示せず）を搭載し、第２の主
平面側の接続端子８１を別の配線基板（図示せず）に接
続することにより、等価直列抵抗が低く、容量の高いキ
ャパシタ１５を内蔵したインターポーザとして使用でき
るため、スイッチングノイズを低減できる電子装置を提
供できる。

【００７４】なお、本実施の形態を示す配線基板５００
０を製造するには、キャパシタ１５を最初に形成し、そ
の後に、配線基板１０００の製造方法を用いることによ
り、ベース基板１を貫通する導電性ビア３を形成すれば
よい。また、キャパシタを内蔵させる配線基板として第
１の実施の形態で示した配線基板１０００を用いている
が、これに限定されるものではなく、配線基板２０００
や配線基板３０００等を用いることももちろん可能であ
る。

【００７５】（第５の実施の形態）本発明の第５の実施
の形態の配線基板６０００を図１０を用いて説明する。

【００７６】図１０の配線基板６０００は、第１の実施
の形態で示した配線基板１０００の導体パターン６，６
１と絶縁層７との間に、ビルドアップ層からなる多層配
線部１６、１６１を配置したものである。多層配線基板
１６，１６１の回路構成を導体パターン６，６１の間隔
を所望の間隔に変換する構成とすることにより、接続端
子８，８１を半導体素子等の端子間隔に合わせて所望の
間隔にすることができる。多層配線部１６，１６１とし
てテスト回路等を含む構成にすることもできる。また、
多層配線部１６、１６１の中には、キャパシタや抵抗素
子、インダクタンス素子を、必要に応じて内蔵させるこ
ともできる。

【００７７】配線基板６０００は、第１の実施の形態の
配線基板１０００と多層配線部１６、１６１が一体化し
て形成されているため、本実施の形態においても、第１
の実施の形態で得られた効果が得られる。

【００７８】配線基板６０００の場合にも、第１の主平
面側の接続端子８に半導体チップ（図示せず）や個別電
子部品（図示せず）を搭載し、第２の主平面側の接続端
子８１を別の配線基板（図示せず）に接続することによ
り、インターポーザとして使用できる。そして、多層配
線部１６、１６１を設けたことにより、接続端子ピッチ
の変換機能や検査機能等を付与できる。

【００７９】なお、多層配線部１６、１６１と一体化す
る配線基板として第１の実施の形態で示した配線基板１
０００を用いているが、これに限定されるものではな
い。

【００８０】

【発明の効果】上述してきたように、本発明によれば、
導電性ビアの密度が大きく、しかも、配線密度も大きな
配線基板を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の（ａ）配線基板１
０００の断面図、（ｂ）配線基板２０００の断面図。

【図２】（ａ）および（ｂ）本発明の第１の実施の形態
の配線基板のベース基板内の開口部９の形状と導電性ビ
ア３の配置の一例をそれぞれ示す説明図。

【図３】（ａ）〜（ｄ）本発明の第１の実施の形態の配
線基板１０００の製造工程の流れを示す断面図。

【図４】（ａ）〜（ｄ）本発明の第１の実施の形態の配
線基板１０００の製造工程の流れを示す断面図。

【図５】（ａ）〜（ｅ）本発明の第１の実施の形態の配
線基板２０００の製造工程の流れを示す断面図。

【図６】（ａ）〜（ｅ）本発明の第１の実施の形態の配
線基板２０００の製造工程の流れを示す断面図。

【図７】本発明の第２の実施の形態の配線基板３０００
の断面図。

【図８】本発明の第３の実施の形態の配線基板４０００
の断面図。

【図９】本発明の第４の実施の形態の配線基板５０００
の断面図。

【図１０】本発明の第５の実施の形態の配線基板６００
０の断面図。

【図１１】従来のメタルベース配線基板のベース基板内
に設けた開口部９とベース基板を貫通する導電性ビア３
の位置関係を示す説明図。

【図１２】（ａ）および（ｂ）本発明の第１の実施の形
態の配線基板のベース基板内の開口部９の形状と導電性
ビア３の配置の一例をそれぞれ示す説明図。

【図１３】本発明の第１の実施の形態の配線基板のベー
ス基板内の一つの開口部９内に配置する導電性ビア３の
数と、導電性ビア３の望ましい属性との関係を示す説明
図。

【符号の説明】

１０００，２０００，３０００，４０００，５０００…
配線基板、１…ベース基板、１ａ，１ｂ…ベース基板１
を構成する導電性部材、２，５，７，１３，５１，７１
…絶縁層、３…導電性ビア，、４，４１…薄膜保護層、
６，６１…導体パターン 、８，81…接続端子、９…ベ
ース基板１に設けた開口部、１０， １１ａ，１１ｂ，
１２…スルーホール、１４…絶縁体、１５…キャパシ
タ、１５１，１５２…キャパシタ１５の電極、１６，１
６１…多層配線部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 牛房 信之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 阿部 洋一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 松嶋 直樹 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5E346 AA03 AA12 AA15 AA43 CC02 CC08 CC16 CC32 DD12 DD13 DD23 DD32 DD44 EE33 FF07 FF13 GG15 GG17 GG22 GG28 HH03 HH25

Claims (5)

【特許請求の範囲】
1. 【請求項１】ベース基板と、該ベース基板の表裏２つの
   主平面のうち少なくとも一方の主平面上に配置された、
   配線層および絶縁層を有し、 前記ベース基板には、該ベース基板を厚さ方向に貫通す
   る複数の開口部が形成され、該開口部には、１以上の導
   電性ビアが配置され、 前記複数の開口部のうちの少なくとも一つには、２以上
   の導電性ビアが配置されていることを特徴とする配線基
   板。
2. 【請求項２】請求項１に記載の配線基板において、前記
   複数の開口部は、２以上のグループに分けられ、前記グ
   ループごとに異なる数の導電性ビアが配置されているこ
   とを特徴とする配線基板。
3. 【請求項３】請求項１または２に記載の配線基板におい
   て、前記開口部の開口面積は、１．６ｍｍ^２以下である
   ことを特徴とする配線基板。
4. 【請求項４】配線基板と、前記配線基板上に搭載された
   半導体素子とを有する電子回路装置であって、 前記配線基板は、ベース基板と、該ベース基板の表裏２
   つの主平面のうち少なくとも一方の主平面上に配置され
   た、配線層および絶縁層を有し、 前記ベース基板には、該ベース基板を厚さ方向に貫通す
   る複数の開口部が形成され、該開口部には、１以上の導
   電性ビアが配置され、 前記複数の開口部のうちの少なくとも一つには、２以上
   の導電性ビアが配置されていることを特徴とする電子回
   路装置。
5. 【請求項５】ベース基板に複数の開口部を形成した後、
   前記開口部に絶縁材料を充填する工程と、 前記開口部に複数のビームに分割されたレーザビームを
   照射することにより、前記開口部の前記絶縁材料に複数
   のスルーホールを一度に形成する工程と、 前記スルーホールに導電体材料を充填することにより、
   導電性ビアを形成する工程とを有することを特徴とする
   配線基板の製造方法。