JP5472305B2 - 給電線構造及びそれを用いた回路基板、emiノイズ低減方法 - Google Patents

給電線構造及びそれを用いた回路基板、emiノイズ低減方法 Download PDF

Info

Publication number
JP5472305B2
JP5472305B2 JP2011527559A JP2011527559A JP5472305B2 JP 5472305 B2 JP5472305 B2 JP 5472305B2 JP 2011527559 A JP2011527559 A JP 2011527559A JP 2011527559 A JP2011527559 A JP 2011527559A JP 5472305 B2 JP5472305 B2 JP 5472305B2
Authority
JP
Japan
Prior art keywords
wiring
power supply
reference potential
floating
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011527559A
Other languages
English (en)
Other versions
JPWO2011021339A1 (ja
Inventor
和弘 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011527559A priority Critical patent/JP5472305B2/ja
Publication of JPWO2011021339A1 publication Critical patent/JPWO2011021339A1/ja
Application granted granted Critical
Publication of JP5472305B2 publication Critical patent/JP5472305B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09245Crossing layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は給電線構造及びそれを用いた回路基板、EMIノイズ低減方法に関し、特にEMI(Electro−Magnetic Interference)雑音の抑止対策を可能とした給電線構造及びそれを用いた回路基板、EMIノイズ低減方法に関するものである。
図8を参照して、EMI雑音の抑止対策の一般的な例を説明する。なお、図8においては、交換機、IP(Internet Protocol)スイッチ、ルータ等の通信装置の場合について示している。
局舎電源または商用電源1は、外部給電ケーブル2を介して通信装置である製品・装置3へ給電される。製品・装置3内において、給電電力はフィルタ回路5を介して電源回路6へ供給され、更に内部給電線路7及び内部給電コネクタ8を介して電子回路基板(プリント基板)4に搭載された電子回路12の動作電源として電子回路基板(プリント基板)4へ給電されるようになっている。
この電子回路基板4には、複数の電子回路12と、オンボード電源11と、フィルタ回路9とが搭載されている。
通常、局舎電源または商用電源1から電源回路6を介して供給される電源電圧は、電子回路12が必要とする電圧とは異なっており、ここでは、1次電源と表記する。この1次電源は、オンボード電源11により、電子回路12の動作に必要な電圧とされて電子回路12へ供給されるようになっている。この電子回路12へ供給される電源をここでは2次電源と表記する。
1次電源は、内部給電コネクタ8から1次側給電線路10を介してオンボード電源11の入力部へと供給され、2次電源は、オンボード電源11の出力部から2次側給電線路13を介して各電子回路12へ供給されるようになっている。
一般に、1次電源と2次電源とは互いに電気的に分離され、2次電源が供給する電子回路の動作による高周波雑音102aが1次電源に伝わらないようになっている。
しかしながら、1次側電源配線10と2次側電源配線13の電磁気的結合やオンボード電源11内での結合等により、電子回路12で発生した高周波雑音102aが1次電源へ回りこみ(高周波雑音102b、102cで示す)、内部給電線路7及び外部給電ケーブル2を介して、EMI雑音(EMI放射)101が発生する。そこで、キャパシタやコモンモードチョークコイル等のフィルタ回路9を、1次側給電線路10の途中に挿入して、この高周波雑音を抑えるようになっている。
なお、このようなインピーダンス素子を用いたフィルタ回路の例としては、特許文献1や2などがある。
また、特許文献3を参照すると、回路基板において給電線路を構成する第1層に配置された電源配線と第2層に配置された基準電位(グラント:GND)配線との重なり部分(複数箇所)の面積を拡大することにより、見かけ上の容量を増大させるようにして、EMI雑音を抑圧する技術が開示されている。
特開平06−005375号公報 特開2008−198761号公報 特開2001−339169号公報
図8に示したフィルタ回路9を設ける技術や、特許文献1、2などの技術では、フィルタ部品を回路基板に搭載することが必要であり、回路の実装上難点があり、装置の小形化を阻止する要因となると共に、コスト的にも得策ではない。また、特許文献3の技術では、電源配線と基準電位線との重なり部分の各々の面積を拡大するものであるから、回路基板上での占有面積が増大し、これまた回路実装上難点がある。
本発明の目的は、チョークコイルやキャパシタなどの回路部品を用いることなく、また回路基板上の占有面積を増大することなく、電子回路から1次電源に回り込む雑音の抑圧を可能としてEMI対策をなすようにした給電線構造及びそれを用いた回路基板、EMIノイズ低減方法を提供することである。
本発明による給電線構造は、絶縁体中に設けられ、対になって給電線を形成する電源配線、基準電位配線と、前記絶縁体中に前記電源配線と前記基準電位配線との両者に対して立体的に交差して設けられ、電位的にフローティング状態の配線とを備えるものである。
本発明による回路基板は、電子回路と、前記電子回路のための電源を供給する電源回路と、前記電源回路への入力側の給電線を構成する電源配線及び基準電位配線と、前記電源配線と前記基準電位配線との両者に対して立体的に交差して設けられ、電位的にフローティング状態の配線とを含むことを特徴とする。
本発明によるEMIノイズ低減方法は、絶縁体中において、対になって給電線を形成する電源配線、基準電位配線、及び、前記電源配線と前記基準電位配線との両者に対して立体的に交差するように、電位的にフローティング状態の配線を形成し、前記電源配線及び前記基準電位配線を介して、前記絶縁体上に設けられた電子回路に電源を供給する。
本発明によれば、1次側給電配線における電源配線と基準電位配線とを跨ぐように配線を具備することで、部分的に給電配線の特性インピーダンスを低下させて給電配線上を伝播する雑音に負性反射を発生させるようにしたので、回路部品を用いることなく雑音伝播を抑制し得るという効果がある。
本発明の第一の実施の形態の斜視図である。 本発明の第一の実施の形態の平面図、正面図、側面図である。 図1及び図2の例におけるTDR(Time Domain Reflectometry)特性を示す図である。 図1及び図2の例において、フローティング配線の幅を変えた時の挿入損失特性を示す図である。 図1及び図2の例において、ガウシアンパルスを印加した場合の応答特性を示す図である。 本発明の第二の実施の形態の斜視図である。 本発明の第二の実施の形態の平面図、正面図、側面図である。 本発明に関連する技術を説明するための図である。
以下に、図面を参照しつつ本発明の実施の形態について詳細に説明する。図1及び図2は本発明の第一の実施の形態を示す図である。図1はその斜視図、図2はその平面図、正面図、側面図である。なお、図1、2においては、回路基板としての絶縁体(誘電体)40の一部を切り取った状態で示している。この場合において、理解を容易にするために、便宜的に、当該誘電体40は透明体として示しているものとする。
本例では、多層プリント基板(誘電体40として示す)のある層において、すなわち同一平面上において、電源配線41と基準電位(GND)配線42とが平行に設けられている。これら電源配線41と基準電位配線42とにより、図8で説明した1次側給電線路10が構成されている。図1、2ではその一部を拡大表現している。
なお、本例では、説明の便宜上、電源配線41と基準電位配線42とは平行としているのであって、給電線路が構成できていれば特に平行である必要がないのは言うまでもない。本発明では、この給電線路すなわち電源配線41と基準電位配線42との両方に跨って重なるように「配線43」を設けるものである。この配線43は、いずれにも接続されていない電位的にフローティングの状態であるものとする。よって、当該配線43をフローティング配線43と称する。
このフローティング配線43は、電源配線41と基準電位配線42とが形成されている面とは異なる面において、これら両者に対して立体的に交差して、誘電体内でその内層として形成されている。
図3は、図1、図2に示した電源線路のTDR(Time Domain Reflectometry)特性を示すものである。このように、給電配線の途中にフローティング配線43を設けることにより、給電線路の途中に低インピーダンス領域が構成されることが確認できる。
伝送線路中に、かかる特性インピーダンスの不整合が発生すると、特性インピーダンスZ1の伝送線路から、特性インピーダンスZ2の伝送線路に向かう伝播において、
反射係数=(Z2−Z1)/(Z2+Z1)
が成り立つ。図1、2に示した給電線路においては、Z2がフローティング配線43を跨って設けた部分に相当し、この反射係数が負性であることを示している。
すなわち、図1、2に示した給電線路の構造を、図8におけるオンボード電源11の1次側給電線路10の途中(図8のフィルタ回路9の代わり)に設けることにより、図8における電子回路12から発生した高周波雑音102aが、当該給電線路を伝播するとき、このフローティング配線43を設けた部分において負性反射が発生し、その先の給電ケーブル7や2に達しないことになる。以上が本発明の動作原理である。
更に、上述した本発明による給電線路の特性について開示する。図4に、フローティング配線43の幅Wを変えたときの挿入損失(S21)特性を示す。このように配線幅Wを制御することにより、当該給電線路の遮断周波数を制御することができることが分かる。
例えば、VCCI(Voluntary Control Council for Information Technology Equipment:情報処理装置等電波障害自主規制協議会)などでは、EMIの放射電界強度は30MHz以上が対象となる。図4の挿入損失特性から判断すると、幅Wを20mmよりも更に大きく広げることにより、この帯域を抑制することが可能となる。
図5は、本発明による給電線路中を伝播する雑音を想定して、ガウシアンパルスを印加しその応答を解析したものである。フローティング配線43の部分の低インピーダンスにより負性反射が発生して、印加したガウシアンパルスの通過波形レベルが抑制できることを示している。
次に、本発明の第二の実施の形態について、図6及び図7を参照しつつ説明する。図6はその斜視図であり、図7はその平面図、正面図、側面図である。図6、7において、図1及び図2と同等部分は同一符号により示している。
なお、図6及び図7においても、先の実施の形態を示した図1及び図2と同様に、回路基板としての誘電体40の一部を切り取った状態で示している。この場合において、理解を容易にするために、便宜的に、当該誘電体40は透明体として示しているものとする。
先の第一の実施の形態では、電源配線41と基準電位配線42とが、誘電体40内で同一平面において形成されていたが、本例においては、電源配線41と基準電位配線42とが互いに異なる平面(層)において形成されている場合を示している。この場合においても、フローティング配線43は、電源配線41と基準電位配線42と両者に対して立体的に交差するように跨って形成されているものである。
この場合における各配線層の積層順は、上層から順に、電源配線41、フローティング配線43、基準電位配線42となっているが、これに限定されることはない。
なお、上記の各実施の形態におけるフローティング配線43について補足的に説明する。本発明の実施の形態において想定している1次側電源(図8のオンボード電源11の入力側)は、通信装置などで一般に用いられる−48ボルトなどの高電圧である。よって、2次側の電子回路12とは電気的に分離する必要がある。安全性と雑音流入防止の観点から、電子回路の信号用電源及びGND(基準電位)をこの配線43に用いることはできず、よって電位的にフローティング状態とするものである。
また、配線43を、フローティング状態とする代わりに、装置筐体のフレームGNDに接地することも考えられる。しかし、筐体まで接地するための配線の確保や、筐体との接続方法などの物理的制約により、設計が複雑化して得策ではなくなり、本発明の目的である、実装の簡便さを解決することができないことになる。
上述の如く、本発明では、1次側給電線路の途中に低インピーダンスを実現するフローティング配線を具備することにより、ローパスフィルタを構成する。これにより、2次側電源の電子回路から周り込む高周波雑音を抑制し、給電ケーブルから放射されるEMI放射を抑制することができる。さらに、電子回路基板に単純なフローティング状態の配線パターンを具備するだけで、フィルタを構成することができ、製品開発におけるコストダウンも実現できるものである。
なお、フローティング配線の副次的なメリットとして、このフローティング配線と電源配線との間でマイグレーションが起こり難いということや、回路基板のクラックなどで1次電源とGND間での短絡が生じ難いことなどが挙げられる。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、2009年8月19日に出願された日本出願特願2009−189633を基礎とする優先権を主張し、その開示の全てをここに取り込む。
1 局舎電源または商用電源
2 外部給電ケーブル
3 製品・装置
4 電子回路基板(プリント基板)
5、9 フィルタ回路
6 電源回路
7 内部給電線路
8 内部給電コネクタ
10 1次側(電源の入力側)給電線路
11 オンボート電源
12 電子回路
13 2次側(電源の出力側)給電線路
40 絶縁体(誘電体)
41 電源配線
42 基準電位(GND)配線
43 フローティング配線

Claims (7)

  1. 絶縁体中に設けられ、対になって給電線を形成する電源配線、基準電位配線と、
    前記絶縁体中に前記電源配線と前記基準電位配線との両者に対して立体的に交差して設けられ、電位的にフローティング状態の配線と、
    を備える給電線構造。
  2. 前記フローティング状態の配線は、前記電源配線と前記基準電位配線とを跨いで設けられていることを特徴とする請求項1記載の給電線構造。
  3. 前記電源配線と前記基準電位配線とは同一平面にて形成され、前記フローティング状態の配線は、前記同一平面とは異なる面に形成されていることを特徴とする請求項1または2記載の給電線構造。
  4. 前記電源配線と前記基準電位配線とは異なる平面に形成され、前記フローティング状態の配線は、前記平面の各々とは異なる平面に形成されていることを特徴とする請求項1または2記載の給電線構造。
  5. 前記給電線は、前記絶縁体上に設けられた電子回路用の電源回路の入力側の給電線として用いられることを特徴とする請求項1〜4いずれか記載の給電線構造。
  6. 電子回路と、
    前記電子回路のための電源を供給する電源回路と、
    前記電源回路への入力側の給電線を構成する電源配線及び基準電位配線と、
    前記電源配線と前記基準電位配線との両者に対して立体的に交差して設けられ、電位的にフローティング状態の配線とを含むことを特徴とする回路基板。
  7. 絶縁体中において、対になって給電線を形成する電源配線、基準電位配線、及び、前記電源配線と前記基準電位配線との両者に対して立体的に交差するように、電位的にフローティング状態の配線を形成し、
    前記電源配線及び前記基準電位配線を介して、前記絶縁体上に設けられた電子回路に電源を供給するEMIノイズ低減方法。
JP2011527559A 2009-08-19 2010-06-17 給電線構造及びそれを用いた回路基板、emiノイズ低減方法 Active JP5472305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011527559A JP5472305B2 (ja) 2009-08-19 2010-06-17 給電線構造及びそれを用いた回路基板、emiノイズ低減方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009189633 2009-08-19
JP2009189633 2009-08-19
PCT/JP2010/004038 WO2011021339A1 (ja) 2009-08-19 2010-06-17 給電線構造及びそれを用いた回路基板、emiノイズ低減方法
JP2011527559A JP5472305B2 (ja) 2009-08-19 2010-06-17 給電線構造及びそれを用いた回路基板、emiノイズ低減方法

Publications (2)

Publication Number Publication Date
JPWO2011021339A1 JPWO2011021339A1 (ja) 2013-01-17
JP5472305B2 true JP5472305B2 (ja) 2014-04-16

Family

ID=43606801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011527559A Active JP5472305B2 (ja) 2009-08-19 2010-06-17 給電線構造及びそれを用いた回路基板、emiノイズ低減方法

Country Status (3)

Country Link
US (1) US9532442B2 (ja)
JP (1) JP5472305B2 (ja)
WO (1) WO2011021339A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180184516A1 (en) * 2015-07-08 2018-06-28 Nec Corporation Printed wiring board
US10499490B2 (en) * 2017-11-24 2019-12-03 Quanta Computer Inc. High speed differential trace with reduced radiation in return path

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150183A (ja) * 1984-08-20 1986-03-12 富士通株式会社 表示装置
JPH02237143A (ja) * 1989-03-10 1990-09-19 Matsushita Electron Corp 半導体装置
JPH0430531A (ja) * 1990-05-28 1992-02-03 Sanyo Electric Co Ltd 半導体集積回路
JP2000101204A (ja) * 1998-09-21 2000-04-07 Toshiba Corp 配線基板
JP2005340636A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 多層配線基板
JP2006253498A (ja) * 2005-03-11 2006-09-21 Matsushita Electric Ind Co Ltd 半導体集積回路装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226331B2 (ja) 1992-06-23 2001-11-05 松下電工株式会社 無電極放電灯点灯装置
US5838582A (en) * 1996-10-07 1998-11-17 International Business Machines Corporation Method and system for performing parasitic capacitance estimations on interconnect data within an integrated circuit
US6483714B1 (en) * 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
US6438735B1 (en) * 1999-05-17 2002-08-20 Synplicity, Inc. Methods and apparatuses for designing integrated circuits
US6305000B1 (en) * 1999-06-15 2001-10-16 International Business Machines Corporation Placement of conductive stripes in electronic circuits to satisfy metal density requirements
JP3792483B2 (ja) * 2000-05-29 2006-07-05 京セラ株式会社 多層配線基板
JP4570313B2 (ja) * 2001-10-25 2010-10-27 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP4141322B2 (ja) * 2003-06-13 2008-08-27 Necエレクトロニクス株式会社 半導体集積回路の自動配線方法及び半導体集積回路の設計のプログラム
US7240314B1 (en) * 2004-06-04 2007-07-03 Magma Design Automation, Inc. Redundantly tied metal fill for IR-drop and layout density optimization
TWI512304B (zh) * 2005-09-13 2015-12-11 Ebara Corp 半導體裝置及其檢查方法
JP2008198761A (ja) 2007-02-13 2008-08-28 Renesas Technology Corp 半導体装置
US8050044B2 (en) * 2007-08-31 2011-11-01 Inventec Corporation Power plane and a manufacturing method thereof
US8350375B2 (en) * 2008-05-15 2013-01-08 Lsi Logic Corporation Flipchip bump patterns for efficient I-mesh power distribution schemes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150183A (ja) * 1984-08-20 1986-03-12 富士通株式会社 表示装置
JPH02237143A (ja) * 1989-03-10 1990-09-19 Matsushita Electron Corp 半導体装置
JPH0430531A (ja) * 1990-05-28 1992-02-03 Sanyo Electric Co Ltd 半導体集積回路
JP2000101204A (ja) * 1998-09-21 2000-04-07 Toshiba Corp 配線基板
JP2005340636A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 多層配線基板
JP2006253498A (ja) * 2005-03-11 2006-09-21 Matsushita Electric Ind Co Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
US20120120617A1 (en) 2012-05-17
JPWO2011021339A1 (ja) 2013-01-17
US9532442B2 (en) 2016-12-27
WO2011021339A1 (ja) 2011-02-24

Similar Documents

Publication Publication Date Title
US9226387B2 (en) Network communication device
US20170181270A1 (en) Circuit board via configurations for high frequency signaling
JP6588524B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
JP7155107B2 (ja) 回路モジュール、ネットワークモジュール、及び車載電子機器
CN101960934B (zh) 多层印刷配线基板
WO2014115578A1 (ja) プリント配線基板、電子機器及び配線接続方法
TW201538040A (zh) 插接組件高頻信號連接墊之抗損耗結構
US20080084679A1 (en) Printed Circuit Boards for Countering Signal Distortion
JP5472305B2 (ja) 給電線構造及びそれを用いた回路基板、emiノイズ低減方法
WO2021192073A1 (ja) 回路基板及び電子機器
EP1568099B1 (en) A circuit that taps a differential signal
JP2001267701A (ja) プリント基板
WO2017006553A1 (ja) プリント配線基板
JP2017201680A (ja) 伝送路のインピーダンス整合構造
US20160037626A1 (en) Printed circuit board
JP4735670B2 (ja) プリント基板および画像処理装置
JP5986032B2 (ja) コネクタ、回路基板、および電子機器
KR102166882B1 (ko) 노이즈 필터
CN113453415A (zh) 信号传输电路以及印刷电路板
JP2021028999A (ja) 電子制御装置
WO2022244324A1 (ja) 差動伝送基板および電力重畳差動データ通信装置
JP2018207019A (ja) プリント回路基板ユニット、プリント回路基板の接続方法
JP2011146454A (ja) ノイズ対策構造
JP2017183638A (ja) 多層プリント配線板
JP2006245321A (ja) プリント回路基板及びプリント回路基板のパターニング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5472305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150