CN112601341B - 一种根据t拓扑走线阻抗平衡过孔不等长的方法 - Google Patents

一种根据t拓扑走线阻抗平衡过孔不等长的方法 Download PDF

Info

Publication number
CN112601341B
CN112601341B CN202011210381.8A CN202011210381A CN112601341B CN 112601341 B CN112601341 B CN 112601341B CN 202011210381 A CN202011210381 A CN 202011210381A CN 112601341 B CN112601341 B CN 112601341B
Authority
CN
China
Prior art keywords
impedance
branch
short
long
topology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011210381.8A
Other languages
English (en)
Other versions
CN112601341A (zh
Inventor
张毅军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202011210381.8A priority Critical patent/CN112601341B/zh
Publication of CN112601341A publication Critical patent/CN112601341A/zh
Application granted granted Critical
Publication of CN112601341B publication Critical patent/CN112601341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种根据T拓扑走线阻抗平衡过孔不等长的方法，包括：根据分支点划分T拓扑走线的短过孔分支和长过孔分支；列举短过孔分支和长过孔分支的阻抗分布方式；实施所述阻抗分布方式，并对分支点进行阻抗扫描仿真对比得到阻抗要求；根据阻抗要求改变短过孔分支和长过孔分支的走线线宽。本发明通过仿真扫描获取最优化过孔不等长分支传输线补偿阻抗值，可以在不增加走线层面及PCB成本的条件下有效提升信号质量。

Description

一种根据T拓扑走线阻抗平衡过孔不等长的方法
技术领域
本发明属于PCB技术领域，具体涉及一种根据T拓扑走线阻抗平衡过孔不等长的方法。
背景技术
现代社会对数据的需求量越来越大，同时对速率的要求也逐渐攀升，信息承载介质的电子产品之中，往往以内存作为与CPU进行数据传输的重要器件，所以内存速率的高低直接影响到了系统的性能。但是在实际过程中经常由于空间、成本及工艺等设计因素的限制，无法按照理想的拓扑进行布线，从而导致内存出现降速现象。所以通过寄生参数及阻抗调整等手段，在非理想拓扑下找出优化的走线拓扑对提升内存速率尤为重要。
现有一拖四拓扑的内存布线设计方案，通常是按两个完美的T拓扑进行布线，通过物理长度等长管控来保证每个T拓扑分支的等长。其中把过孔长度差按照传输线长度进行等比例补偿，以实现全链路物理长度等长。
现有技术存在以下缺陷：（1）过孔和传输线的寄生参数的差异对延时的表现上差异较大，物理等长管控方法没有考虑到上述情况；（2）只有在保证过孔长度相等的理想情况下该方法才可以有效保证信号品质，但是对于部分设计中，由于走线空间或者成本工艺限制，无法保证过孔的等长，由于走线拓扑不平衡会导致负反射劣化信号质量，通过增加层面的方式可以解决该问题，但是又会造成PCB成本增加，使设计产品失去市场竞争力。
发明内容
针对现有技术的上述不足，本发明提供一种根据T拓扑走线阻抗平衡过孔不等长的方法，以解决上述技术问题。
第一方面，本发明提供一种根据T拓扑走线阻抗平衡过孔不等长的方法，包括：
根据分支点划分T拓扑走线的短过孔分支和长过孔分支；
列举短过孔分支和长过孔分支的阻抗分布方式；
实施所述阻抗分布方式，并对分支点进行阻抗扫描仿真对比得到阻抗要求；
根据阻抗要求改变短过孔分支和长过孔分支的走线线宽。
进一步的，所述方法还包括：
对分支点阻抗进行步进扫描，对比不同阻抗下波形结，获取最优化阻抗值。
进一步的，所述方法还包括：
通过仿真软件查看改变后的信号水平；
并检测闪存提升速率。
进一步的，所述阻抗分布方式包括：
短过孔分支和长过孔分支等阻抗分布；
长过孔分支选择低阻抗，短过孔分支选择高阻抗；
长过孔分支选择高阻抗，短过孔分支选择低阻抗。
进一步的，经扫描仿真对比得到的阻抗要求为：阻抗要求长过孔分支选择低阻抗，短过孔分支选择高阻抗。
进一步的，所述方法还包括：获取阻抗与走线线宽的映射信息。
第二方面，本发明提供一种PCB板，包括：两层软板、十层硬板以及一拖四拓扑多分支走线，所述两层软板设置在于叠层中间位置；每层软板仅供穿越软板方向的信号走线；所述一拖四拓扑多分支走线包括：一条主走线和四条从走线，所述中间层面仅供所述主走线设置在软板，所述从走线设置在非中间层面；所述四条从走线的线宽满足阻抗要求。
本发明的有益效果在于，
本发明提供的一种根据T拓扑走线阻抗平衡过孔不等长的方法，本发明通过仿真扫描获取最优化过孔不等长分支传输线补偿阻抗值，可以在不增加走线层面及PCB成本的条件下有效提升信号质量。特别是在对于SSD及内存这类产品中可以在相同布线条件下实现速率提升，可以有效提升产品竞争力。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的走线阻抗分布方式图。
图2是本发明一个实施例的走线仿真波形图。
图3是本发明现有一拖四拓扑结构示意图。
图4是本发明一个实施例中得到的一拖四拓扑结构示意图。
图5是本发明一个实施例中PCB板叠层图。
图6是本发明一个实施例中一拖四拓扑结构图。
图7是本发明一个实施例中改变阻抗后仿真波形细节图。
图8是本发明一个实施例中改变阻抗前仿真波形细节图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本申请实施例提供一种根据T拓扑走线阻抗平衡过孔不等长的方法，该方法包括：
步骤110，根据分支点划分T拓扑走线的短过孔分支和长过孔分支；
步骤120，列举短过孔分支和长过孔分支的阻抗分布方式；
步骤130，实施所述阻抗分布方式，并对分支点进行阻抗扫描仿真对比得到阻抗要求；
步骤140，根据阻抗要求改变短过孔分支和长过孔分支的走线线宽。
可选地，作为本发明一个实施例，所述方法还包括：
对分支点阻抗进行步进扫描，对比不同阻抗下波形结，获取最优化阻抗值。
可选地，作为本发明一个实施例，所述方法还包括：
通过仿真软件查看改变后的信号水平；
并检测闪存提升速率。
可选地，作为本发明一个实施例，所述阻抗分布方式包括：
短过孔分支和长过孔分支等阻抗分布；
长过孔分支选择低阻抗，短过孔分支选择高阻抗；
长过孔分支选择高阻抗，短过孔分支选择低阻抗。
可选地，作为本发明一个实施例，经扫描仿真对比得到的阻抗要求为：阻抗要求长过孔分支选择低阻抗，短过孔分支选择高阻抗。
可选地，作为本发明一个实施例，所述方法还包括：获取阻抗与走线线宽的映射信息。
实施例1
为了便于对本发明的理解，下面以本发明一种根据T拓扑走线阻抗平衡过孔不等长的方法的原理，结合实施例中对PCB板进行管理的过程，对本发明提供的一种根据T拓扑走线阻抗平衡过孔不等长的方法做进一步的描述。
具体的，所述一种根据T拓扑走线阻抗平衡过孔不等长的方法包括：
1、不平衡产生：本实施例以SSD产品设计为例,该类产品PCB通常采用软硬结合板，本案以四个Rank为例，DQ信号为一拖四拓扑。产品实际叠层设计如图5所示，走线拓扑如图3所示。由于成本因素本设计只能设计两层软板（L6&L7）和10层硬板，其中由于PCB制程因素影响软板必须位于叠层中间位置。由于空间限制一层软板仅仅供穿越软板方向的信号走线，所以对于一拖四拓扑多分支DQ走线，如图6所示，中间软板层面仅供TL1走线，TLA和TLB均必须走在PCB非中间层面,从而出现本案中描述的过孔长度不等长的现象。本例为简化说明，仅对TLB的不等长进行优化举例说明。
2、以L12层板，分支点在L3为例，过孔分支分别为L3-L1和L3-L12走线。常规设计过孔按相同属性计算长度。本方案分别对T分支点进行阻抗扫描仿真，获取最优化阻抗值平衡过孔不等长影响。
3、如图1所示，列举短过孔分支和长过孔分支的阻抗分布方式，包括：“长过孔分支选择低阻抗30ohm，短过孔分支选择高阻抗60ohm”、“长过孔分支选择高阻抗60ohm，短过孔分支选择低阻抗30ohm”和“长过孔分支和短过孔分支均选择阻抗50ohm”，对分支点阻抗进行步进扫描，对比不同阻抗下波形结，获取最优化阻抗值，如图2所示以可得出在“长过孔分支选择低阻抗30ohm，短过孔分支选择高阻抗60ohm”时，波形最平稳，即可以有效抵消由于过孔不等长造成的反射现象；
4、如图4所示，实施所述阻抗分布方式，并对分支点进行阻抗扫描仿真对比得到阻抗要求；改变TLB1&TLB2走线线宽，依据叠层分别从4 mil(50ohm，如图7所示)改成2.8mil和9.5mil以满足阻抗分别为30ohm及60ohm（如图8所示）要求，通过仿真信号在高电平回沟减小，明显改善信号，经校验闪存速率从533Mbps提升至667Mbps；本实施例有效提升信号质量，并且不需要改动走线及增加走线层面，可以有效降低PCB成本。
实施例2
本实施例提供一种PCB板，其特征在于，包括：两层软板、十层硬板以及一拖四拓扑多分支走线，所述两层软板设置在于叠层中间位置；每层软板仅供穿越软板方向的信号走线；所述一拖四拓扑多分支走线包括：一条主走线和四条从走线，所述中间层面仅供所述主走线设置在软板，所述从走线设置在非中间层面；所述四条从走线的线宽满足阻抗要求。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (4)

1.一种根据T拓扑走线阻抗平衡过孔不等长的方法，其特征在于，包括：
根据分支点划分T拓扑走线的短过孔分支和长过孔分支；
列举短过孔分支和长过孔分支的阻抗分布方式；
实施所述阻抗分布方式，并对分支点进行阻抗扫描仿真对比得到阻抗要求；
根据阻抗要求改变短过孔分支和长过孔分支的走线线宽；
所述阻抗分布方式包括：
短过孔分支和长过孔分支等阻抗分布；
长过孔分支选择低阻抗，短过孔分支选择高阻抗；
长过孔分支选择高阻抗，短过孔分支选择低阻抗；
对分支点进行阻抗扫描仿真对比得到阻抗要求，具体为：对分支点阻抗进行步进扫描，对比不同阻抗下波形结，获取最优化阻抗值。
2.根据权利要求1所述的一种根据T拓扑走线阻抗平衡过孔不等长的方法，其特征在于，所述方法还包括：
通过仿真软件查看改变后的信号水平；
并检测闪存提升速率。
3.根据权利要求1所述的一种根据T拓扑走线阻抗平衡过孔不等长的方法，其特征在于，经扫描仿真对比得到的阻抗要求为：阻抗要求长过孔分支选择低阻抗，短过孔分支选择高阻抗。
4.根据权利要求1所述的一种根据T拓扑走线阻抗平衡过孔不等长的方法，其特征在于，所述方法还包括：获取阻抗与走线线宽的映射信息。
CN202011210381.8A 2020-11-03 2020-11-03 一种根据t拓扑走线阻抗平衡过孔不等长的方法 Active CN112601341B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011210381.8A CN112601341B (zh) 2020-11-03 2020-11-03 一种根据t拓扑走线阻抗平衡过孔不等长的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011210381.8A CN112601341B (zh) 2020-11-03 2020-11-03 一种根据t拓扑走线阻抗平衡过孔不等长的方法

Publications (2)

Publication Number Publication Date
CN112601341A CN112601341A (zh) 2021-04-02
CN112601341B true CN112601341B (zh) 2022-02-18

Family

ID=75180515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011210381.8A Active CN112601341B (zh) 2020-11-03 2020-11-03 一种根据t拓扑走线阻抗平衡过孔不等长的方法

Country Status (1)

Country Link
CN (1) CN112601341B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805037A (en) * 1996-12-23 1998-09-08 Motorola Corporation Distributed transmission line structure
CN101960934A (zh) * 2008-03-28 2011-01-26 日本电气株式会社 多层印刷配线基板
CN103260348A (zh) * 2013-04-01 2013-08-21 广州兴森快捷电路科技有限公司 高速pcb板以及差分过孔阻抗控制方法
CN103442513A (zh) * 2013-05-27 2013-12-11 浪潮集团有限公司 一种实现高频线路特性阻抗连续的方法
US8910106B2 (en) * 2010-06-03 2014-12-09 Murata Manufacturing Co., Ltd. Capacitor arrangement assisting method and capacitor arrangement assisting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805037A (en) * 1996-12-23 1998-09-08 Motorola Corporation Distributed transmission line structure
CN101960934A (zh) * 2008-03-28 2011-01-26 日本电气株式会社 多层印刷配线基板
US8910106B2 (en) * 2010-06-03 2014-12-09 Murata Manufacturing Co., Ltd. Capacitor arrangement assisting method and capacitor arrangement assisting device
CN103260348A (zh) * 2013-04-01 2013-08-21 广州兴森快捷电路科技有限公司 高速pcb板以及差分过孔阻抗控制方法
CN103442513A (zh) * 2013-05-27 2013-12-11 浪潮集团有限公司 一种实现高频线路特性阻抗连续的方法

Also Published As

Publication number Publication date
CN112601341A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
US7274583B2 (en) Memory system having multi-terminated multi-drop bus
JP2004152131A (ja) メモリモジュール、メモリチップ、及びメモリシステム
US10039183B1 (en) High speed signal routing topology for better signal quality
CN109344479B (zh) 优化bga区信号线阻抗的方法、装置、设备及存储介质
CN108055760B (zh) 一种差分对等长补偿阻抗匹配方法
CN113613388B (zh) 优化过孔反焊盘走线的方法、电路板、设备和存储介质
CN109379835B (zh) 一种pcb板高速信号过孔设计方法、过孔结构和一种pcb板
TWI487434B (zh) 佈設了差分對之印刷電路板
US20070132527A1 (en) Suppression method and structure for reducing a via stub effect of a substrate
CN112601341B (zh) 一种根据t拓扑走线阻抗平衡过孔不等长的方法
CN114357932B (zh) 信号线的布线方法、装置、设备及可读存储介质
KR20080003739A (ko) 인쇄 회로 보드
JP6611555B2 (ja) プリント回路板及び電子機器
CN107734828B (zh) 一种pcb板差分信号线布线结构及布线方法
CN109815570A (zh) 一种检查差分信号过孔之间是否存在走线的方法
US7849427B2 (en) Auto-router performing simultaneous placement of signal and return paths
US7307492B2 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
US10470308B1 (en) Printed circuit board assembly and electronic device using the same
CN111818724A (zh) 一种用于静电防护器件布线的pcb板结构及信号测试设备
JP2016005155A (ja) プリント回路板及びプリント配線板
US7424634B2 (en) System and method for reducing jitter of signals coupled through adjacent signal lines
CN115587057A (zh) 一种服务器系统中高速信号等长设计方法及系统
Bernardi et al. Return Loss Optimization of 25-Gbps High-Speed Serial Link on a Multilayer PCB
CN110677990B (zh) 一种基于双面盲孔印制板工艺的存储结构
CN110110405B (zh) 一种pcb布线减小耗能芯片电源压差的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant