CN111818724A - 一种用于静电防护器件布线的pcb板结构及信号测试设备 - Google Patents
一种用于静电防护器件布线的pcb板结构及信号测试设备 Download PDFInfo
- Publication number
- CN111818724A CN111818724A CN202010944617.4A CN202010944617A CN111818724A CN 111818724 A CN111818724 A CN 111818724A CN 202010944617 A CN202010944617 A CN 202010944617A CN 111818724 A CN111818724 A CN 111818724A
- Authority
- CN
- China
- Prior art keywords
- bonding pad
- pin
- signal
- area
- hollowed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
Abstract
本发明公开了一种用于静电防护器件布线的PCB板结构及信号测试设备,通过对GND层进行多层设置,并对静电防护器件在第一GND层的正投影区域进行相应的挖空处理,使得第一挖空区域和第二挖空区域尽可能少地包含信号线在第一GND层的正投影区域,可以避免挖空传输线下的参考层从而导致传输线的阻抗偏高,同时静电防护器件的信号经过的焊盘的正下方被挖空,从而使得挖空后形成的阻抗要满足该信号线的特性阻抗要求,可以使得信号尤其是高速信号在通过PCB传输线上的阻抗更连续。
Description
技术领域
本发明属于PCB板设计领域,具体涉及一种用于静电防护器件布线的PCB板结构及信号测试设备。
背景技术
在具有电阻、电感和电容的电路里,对电路中的信号所起的阻碍作用叫做阻抗,对于PCB来说常见的阻抗术语是“特征阻抗”。电子设备操作时,驱动元件所发出的信号将通过PCB上的传输线传输到达接收元件,信号在PCB上的传输线中传输时,其特性阻抗必须与驱动元件和接收元件的阻抗相匹配,这样信号中的能量才能得到完整的传输,PCB上的传输线阻抗一旦发生突变,所传的信号就会出现反射、散失、衰减等问题,从而影响信号质量。因此,PCB板上传输线的特征阻抗处处保持一致,这样的PCB板上传输线就是高质量的。
然而在PCB上,由于不可避免的存在连接器的引脚焊盘,而这些焊盘与传输线的宽度的不一致就会引起阻抗突变,随着传输速率的越来越高,就会对信号产生不可忽略的影响。现有方案中,对于信号尤其对于高速信号来说,对与信号相邻层的GND平面层不做处理,或仅在各个PIN下方做挖空处理,因而需要增加相应的元件或选用性能更好的信号处理芯片来改善信号质量。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种用于静电防护器件布线的PCB板结构及信号测试设备,其主要解决通过PCB layout来改善因静电防护器件的焊盘与传输线不一致导致的阻抗突变引起的信号质量问题。
为实现上述目的,按照本发明的一个方面,提供了一种用于静电防护器件布线的PCB板结构, PCB板结构包括依次叠层设置的第一元件层、第一GND层、第一介质层和第二GND层,
第一元件层设置有对称设置的一对信号差分线,一对信号差分线的中部对称设置有第一引脚焊盘和第二引脚焊盘,第一元件层远离信号差分线的方向设置有与第一引脚焊盘对应的第三引脚焊盘,第一引脚焊盘和第三引脚焊盘用于焊接第一静电防护器件,第一元件层远离信号差分线的方向设置有与第二引脚焊盘对应的第四引脚焊盘,第二引脚焊盘和第四引脚焊盘用于焊接第二静电防护器件,第三引脚焊盘和第四引脚焊盘分别通过对应的过孔与第二GND层连接;
第一GND层设置有第一挖空区域和第二挖空区域,第一挖空区域包括第一引脚焊盘和第三引脚焊盘在第一GND层的正投影区域,第一挖空区域所包含的信号差分线在第一GND层的正投影区域的面积小于第一预设阈值,第二挖空区域包括第二引脚焊盘和第四引脚焊盘在第一GND层的正投影区域,第二挖空区域所包含的信号差分线在第一GND层的正投影区域的面积小于第一预设阈值。
作为本发明的进一步改进,一对信号差分线所传输的信号速率为5~20Gbps。
作为本发明的进一步改进,一对信号差分线的线宽范围为3~5mil,一对信号差分线的间距范围为6~13mil。
作为本发明的进一步改进,第一GND层的非挖空区域覆满铜箔。
作为本发明的进一步改进,第二GND层覆满铜箔。
作为本发明的进一步改进,第一引脚焊盘、第二引脚焊盘、第三引脚焊盘和第四引脚焊盘呈对称排列且位于同一直线。
作为本发明的进一步改进,第一引脚焊盘中心与第二引脚焊盘中心之间的距离大于所述一对信号差分线的线距。
作为本发明的进一步改进,第一静电防护器件和第二静电防护器件为ESD器件。
作为本发明的进一步改进,第一静电防护器件和第二静电防护器件分别与高速连接器连接。
为实现上述目的,按照本发明的另一个方面,提供了一种信号测试设备,信号测试设备包括上述的PCB板结构。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,具有以下有益效果:
本发明的一种用于静电防护器件布线的PCB板结构及信号测试设备,通过对GND层进行多层设置,并对静电防护器件在第一GND层的正投影区域进行相应的挖空处理,且挖空区域尽可能少地包含信号线在第一GND层的正投影区域,可以避免挖空传输线下的参考层从而导致传输线的阻抗偏高,同时静电防护器件的信号经过的焊盘的正下方被挖空,从而使得挖空后形成的阻抗要满足该信号线的特性阻抗要求,可以使得信号尤其是高速信号在通过PCB传输线上的阻抗更连续,即阻抗的突变大幅度减少,从而对信号尤其是5Gbps以上的高速信号改善有较大的作用,使得通过该PCB结构的信号质量在不增加其它元件或替换较好芯片的条件下就可以控制在允许范围内。
本发明的一种用于静电防护器件布线的PCB板结构及信号测试设备,通过设置第一引脚焊盘中心与第二引脚焊盘中心之间的距离大于高速信号差分线线距,从信号流向来看,传输线进入第一引脚焊盘的角度和出第一引脚焊盘的角度均为钝角,传输线进入第二引脚焊盘的角度和出第二引脚焊盘的角度均为钝角,传输线以钝角进入焊盘时,线宽相当于是渐变的,避免了直接90度进入导致的线宽突然改变,从而进一步保障了PCB传输线上的阻抗连续。
本发明的一种用于静电防护器件布线的PCB板结构及信号测试设备,其在第一GND层的非挖空区域靠近挖空区域的区域设置有一个或多个接地过孔,接地过孔与所述第二GND层连接,通过该过孔设置,可使得信号尤其是高速信号的回路路径变短,从而使进一步降低PCB传输线上的阻抗,从而进一步改善信号的质量。
附图说明
图1为本发明实施例的一种PCB板结构的示意图;
图2为本发明实施例的挖空区域的示意图;
在所有附图中,同样的附图标记表示相同的技术特征,具体为:
S-高速信号差分线线距;S1-第一引脚焊盘与第三引脚焊盘之间的边距;S2-第一引脚焊盘与第二引脚焊盘之间的边距;a-引脚焊盘的宽度;b-引脚焊盘的长度;w-高速信号差分线的线宽。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面结合具体实施方式对本发明进一步详细说明。
本发明涉及的技术术语解释如下:
ESD(Electrostatic Discharge Protection Devices),静电保护器件,亦称瞬态电压抑制二极管阵列(TVS Array),是由多个TVS晶粒或二极管采用不同的布局设计成具有特定功能的单路或多路ESD保护器件。
图1为本发明实施例的一种PCB板结构的示意图。如图1所示,该PCB板结构包括依次叠层设置的第一元件层、第一GND层、第一介质层和第二GND层,
第一元件层设置有对称设置的一对信号差分线,优选为一对高速信号差分线,高速信号差分线+表示一对高速信号差分线中的正相位信号,高速信号差分线-表示一对高速信号差分线中的负相位信号,高速信号差分线的传输信号速率优选为5~20Gbps,该信号差分线的中部对称设置有第一引脚焊盘和第二引脚焊盘,远离高速信号差分线的方向设置有与第一引脚焊盘对应的第三引脚焊盘,第一引脚焊盘和第三引脚焊盘用于焊接第一静电防护器件,远离高速信号差分线的方向设置有与第二引脚焊盘对应的第四引脚焊盘,第二引脚焊盘和第四引脚焊盘用于焊接第二静电防护器件,第三引脚焊盘和第四引脚焊盘分别通过对应的过孔与第二GND层连接,放置静电防护器件的目的一般来说是为了保护信号通路上的芯片不被静电打坏,作为一个示例,第一和第二静电防护器件可以为ESD器件,当然,也可以依据需要设置为其他静电防护器件。图2为本发明实施例的挖空区域的示意图。如图2所示,第一GND层设置有第一挖空区域和第二挖空区域,第一挖空区域包括第一引脚焊盘和第三引脚焊盘在第一GND层的正投影区域,第一挖空区域所包含的高速信号差分线在第一GND层的正投影区域的面积小于第一预设阈值,第二挖空区域包括第二引脚焊盘和第四引脚焊盘在第一GND层的正投影区域,第二挖空区域所包含的高速信号差分线在第一GND层的正投影区域的面积小于第一预设阈值,其中,该第一预设阈值的设置是为了使得挖空区域尽量不包括高速信号差分线在第一GND层的正投影区域的面积,第一预设阈值的取值可以依据传输线的线宽等影响阻抗的因素的设置进行相应的调整,调过对其的设置可以避免挖空传输线下的参考层从而导致传输线的阻抗偏高,通过上述设置可以使得传输线的下方不被挖空,同时静电防护器件的信号经过的焊盘的正下方被挖空,从而使得挖空后形成的阻抗要满足该信号线的特性阻抗要求。为克服信号传输到引脚焊盘处由于阻抗突变导致信号反射的影响,通过将相邻的参考层(第一GND层,如L2_GND1)做一个挖空处理,同时参考层下面的信号层不铺铜作为第一介质层(如L3_singal1不铺铜),让信号隔两层后参考信号层下面的第二GND层(如参考L4_GND2),使得第一引脚焊盘和第三引脚焊盘处的阻抗更加接近于传输线的阻抗,减少信号反射,同时需要避免将进入第一和第三引脚焊盘处的传输线的参考层也被挖空,引起传输线的阻抗偏大而引起信号反射。由于高速信号在传播的过程中会和相邻的地平面之间产生耦合电流,挖空处理尽可能保留传输线及其中间部分在第一GND层的正投影区域,从而可以使得传输线下方的返回电流可以直接通过传输线及其中间部分在第一GND层的正投影区域并与2处传输线下方的返回电流形成通路,同时由于挖空区域包括引脚焊盘在在第一GND层的正投影区域,使得引脚焊盘下方耦合到第二GND层的电流需要通过3处的GND VIA,使得第一GND层和第二GND层连通。
可选的,第一GND层的非挖空区域覆满铜箔,当然,对于第一GND层的结构来说,可依据需求采取覆设其他金属或者局部覆铜方式。
可选的,第二GND层覆满铜箔,当然,对于第二GND层的结构来说,可依据需求采取敷设其他金属或者局部敷铜方式。
可选的,第一引脚焊盘中心与第二引脚焊盘中心之间的距离大于高速信号差分线线距(图1中的S),该设置的目的是为了使得从信号流向来看,传输线进入第一引脚焊盘的角度和出第一引脚焊盘的角度均为钝角,传输线进入第二引脚焊盘的角度和出第二引脚焊盘的角度均为钝角,作为示例,不考虑DCR报错的影响,该钝角的取值范围为120°~150°,优选为135°。其中,走线角度进入跟焊接没有直接关系,这里走线角度优选以135度进入焊盘,并且结合第一挖空区域和第二挖空区域,一是可以避免将传输线正下方的参考层挖空掉,从而避免挖空导致的那部分的传输线阻抗偏高,二是传输线从在焊盘的尖角处以135度角进入焊盘时,线宽相当于是渐变的,避免了从焊盘边中间位置90度进入导致的线宽突然改变。由于板厂制程的原因,传输线进入焊盘时与焊盘的角度要避免锐角的出现,并且由于allegro软件的算法规定了,传输线要拉到焊盘的中心位置处,才算焊盘和传输线是连通关系,不然会有DCR报错,所以传输线进入焊盘时多为焊盘边中间90度或者尖角处135度角进入,如果不考虑DCR报错的影响,那么上述135度可以扩展为尖角处120°到150°的范围。
作为一个优选的方案,第一引脚焊盘中心与第二引脚焊盘中心的距离范围为8~40mil,以静电防护器件为ESD器件为示例,一般来说,ESD器件的摆放间距也跟SMT贴片相关,最小不能小于8mil,同时由于差分对一般是多对同时一起走线,为了节约走线空间,ESD器件的间距最大不超过40mil。
可选的,以静电防护器件为ESD器件为示例,第一引脚焊盘、第二引脚焊盘、第三引脚焊盘和第四引脚焊盘呈对称排列且位于同一直线,由于ESD是用在一对差分对上的,差分对的P和N之间讲究布线的对称性,所以ESD最好呈对称排列且在一条直线上。
可选的,高速信号差分线的线宽(图1中的w)范围为3~5mil,一对高速信号差分线的间距(图1中的S)范围为6~13mil,高速信号差分线的线宽和线距是根据传输线的厚度、介质厚度、介质的介电常数和目标阻抗共同决定的,一般来说,第一元件层到第一GND层的介质厚度一般为2到6mil,介电常数一般为3到4.5,因此,第一元件层的传输线厚度一般1.3到1.9mil,传输线的线宽一般为3到5mil,传输线的差分对间距一般6到13mil。当然上述传输线的设置仅为一个示例,其线宽及间距的设置值可以依据PCB设计的实际需求进行相应的调整。
可选的,ESD器件与高速连接器连接,该高速连接器可以连接示波器,从而实现信号的测试,当然,高速连接器也可以依据需求连接其他设备或者器件。
传输线反射系数定义为p=(Z2-Z1)/(Z2+Z1),其中,Z1为变化前的阻抗,Z2为变化后的阻抗。对于不采用挖空及仅使用一层参考地平面的现有技术方案的设计来说,传输线阻抗Z1=98.8Ohm,变化后的阻抗Z2=90.4Ohm,反射系数为0.04,对于一个入射电压为1V的信号,反射电压为40mV。采用本发明实施例的改善设计后,传输线阻抗Z1=98.9Ohm,变化后阻抗Z2=98.2Ohm,得到的反射系数为0.004,对于一个入射电压为1V的信号,反射电压为4mV。可看出改善后的设计的反射电压是现有设计的反射电压的1/10。同时通过模拟现有技术方案和本发明实施例的差分对回波损耗的曲线,可以看出本发明实施例的改善设计所产生的回波损耗明显好于现有技术方案。
一种信号测试设备,该信号测试设备包括上述的PCB板结构。该设备的实现原理、技术效果与上述PCB板结构类似,此处不再赘述。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种用于静电防护器件布线的PCB板结构,其特征在于,所述PCB板结构包括依次叠层设置的第一元件层、第一GND层、第一介质层和第二GND层,
所述第一元件层设置有对称设置的一对信号差分线,所述一对信号差分线的中部对称设置有第一引脚焊盘和第二引脚焊盘,所述第一元件层远离信号差分线的方向设置有与第一引脚焊盘对应的第三引脚焊盘,第一引脚焊盘和第三引脚焊盘用于焊接第一静电防护器件,所述第一元件层远离信号差分线的方向设置有与第二引脚焊盘对应的第四引脚焊盘,第二引脚焊盘和第四引脚焊盘用于焊接第二静电防护器件,第三引脚焊盘和第四引脚焊盘分别通过对应的过孔与第二GND层连接;
所述第一GND层设置有第一挖空区域和第二挖空区域,所述第一挖空区域包括第一引脚焊盘和第三引脚焊盘在第一GND层的正投影区域,所述第一挖空区域所包含的信号差分线在第一GND层的正投影区域的面积小于第一预设阈值,所述第二挖空区域包括第二引脚焊盘和第四引脚焊盘在第一GND层的正投影区域,所述第二挖空区域所包含的信号差分线在第一GND层的正投影区域的面积小于第一预设阈值。
2.根据权利要求1所述的一种用于静电防护器件布线的PCB板结构,其中,所述一对信号差分线所传输的信号速率为5~20Gbps。
3.根据权利要求2所述的一种用于静电防护器件布线的PCB板结构,其中,所述一对信号差分线的线宽范围为3~5mil,所述一对信号差分线的间距范围为6~13mil。
4.根据权利要求1所述的一种用于静电防护器件布线的PCB板结构,其中,所述第一GND层的非挖空区域覆满铜箔。
5.根据权利要求1所述的一种用于静电防护器件布线的PCB板结构,其中,所述第二GND层覆满铜箔。
6.根据权利要求1所述的一种用于静电防护器件布线的PCB板结构,其中,所述第一引脚焊盘、第二引脚焊盘、第三引脚焊盘和第四引脚焊盘呈对称排列且位于同一直线。
7.根据权利要求1-6中任一项所述的一种用于静电防护器件布线的PCB板结构,其中,所述第一引脚焊盘中心与第二引脚焊盘中心之间的距离大于所述一对信号差分线的线距。
8.根据权利要求7所述的一种用于静电防护器件布线的PCB板结构,其中,所述第一静电防护器件和第二静电防护器件为ESD器件。
9.根据权利要求8所述的一种用于静电防护器件布线的PCB板结构,其中,所述第一静电防护器件和第二静电防护器件分别与高速连接器连接。
10.一种信号测试设备,其特征在于,所述信号测试设备包括权利要求1-9中任一项所述的用于静电防护器件布线PCB板结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010944617.4A CN111818724A (zh) | 2020-09-10 | 2020-09-10 | 一种用于静电防护器件布线的pcb板结构及信号测试设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010944617.4A CN111818724A (zh) | 2020-09-10 | 2020-09-10 | 一种用于静电防护器件布线的pcb板结构及信号测试设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111818724A true CN111818724A (zh) | 2020-10-23 |
Family
ID=72860044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010944617.4A Pending CN111818724A (zh) | 2020-09-10 | 2020-09-10 | 一种用于静电防护器件布线的pcb板结构及信号测试设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111818724A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113939091A (zh) * | 2021-10-21 | 2022-01-14 | 苏州浪潮智能科技有限公司 | 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板 |
CN114254582A (zh) * | 2021-11-19 | 2022-03-29 | 苏州浪潮智能科技有限公司 | 差分线的布线方法、装置、电子设备及可读存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150029636A1 (en) * | 2013-07-26 | 2015-01-29 | Wintek Corporation | Connection structure of electronic device |
CN105282967A (zh) * | 2014-07-14 | 2016-01-27 | 纬创资通股份有限公司 | 印刷电路板的布线方法、印刷电路板及电子装置 |
CN105636338A (zh) * | 2015-12-29 | 2016-06-01 | 广东欧珀移动通信有限公司 | 柔性电路板走线结构及移动终端 |
CN207939832U (zh) * | 2018-03-12 | 2018-10-02 | 广州视源电子科技股份有限公司 | 一种印刷电路板和抗静电设备 |
CN211297148U (zh) * | 2020-07-15 | 2020-08-18 | 武汉精立电子技术有限公司 | 一种pcb板结构及信号测试设备 |
-
2020
- 2020-09-10 CN CN202010944617.4A patent/CN111818724A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150029636A1 (en) * | 2013-07-26 | 2015-01-29 | Wintek Corporation | Connection structure of electronic device |
CN105282967A (zh) * | 2014-07-14 | 2016-01-27 | 纬创资通股份有限公司 | 印刷电路板的布线方法、印刷电路板及电子装置 |
CN105636338A (zh) * | 2015-12-29 | 2016-06-01 | 广东欧珀移动通信有限公司 | 柔性电路板走线结构及移动终端 |
CN207939832U (zh) * | 2018-03-12 | 2018-10-02 | 广州视源电子科技股份有限公司 | 一种印刷电路板和抗静电设备 |
CN211297148U (zh) * | 2020-07-15 | 2020-08-18 | 武汉精立电子技术有限公司 | 一种pcb板结构及信号测试设备 |
Non-Patent Citations (1)
Title |
---|
张华: "《航天器电磁兼容性技术》", 31 March 2018 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113939091A (zh) * | 2021-10-21 | 2022-01-14 | 苏州浪潮智能科技有限公司 | 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板 |
CN113939091B (zh) * | 2021-10-21 | 2023-08-18 | 苏州浪潮智能科技有限公司 | 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板 |
CN114254582A (zh) * | 2021-11-19 | 2022-03-29 | 苏州浪潮智能科技有限公司 | 差分线的布线方法、装置、电子设备及可读存储介质 |
CN114254582B (zh) * | 2021-11-19 | 2024-01-30 | 苏州浪潮智能科技有限公司 | 差分线的布线方法、装置、电子设备及可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6420778B1 (en) | Differential electrical transmission line structures employing crosstalk compensation and related methods | |
US7446624B2 (en) | Transmission line and wiring forming method | |
US9653768B2 (en) | Coupling of signals on multi-layer substrates | |
US8049118B2 (en) | Printed circuit board | |
US8120927B2 (en) | Printed circuit board | |
EP2684431A1 (en) | Printed circuit board design for high speed application | |
US20090025204A1 (en) | Microstrip line dielectric overlay | |
US9560758B2 (en) | Uniform impedance circuit board | |
CN111818724A (zh) | 一种用于静电防护器件布线的pcb板结构及信号测试设备 | |
US20180359848A1 (en) | Printed circuit board for high-speed transmission | |
US9681554B2 (en) | Printed circuit board | |
JP2001015925A (ja) | プリント基板 | |
US6995629B2 (en) | Center-tap termination circuit and printed circuit board having the same | |
CN211297148U (zh) | 一种pcb板结构及信号测试设备 | |
JP5324619B2 (ja) | 信号伝送回路 | |
US11540383B2 (en) | Signal transmission circuit and printed circuit board | |
WO2021052327A1 (zh) | 一种电路板 | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
JP6441850B2 (ja) | 多層プリント配線板 | |
US10952313B1 (en) | Via impedance matching | |
JP2016207834A (ja) | 印刷配線板 | |
US20230276567A1 (en) | Multilayer circuit board having signal and power isolation circuit | |
US11419206B2 (en) | Circuit board structure for increasing isolation | |
JP2019145660A (ja) | 電気回路積層基板 | |
CN114205995A (zh) | 一种用于传输高速信号的pcb |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201023 |