JP2019145660A

JP2019145660A - 電気回路積層基板

Info

Publication number: JP2019145660A
Application number: JP2018028120A
Authority: JP
Inventors: 健治古後; Kenji Kogo; 直弘高武; Naohiro Takatake
Original assignee: Hitachi Metals Ltd
Current assignee: Proterial Ltd
Priority date: 2018-02-20
Filing date: 2018-02-20
Publication date: 2019-08-29

Abstract

【課題】課題は、パッシブな損失補償が可能な電気回路積層基板を提供することにある。【解決手段】第１、第２および第３の層を積層して構成される電気回路積層基板であって、第１の層に一対の差動信号配線が設けられ、差動信号配線の一端側には第１のパッド部が設けられ、差動信号配線の線幅よりも第１のパッド部の延在方向と直角方向の幅の方が広く、第２の層であって、かつ、第１のパッド部に対向する位置に第１の導体層が設けられ、第１のパッド部の一端は、第１の抵抗を介して差動信号配線に接続され、第１の導体層は、差動信号配線に対して電気的に接続され、第３の層はプレーン層である。【選択図】図１

Description

本発明は電気回路積層基板に関し、特にケーブルモジュール用途に好適な電気回路積層基板に関する。

高周波電気信号伝送線路の一部である誘電体や導体による損失、クロストーク、反射、ノイズは、高周波電気信号伝送に影響を与える。この影響による電気伝送信号損失のため、電気信号伝送線路の周波数帯域が狭くなるので、損失補償回路が必要となる。特に、１レーン毎の電気信号伝送速度が50Gbpsを超える場合、電気信号伝送線路途中に損失補償回路を設けても、長距離伝送が困難となる。

なお、高周波数帯域の電気伝送信号の減衰や劣化を等化する薄膜受動部品に関しては、特許文献１に記載されている。

特開２００４−３６３０８２号公報

50Gbps以上の電気信号伝送では、従来の損失補償回路では損失補償に限界がある。１レーン毎の電気信号伝送速度が最高で、50Gbps〜100Gbpsの程度になると、電気伝送線路の途中に損失補償回路を設けても、損失補償が困難となる。

アクティブな損失補償回路の増設は消費電力の増大を招く。また損失補償回路を伝送線路中に設けると、伝送線路中での電気信号の新たな反射点になるという課題が生じる。主要な損失補償は既存のアクティブな補償回路で行うと共に、さらにパッシブな損失補償を行うことが望ましい。

本発明の目的は、パッシブな損失補償が可能な電気回路積層基板を提供することにある。

上記した課題を解決するための好ましい一側面は、第１、第２および第３の層を積層して構成される電気回路積層基板であって、前記積層基板の前記第１の層に一対の差動信号配線が設けられ、前記一対の差動信号配線の一端側には一対の第１のパッド部が設けられ、前記一対の差動信号配線の線幅よりも前記一対の第１のパッド部の延在方向と直角方向の幅の方が広く、前記積層基板の前記第２の層であって、かつ、前記一対の第１のパッド部に対向する位置に一対の第１の導体層が設けられ、前記一対の第１のパッド部の一端は、それぞれ一対の第１の抵抗を介して前記一対の差動信号配線に接続され、前記一対の第１の導体層は、それぞれ前記一対の差動信号配線に対して電気的に接続され、前記積層基板の第３の層はプレーン層であることを特徴とする電気回路積層基板にある。

本発明によれば、パッシブな損失補償が可能な電気回路積層基板を提供できる。

実施例１の電気回路積層基板の構成を示す図である。図１の電気回路積層基板の断面の層構成を示す図である。電気回路積層基板の各配線層の電極パターンを示す図である。メタルケーブルの断面の一例を示す図である。損失補償回路の等価回路の一例を示す図である。実施例２の電気回路積層基板の構成を示す図である。電気回路積層基板の各配線層の電極パターンを示す図である。実施例３の電気回路積層基板の構成を示す図である。実施例４の電気回路積層基板モジュールの構成を示す図である。損失補償回路を実装したモジュールと、実装していないモジュールとを並列に並べた構成を示す図である。

本発明の実施例の一例では、既存の電気回路積層基板中の空いた領域に損失補償回路を設ける。以下に、図面を用いて、本発明の実施例を説明する。

図１は、実施例１の電気回路積層基板の構成を示す図である。メタルケーブル102の一対の差動信号配線103a, 103bの一端部は、電気回路積層基板101の一の表面に位置する第１の層104として設けられた第１のパッド部105aに固定する。

一対の第１のパッド部105aと第１のパッド部105bとの間には一対の抵抗体107、例えば、シート抵抗を設ける。一対の第１のパッド部105aと一対の抵抗体107との間、および一対の抵抗体107と第１のパッド部105bとの間は電気的に接続される。シート抵抗に代えて、チップ抵抗を用いることもできる。

一対の差動信号配線106の他端側には、第２のパッド部108が設けられている。第２のパッド部108は第１の層104の一部を構成する。

また、電気回路積層基板101の第１の層104よりも内層である第２の層110の一部であって、かつ、第１のパッド部105a、105bの下方の位置に一対の第１の導体層109が設けられる。

一対の第１の導体層109は、一対の抵抗体107に隣接する一対の第１のパッド部105bと電気的に接続される。例えば、スルーホール111を介して接続される。

一対の第１のパッド部105aと、一対の第１の導体層109と、第１の層104と第２の層110との間の第１の誘電体層112（図２参照）とにより、キャパシタを構成する。

一対の差動信号配線106の配線幅よりも一対の第１のパッド部105aのパッドの延在方向と直角方向の幅の方を広く構成する。メタルケーブル102の一端部を半田付けにて固定する都合上、第１のパッド部105aの延在方向と直角方向の幅は所定値以上が必要である。一方、一対の差動信号配線106の配線幅は、電気信号伝送線路のインピーダンス整合を考慮して決める。

なお、積層基板の他の一の表面側には第３の層113で設けられている。例えば、第３の層113はグランド層である。グランド層はプレーン層の一種である。

一対の第１のパッド部105aとグランド層との間の領域は、従来、特に用途がなかった。実施例１では、この領域を用いて第１のキャパシタを構成した点に特徴がある。

実施例１によれば、単体部品としてのキャパシタ、抵抗素子を電気回路積層基板に設けることなく、パッシブな損失補償回路を設けることが可能である。高速電気信号伝送信号の反射の原因となる不連続点を増やすことなく損失補償を行うことが可能である。

図２は、図１の電気回路積層基板101の断面の層構成を示す図である。電気回路積層基板101には、配線層を３層以上設ける。第１の層104と第２の層110の層間には第１の誘電体層112を設ける。第２の層110と第３の層113との層間には、第２の誘電体層114を設ける。

最下層となる第３の層113は、プレーン層である。例えば、プレーン層はグランド電位とする。電気回路積層基板101を搭載するためのプリント配線基板からの電磁界の影響を低減するためである。

この時、第２の誘電体層114が薄いとグランド電位である第３層113との結合が強くなり、一対の差動信号配線103a, 103bのインピーダンス低下につながる。そこで、第２の誘電体層114の厚さを第１の誘電体層112の厚さより厚くすることが好ましい。例えば、第２の誘電体層114の厚さを第１の誘電体層112の厚さの４倍とする。

さらに、第１の層104の電極と第２の層110の電極とを接続するためのスルーホール111には、貫通スルーホールは用いない方がよい。貫通スルーホールとすると、第２の誘電体層114に開放スタブができるためである。電気回路積層基板101には、スタブの生じにくいビルドアップ基板などを使用することが望ましい。

図３は、電気回路積層基板101の各配線層の電極パターンを示す図である。図３(a)は、第１層目である第１の層104の電極パターンを示す。この層には、第１のパッド部105a、105b、一対の差動信号配線106、第２のパッド部108、メタルケーブル102接続用のグランドパッド301を設ける。

図３(b)は、第２層目である第２の層110の電極パターンを示す。一対の第１の導体層109を設ける。その周囲をプレーン層、例えば、グランド層302が囲んでいる。

さらに、一対の第１の導体層109の延在方向と直角方向の幅は、第１のパッド部105aの延在方向と直角方向の幅と等しくすることが可能である。または、第１のパッド部105aの延在方向と直角方向の幅よりも広くすることが可能である。

一対の第１のパッド部105aと、一対の第１の導体層109とは対となる。例えば、一対の第１のパッド部105aに似た平面形状の一対の第１の導体層109は、第１の誘電体層112を挟んで、一対の第１のパッド部105aと重なる位置に設ける。

一対の第１の導体層109の端部側に設けたスルーホール111を介して第１の導体層109と第１のパッド部105bの一端とを電気的に接続する。

また、第１の層104の第２のパッド部108の位置に対応する第２の層110の部分およびその周辺の部分303にはグランド層302を設けないようにする。

図３(c)は、第３層目である第３の層113の電極パターンを示す。第３の層113の全面にグランド層を設ける。

さらに、電気回路積層基板101内のグランドは、スルーホール111を介して各層内のパターン間接続を行い、電位を共通化する。

上述のプリント配線基板上の複数の半導体集積回路装置(LSI)間の電気信号伝送線路の一部として、メタルケーブル102を用いる。

プリント配線基板上にインターポーザ基板を設け、インターポーザ基板上にLSIを設け、インターポーザ基板上のLSIからの差動電気信号をメタルケーブル102の一対の差動信号線403（図４参照）に接続できる。

一対の差動信号線403の出力端は、他のインターポーザ基板上に端子に接続される。端子に至った一対の差動信号を、他のLSIへ伝送する。実施例１の電気回路積層基板は、インターポーザ基板として使用できる。

図４は、メタルケーブル102の断面の一例を示す図である。一対の差動信号線403の周囲には誘電体絶縁部材402を設ける。メタルケーブル102の表面をグランド層401とする。比誘電率値の小さい誘電体絶縁部材402を用いる。

電気回路積層基板101の比誘電率（例えば、4.7〜5.0）よりも比誘電率の小さい誘電体絶縁部材402が好適である。比誘電率値は、例えば、空気の比誘電率に近いものがよい。例えば、発泡性のポリエチレン材料を用いる。比誘電率値は例えば、2.2〜2.4である誘電体絶縁部材を用いることが好ましい。

従来よりも比誘電率値の小さいメタルケーブルを各LSI間の電気信号伝送線路の一部に用いることにより、従来よりも高周波電気信号の伝送損失の低減が可能である。

図５は、損失補償回路の等価回路の一例を示す図である。回路は抵抗R1とキャパシタC1との並列回路となっている。低周波側の信号は抵抗R1で減衰され、高周波側の信号はキャパシタC1により通過する。

したがって、実施例１の損失補償回路では、メタルケーブル102での損失小さい低周波領域で損失が大きく、メタルケーブル102での伝送損失の大きい高周波部分の損失が小さくなる。

なお、第２のパッド部108は、コネクタパッドとして設計することが可能である。実施例１によれば、電気回路積層基板101と、メタルケーブル102とを組み合わせることにより、損失補償が可能である。図５の符号Z₀は入力インピーダンスおよび出力インピーダンスである。

図６は、実施例２の電気回路積層基板601の構成を示す図である。実施例２では、実施例１の図１の構成に対して、インダクタ602、第２の抵抗体603を設けた点が異なる。これもパッシブな損失補償回路の一部を構成する。他の構成は実施例１と同様である。

第１のパッド部705aに対して直列にインダクタ602が接続される。インダクタ602は配線の一部を構成する。配線幅の小さい配線を用いることでインダクタンス値を所定にする。

第１の配線604を介してインダクタ602と第２の抵抗体603とを接続する。第２の抵抗体603にはシート抵抗やチップ抵抗を用いる。

第２の抵抗体603の他端側を、第２の配線605、スルーホール701を介して接地する。

図７は、電気回路積層基板601の各配線層の電極パターンを示す図である。図７(a)は、第１層目である第１の層704の電極パターンを示す。図３(a)と図７(a)とは共通な構成を有する。

第２のパッド部705b、インダクタ602、第１の配線604（図示せず）、第２の配線605（図示せず）は一つの導体層をパターニングして作成する。

図７(b)は、第２層目である第２の層110の電極パターンを示す。電極パターンの一部は、一対の第１の導体層109である。一対の第１の導体層109の周囲をグランド層302が囲んでいる。

図7(c)は、第３層目である第３の層713の電極パターンを示す。全層がグランドパターン714となっている。

さらに、電気回路積層基板101内のグランド電位は、スルーホール701を介して各層内のパターン間接続を行うことにより、共通化する。

寄生容量低減するため、第１層の層704およびインダクタ602の下であって、第２の層110表面のグランドパターンの一部を符号702で示すように除いた構成とする。寄生容量低減のためである。

グランドパッド301と、第２の抵抗体603とを、スルーホール701を介して電気的に接続する。

実施例２によれば、電気回路積層基板の損失補償回路にインダクタを加えることにより、損失補償範囲の拡大が可能である。

図８は、実施例３の電気回路積層基板801の構成を示す図である。実施例３は、実施例２の構成の変形例である。実施例２では、第１のパッド部705a側に第１のキャパシタを設けた。それに対し、実施例３では、第２のパッド部808aの側に第２のキャパシタを設けた。

メタルケーブル102の一端部を固定するための一対の第１のパッド部805と、一対の差動信号配線106と、一対の第２のパッド部808bとを電気的に接続する。

また、電気回路積層基板801の第１の層810よりも内層である第２の層の表面上であって、かつ、第１のパッド部805a、805bの下方の位置に一対の第１の導体層809を設ける。

一対の第１の導体層809は、一対の第１の抵抗体807に隣接する一対の第１のパッド部808bに電気的に接続する。例えば、スルーホール812を介して接続する。

一対の第１のパッド部808bと、一対の第１の導体層809と、第１の層810と第２の層811との間の第１の誘電体層とにより、第２のキャパシタを構成する。さらに、インダクタ821、第１の配線831と第２の配線832の間に第２の抵抗体822を設ける。この部分の構成は実施例２と同様である。

また、一対の差動信号配線106を２つに分離し、その間にアクティブな損失補償装置としての半導体集積回路装置(LSI)を設けることも可能である。損失補償回路を有するLSIを電気回路積層基板に搭載することが可能である。

なお、インダクタ821、第２の抵抗体822を省いた構成でもよい。この構成は、実施例１の第１のキャパシタ部の構成を第２のパッド部108の側に設け、第１パッド部105aの側の第１のキャパシタ構成部を省略とした以外は、実施例１と同様である。

実施例３によれば、電気回路積層基板を用いてキャパシタを構成できる。単体部品のキャパシタを設ける必要がない。単体部品設置による電気伝送信号反射を軽減できる。

さらに、実施例１と実施例３とを組み合わせて、実施例１の第１のキャパシタ構成部と、実施例３の第２のキャパシタ構成部とを有するようにしてもよい。

さらに、この組み合わせの変形例としては、第１、第２のキャパシタ構成部の少なくともいずれか一方にインダクタ、第２の抵抗体を設ける構成がある。

図９は、実施例４の電気回路積層基板モジュールの構成を示す図である。例えば、実施例１〜３に示す電気回路積層基板をモジュール化した構成である。

モジュール32を複数並べ、多レーン用のモジュール基板１１とした。実施例１〜３の損失補償回路を実装したモジュール３２を並列に多数台並べ、複数レーンにおける損失補償機能を有する。

図１０は、損失補償回路を実装したモジュール３２と、損失補償回路を実装していないモジュール３３とを並列に同数個並べた構成を示す図である。

通常、LSI間のデータ通信は双方向通信である。同じ方向の通信のみ同一の特性にするため、例えば、損失補償回路を実装していないモジュール３３を送信側（B）、損失補償回路を実装したモジュール３２と受信側(A)というように、信号の伝送方向により統一性を持たせるように配置することが好適である。

101 電気回路積層基板
102 メタルケーブル
103a 差動信号線
103b 差動信号線
104 第１の層
105a 第１のパッド部
105b 第１のパッド部
106a,106b 一対の差動信号配線
107 抵抗体
108 第２のパッド部
109 一対の第１の導体層
110 第２の層
111 スルーホール
112 第１の誘電体層
113 第３の層
114 第２の誘電体
301 グランドパッド
401 グランド層
403 一対の差動信号線
601 電気回路積層基板
602 インダクタ
603 第１の抵抗体
604 第１の配線
605 第２の配線
611 第２の抵抗体
701 スルーホール
704 第１の層
705b 第１のパッド部
801 電気回路積層基板
721 第１のパッド部
805 一対の第１のパッド部
809 第１の導体層
810 第１の層
811 第２の層
812 スルーホール
821 インダクタ
822 一対の第２の抵抗体
831 第１の配線
832 第２の配線

Claims

第１の層、第２の層および第３の層を積層して構成される電気回路積層基板であって、
前記第１の層に一対の差動信号配線が設けられ、
前記一対の差動信号配線の一端側には一対の第１のパッド部が設けられ、
前記一対の差動信号配線の線幅よりも前記一対の第１のパッド部の延在方向と直角方向の幅の方が広く、
前記積層基板の前記第２の層であって、かつ、前記一対の第１のパッド部に対向する位置に一対の第１の導体層が設けられ、
前記一対の第１のパッド部の一端は、それぞれ一対の第１の抵抗を介して前記一対の差動信号配線に接続され、
前記一対の第１の導体層は、それぞれ前記一対の差動信号配線に電気的に接続され、
前記積層基板の第３の層はプレーン層であることを特徴とする電気回路積層基板。
前記一対の差動信号配線の他端側には一対の第２のパッド部が設けられ、
前記一対の差動信号配線の線幅よりも前記一対の第２のパッド部の延在方向と直角方向のパッド部の幅の方が広いことを特徴とする請求項１記載の電気回路積層基板。
前記第１の導体層と、前記第１のパッド部と、前記第１の導体層と前記第１のパッド部との間の誘電体とによりキャパシタを構成することを特徴とする請求項１記載の電気回路積層基板。
前記第１の抵抗と、前記キャパシタとを有して、電気信号の伝送損失補償回路を構成することを特徴とする請求項3記載の電気回路積層基板。
前記一対の第１のパッド部は、メタルケーブルの一対の差動信号配線の一端部を接続するために設けられていることを特徴とする請求項１記載の電気回路積層基板。
前記一対の差動信号配線の周囲には、比誘電率値が2.2〜2.4の誘電体絶縁部材、またはポリエチレン系材料を用いた誘電体絶縁部材が設けられていることを特徴とする請求項５記載の電気回路積層基板。
前記第１の導体層の周囲にプレーン層が設けられていることを特徴とする請求項１記載の電気回路積層基板。
前記第１の抵抗が、シート抵抗又はチップ抵抗素子であることを特徴とする請求項１記載の電気回路積層基板。
前記第３の層と前記第２の層との間隔は、前記第２の層と前記第１の層との間隔よりの大きいことを特徴とする請求項１記載の電気回路積層基板。
前記一対の第１のパッド部の他端側は、それぞれインダクタと第２の抵抗とを介して前記プレーン層に電気的に接続されていることを特徴とする請求項１記載の電気回路積層基板。
前記インダクタは、前記第１のパッド部と共に、前記第１の層をパターニングして構成されることを特徴とする請求項１０記載の電気回路積層基板。
前記一対の第２のパッド部は、それぞれ一対のインダクタと、それぞれ一対の第２の抵抗とを介して前記プレーン層に電気的に接続されていることを特徴とする請求項１記載の電気回路積層基板。
前記第２の層であって、かつ、一対の前記第２のパッド部に対向する位置に一対の第２の導体層が設けられ、
前記一対の第２の導体層は、それぞれ前記一対の差動信号配線に電気的に接続されていることを特徴とする請求項１記載の電気回路積層基板。
請求項５に記載の電気回路積層基板に前記メタルケーブルを設けたことを特徴とするケーブルモジュール。