WO2014045792A1 - 回路基板及び電子機器 - Google Patents

回路基板及び電子機器 Download PDF

Info

Publication number
WO2014045792A1
WO2014045792A1 PCT/JP2013/072406 JP2013072406W WO2014045792A1 WO 2014045792 A1 WO2014045792 A1 WO 2014045792A1 JP 2013072406 W JP2013072406 W JP 2013072406W WO 2014045792 A1 WO2014045792 A1 WO 2014045792A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
signal
line
circuit board
ground
Prior art date
Application number
PCT/JP2013/072406
Other languages
English (en)
French (fr)
Inventor
淳 堺
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2014536701A priority Critical patent/JPWO2014045792A1/ja
Publication of WO2014045792A1 publication Critical patent/WO2014045792A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/2039—Galvanic coupling between Input/Output
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Definitions

  • the present invention relates to a circuit board and an electronic device.
  • a circuit board having a transmission line is mounted on various electronic devices.
  • Patent Documents 1, 2, and 3 describe circuit boards having transmission lines, respectively. Among these, Patent Documents 1 and 2 describe a circuit board having a coplanar transmission line.
  • the management cost of the component the work man-hours and lead time for mounting the component will increase. Furthermore, since it is necessary to assign a filter to each signal wiring, the design man-hour increases. Depending on the device, dozens to hundreds of capacitors and inductors may be mounted on a single circuit board, and the increase in area, cost, design time, and manufacturing time becomes so large that it cannot be ignored.
  • An object of the present invention is to provide a circuit board and an electronic device capable of suppressing noise propagating through a signal wiring without mounting components on the circuit board.
  • the present invention has two or more wiring layers, In the two or more wiring layers, a signal wiring, a ground wiring arranged in parallel to the signal wiring, and a linear conductor are formed,
  • the signal wiring is arranged in a first wiring layer of the two or more wiring layers,
  • the linear conductor is a second wiring layer different from the first wiring layer among the two or more wiring layers so that at least a part of the linear conductor and a part of the signal wiring overlap each other vertically.
  • the circuit board is characterized in that the linear conductor is connected to the ground wiring, and at least one end of the linear conductor is an open end.
  • the present invention also includes a circuit board,
  • the circuit board is Having two or more wiring layers, In the two or more wiring layers, a signal wiring, a ground wiring arranged in parallel to the signal wiring, and a linear conductor are formed,
  • the signal wiring is arranged in a first wiring layer of the two or more wiring layers,
  • the linear conductor is a second wiring layer different from the first wiring layer among the two or more wiring layers so that at least a part of the linear conductor and a part of the signal wiring overlap each other vertically.
  • an electronic device in which the linear conductor is connected to the ground wiring, and at least one end of the linear conductor is an open end.
  • noise propagating through the signal wiring can be suppressed without mounting any component on the circuit board.
  • FIG. 1 is a schematic exploded perspective view showing a configuration of a circuit board 10 according to the first embodiment.
  • the circuit board 10 has two or more wiring layers.
  • FIG. 1 two of the two or more wiring layers, that is, the first wiring layer 11 and the second wiring layer 12 different from the first wiring layer 11 are shown.
  • the circuit board 10 may have only two wiring layers or may have three or more wiring layers.
  • a signal wiring 13, a ground wiring 14 arranged in parallel to the signal wiring 13, and a resonance line (linear conductor) 16 are formed.
  • the signal wiring 13 is arranged in the first wiring layer 11.
  • the resonance line 16 is disposed in the second wiring layer 12 so that at least a part of the resonance line 16 and a part of the signal wiring 13 overlap each other.
  • the resonance line 16 is connected to the ground wiring 14, and at least one end 161 of the resonance line 16 is an open end that is not connected to any conductor. Details will be described below.
  • the signal wiring 13 and the ground wiring 14 are formed in parallel on the first wiring layer 11 which is one wiring layer of the plurality of wiring layers of the circuit board 10, and the ground wiring 14 is It is arranged adjacent to the signal wiring 13. More specifically, the signal wiring 13 and the ground wiring 14 extend in parallel to each other.
  • a resonance line 16 is formed in the second wiring layer 12 which is one wiring layer different from the first wiring layer 11 among the plurality of wiring layers of the circuit board 10.
  • the resonance line 16 is arranged on the second wiring layer 12 so that at least a part of the resonance line 16 and a part of the signal wiring 13 overlap each other vertically (in the stacking direction of the plurality of wiring layers).
  • the resonance line 16 overlaps the signal wiring 13 in the vertical direction over the entire region in the extending direction.
  • the resonance line 16 extends in parallel with the signal wiring 13, for example. That is, the resonance line 16 extends in the same direction as the signal wiring 13.
  • the resonance line 16 is connected to the ground wiring 14 via the ground connection line 17 and the interlayer connection via 15.
  • the ground connection line 17 is disposed in the second wiring layer 12.
  • the ground connection line 17 extends in a direction orthogonal to the extending direction of the resonance line 16.
  • One end 171 of the ground connection line 17 is connected to an end 162 of the resonance line 16 opposite to the end 161.
  • the ground connection line 17 is formed integrally with the resonance line 16.
  • the interlayer connection via 15 connects the other end 172 of the ground connection line 17 and the ground wiring 14 to each other. That is, the end 162 of the resonance line 16 opposite to the open end (end 161) is connected to the ground wiring 14.
  • the resonance line 16 and the signal wiring 13 are insulated from each other.
  • the first wiring layer 11 and the second wiring layer 12 are wiring layers adjacent to each other, but if another conductor is not formed between the signal wiring 13 and the resonance line 16.
  • another wiring layer may exist between the first wiring layer 11 and the second wiring layer 12.
  • the length in the extending direction of the signal wiring 13 in a region overlapping with the signal wiring 13 in the portion from the connection portion (end 162) to the open end (end 161) with respect to the ground wiring 14. Is 1/4 of the wavelength of the noise to be suppressed.
  • the length from the end 162 to the end 161 of the resonance line 16 is 1 ⁇ 4 of the wavelength of the noise to be suppressed.
  • FIG. 2 is an equivalent circuit of the circuit board 10.
  • the transmission line is divided at the position of the end 161 of the resonance line 16 (the position indicated by the dotted line AA ′ in FIG. 1).
  • the element 21a of the equivalent circuit represents the portion on the left side of the dotted line AA ′ in the signal wiring 13 in FIG. 1
  • the element 21c represents the resonance line 16 in FIG. 1
  • the element 21b represents the dotted line A in the ground wiring 14 in FIG. -Represents the portion on the left side of A '.
  • the three elements 21a, 21b, and 21c constitute a transmission line 21.
  • elements 22a and 22b of the equivalent circuit respectively represent portions on the right side of the dotted line AA ′ in the signal wiring 13 and the ground wiring 14 in FIG.
  • the elements 22a and 22b constitute a coplanar pair line transmission line 22.
  • the resonance line 16 disposed below the signal line 13 and the ground line 14 disposed beside the signal line 13 function as reference signal lines.
  • a return current flows through the resonance line 16 and the ground wiring 14 in the direction opposite to the signal current flowing through the signal wiring 13.
  • the resonance line 16 has a larger area facing the signal line 13 than the ground line 14 and the resonance line 16 is closer to the signal line 13 than the ground line 14. That is, the wiring in each wiring layer has a larger width (dimension in the direction orthogonal to the extending direction of the wiring and in the direction perpendicular to the thickness direction) than the thickness (dimension in the wiring layer stacking direction). And, the distance between the wirings that overlap each other in the adjacent wiring layer (specifically, the distance between the signal wiring 13 and the resonance line 16) is the distance between the adjacent wirings in the same wiring layer (specifically, Specifically, it is shorter than the distance between the ground wiring 14 and the signal wiring 13.
  • the resonance line 16 mainly functions as the reference signal line, and the transmission line 21 functions as a stacked pair line having the signal wiring 13 and the resonance line 16 that overlap each other.
  • the resonance line 16 is opened at the location of the dotted line AA ′. Therefore, the location of the dotted line BB ′ where the resonance line 16 is connected to the ground wiring 14 is the input end, and the dotted line AA ′. Can be regarded as a receiving end open line.
  • the voltage V 1 at the dotted line BB ′ has an incident voltage V i , a voltage at the receiving end Vg, a resonance line length d, a phase constant in the transmission line 21 ⁇ , a complex coefficient j, When the transmission loss of the transmission line 21 is ignored, it can be expressed by the following formula (1).
  • V 1 j ⁇ V g ⁇ cos ( ⁇ ⁇ d) (1)
  • the signal does not propagate.
  • the length d of the resonance line 16 can be designed from the following formula (2), where f is the noise frequency, c is the speed of light, and ⁇ r is the relative dielectric constant of the circuit board 10.
  • the circuit board 10 can be manufactured using the same material as a general circuit board.
  • the base material of the circuit board 10 can be composed of, for example, an organic material (epoxy, polyimide, fluororesin, PPE resin, phenol resin, etc.), or an insulating material such as ceramic, glass, silicon, or composite material.
  • an organic material epoxy, polyimide, fluororesin, PPE resin, phenol resin, etc.
  • an insulating material such as ceramic, glass, silicon, or composite material.
  • conductors such as copper, silver, silver palladium, and gold can be used.
  • the pattern of the signal wiring 13, the ground wiring 14, the resonance line 16, and the ground connection line 17 can be formed by using a technique such as etching or printing.
  • FIG. 1 shows an example in which the interlayer connection via 15 is used to connect the ground wiring 14 and the ground connection line 17 and the ground connection line 17 is formed in the second wiring layer 12 like the resonance line 16.
  • the connection method between the resonance line 16 and the ground wiring 14 is not limited to this example, and a connection method such as a modification described below may be used.
  • FIG. 3 is a schematic exploded perspective view showing the configuration of the circuit board 10 according to a modification of the first embodiment.
  • the end 162 of the resonance line 16 is extended to a region without the signal wiring 13
  • the interlayer connection via 15 is formed at the end 162
  • the ground connection line 17 is formed in the first wiring layer 11. May be.
  • One end 171 of the ground connection line 17 is connected to the ground wiring 14, and the other end 172 of the ground connection line 17 is connected to the end 162 of the resonance line 16 via the interlayer connection via 15.
  • the ground connection line 17 is formed integrally with the ground wiring 14.
  • the ground connection line 17 is formed in an L shape including a portion located on an extension line of the ground wiring 14 and a portion orthogonal to the ground wiring 14 in a plan view.
  • the transmission line 21 (FIG. 2) constitutes only the portion where the signal wiring 13 and the resonance line 16 overlap each other, and the length d of the wavelength d Signal propagation is suppressed at a frequency of 1/4. Therefore, the ground connection structure (the extended portion of the resonance line 16, the interlayer connection via 15, and the ground connection line 17) does not affect the frequency at which noise is suppressed.
  • the resonance line 16 is the same as the width of the signal wiring 13 and the resonance line 16 overlaps the signal wiring 13 in the entire width direction in plan view.
  • the present embodiment is not limited to this example. If the resonance line 16 is arranged so that the electric field coupling between the signal line 13 and the resonance line 16 is stronger than the electric field coupling between the signal line 13 and the ground line 14, the resonance line 16 is made wider than the signal line 13.
  • the resonance lines 16 and the signal wirings 13 may have different widths from each other.
  • FIG. 4 is a schematic perspective view showing an application example of the circuit board 10 according to the first embodiment.
  • Integrated circuits (LSI (Large Scale Integration)) 42 to 45 are mounted on the circuit board 41.
  • a signal wiring 46 and a ground wiring 47 are formed between the integrated circuit 42 and the integrated circuit 43, and a signal wiring 48 and a ground wiring 49 are formed between the integrated circuit 44 and the integrated circuit 45.
  • a clock signal having a fundamental frequency component of 40 MHz is transmitted from the integrated circuit 42 to the integrated circuit 43, and a high-speed signal of 2 GHz is transmitted from the integrated circuit 44 to the integrated circuit 45.
  • a part of the output signal of the integrated circuit 42 is coupled to the signal wiring 48 as noise 42a.
  • the output signal of the integrated circuit 42 includes a frequency component that is a multiple of 40 MHz.
  • the 2 GHz component which is a 50th harmonic of 40 MHz, becomes a factor that degrades the signal quality of the high-speed signal from the integrated circuit 44.
  • At least a part of the layer C in the region C surrounded by the dotted line has a noise suppression structure having the same configuration as that of the circuit board 10 shown in FIG.
  • a portion in the region C in the signal wiring 46 corresponds to the signal wiring 13 in FIG. 1
  • a portion in the region C in the ground wiring 47 corresponds to the ground wiring 14 in FIG.
  • the circuit board 41 is a multilayer board having a relative dielectric constant ( ⁇ r) of 4.4 and a dielectric loss tangent (tan ⁇ ) of 0.02.
  • the thickness of the interlayer board between the uppermost layer and the second wiring layer (second wiring layer counted from the uppermost layer) is, for example, 60 ⁇ m.
  • the thickness of conductors such as signal wirings 46 and 48, ground wirings 47 and 49, resonance lines (not shown in FIG. 4; see resonance line 16 in FIG. 1), ground plane, and the like is, for example, 20 ⁇ m.
  • the widths of the signal wirings 46 and 48, the ground wirings 47 and 49, and the resonance lines are, for example, 100 ⁇ m, and the interval between the lines is, for example, 100 ⁇ m.
  • the total length of the signal wiring 46 and the ground wiring 47 is 30 mm.
  • the resonance line the length in the extending direction of the signal line 46 from the connection part between the resonance line and the ground line 47 to the open end of the part overlapping the signal line 46 in the vertical direction is 20 mm.
  • FIG. 5 shows the result of electromagnetic field analysis performed on the transmission characteristics of the signal wiring 46 using a three-dimensional electromagnetic field simulator.
  • the horizontal axis in FIG. 5 is the frequency (GHz), and the vertical axis is the S parameter representing the signal characteristics of the signal wiring 46.
  • the reflection loss S11 (solid line) indicates the ratio of the signal that is reflected from the integrated circuit 42 to the signal wiring 46 and returns to the integrated circuit 42. That is, the reflection loss S11 is expressed by using the amplitude of the signal input from the integrated circuit 42 to the signal wiring 46 as a denominator and the amplitude of the signal reflected from the signal wiring 46 and returning to the integrated circuit 42 as a numerator.
  • the insertion loss S21 (dotted line) indicates the ratio of the signal reaching the integrated circuit 43 among the signals output from the integrated circuit 42. That is, the insertion loss S21 is expressed by using the amplitude of the signal output from the integrated circuit 42 as a denominator and the amplitude of the signal input to the integrated circuit 43 as a numerator.
  • the noise coupled from the signal wiring 46 to the signal wiring 48 does not include a 2.0 GHz component, and therefore this noise does not affect the 2 GHz signal component on the signal wiring 48.
  • the integrated circuit among the harmonic components of the 40 MHz signal output from the integrated circuit 42 can be removed, and good signal transmission can be performed between the integrated circuit 44 and the integrated circuit 45.
  • the integrated circuit 43 receives the component that has passed through the filter indicated by the insertion loss S21 in FIG. 5 from the 40 MHz clock signal output from the integrated circuit. That is, the integrated circuit 43 receives a signal from which a harmonic component of an odd multiple of 2 GHz is removed from the 40 MHz clock signal, but the insertion loss S21 of 40 MHz passes through the signal wiring 46 with a loss of approximately 0 dB. As 43, a good clock signal can be received.
  • FIG. 15 is a schematic diagram showing an electronic device 150 having the circuit board 10 (or the circuit board 41) according to the first embodiment.
  • the electronic device 150 is, for example, a mobile phone, a personal computer equipped with a wireless communication function, or a portable information terminal.
  • the circuit board 10 (or the circuit board 41) is a circuit board such as a printed board of the electronic device 150, and is disposed in the housing 151 of the electronic device 150.
  • the signal line 13 overlaps with the signal line 13 rather than the electric field coupling between the signal line 13 and the ground line 14 adjacent thereto.
  • the electric field coupling with the resonance line 16 is stronger.
  • a transmission line is formed by the signal wiring 13 and the resonance line 16.
  • This transmission line can be regarded as a receiving end open line with a location where the resonance line 16 and the ground wiring 14 are connected as an input end and a location where the resonance line 16 is open as a receiving end.
  • the voltage at the input end is 0, so that signal propagation is suppressed.
  • the circuit board 10 according to the present embodiment has a structure in which the noise suppression structure is accommodated in the wiring board. Therefore, compared to the technique of inserting a filter (low-pass filter) configured by a capacitor, an inductor, or the like into the signal wiring, The mounting area can be reduced. In addition, since it is not necessary to mount an inductor or a capacitor on the substrate, it is possible to reduce component costs, component management costs, mounting man-hours and lead times, installation area, design time, and manufacturing time.
  • a filter low-pass filter
  • the noise propagating through the signal line 13 can be removed without mounting components on the substrate. Therefore, the wiring board 10 can be downsized.
  • FIG. 6 is a schematic exploded perspective view showing the configuration of the circuit board 50 according to the second embodiment.
  • the interlayer connection via 15 is connected to a portion between the both ends of the ground wiring 14 (hereinafter, a middle portion). That is, the portion between both ends of the resonance line 16 is connected to the ground wiring 14.
  • FIG. 7 is an equivalent circuit of the circuit board 50.
  • each of the signal wiring 13 and the ground wiring 14 has elements 23a and 23b that are regions on the left side of the dotted line BB ′. ing. That is, in the equivalent circuit of FIG. 7, the transmission line 23 constituted by the elements 23a and 23b is connected to the transmission line 21 at the position of the dotted line BB ′.
  • the band can be removed. That is, according to the second embodiment, the same effect as the first embodiment can be obtained.
  • the interlayer connection via 15 is connected to the middle portion of the ground wiring 14, the resonance line 16 and the ground connection line in the circuit board 50 are compared with the first embodiment.
  • the degree of freedom of the positions of 17 and the interlayer connection via 15 increases.
  • FIG. 8 is a schematic exploded perspective view showing a configuration of a circuit board 60 according to a modification of the second embodiment.
  • the circuit board 60 shown in FIG. 8 is different from the circuit board 50 shown in FIG. 6 in that it has a plurality of resonance lines.
  • two resonance lines 16 and 19 are provided on the circuit board 60.
  • the resonance line 16 and the resonance line 19 are arranged in the second wiring layer 12.
  • the resonance line 16 and the resonance line 19 are arranged apart from each other in the longitudinal direction of the signal wiring 13.
  • the resonance line 19 is connected via the ground connection line 17 and the interlayer connection via 18 in the same manner as the resonance line 16 is connected to the ground wiring 14 via the ground connection line 17 and the interlayer connection via 15. It is connected to the ground wiring 14.
  • each resonance line (for example, two resonance lines 16 and 19) independently exhibits a noise suppression effect, and frequency components of odd multiples of frequencies at which the lengths d1 and d2 are 1 ⁇ 4 of the wavelength. Can be band-removed.
  • d1 and d2 can be selected independently, two frequencies for suppressing signal propagation can be arbitrarily selected. Therefore, the noise components in the two bands can be removed by setting the length d1 of the resonance line 16 and the length d2 of the resonance line 19 to be different from each other.
  • FIG. 9 is a schematic exploded perspective view showing the configuration of the circuit board 70 according to the third embodiment.
  • ground wirings 14a and 14b are arranged on both sides of the signal wiring 13 in the first wiring layer 11, and the signal wiring 13 and the ground wiring 14a on both sides thereof are arranged.
  • 14b constitute a coplanar line.
  • the resonance line 16 is arranged on the second wiring layer 12 so as to overlap the signal wiring 13, and the resonance line 16 is connected to the two ground connection lines 17 at the end 162.
  • One ground connection line 17 is connected to one ground wiring 14a via an interlayer connection via 15a, and the other ground connection line 17 is connected to the other ground wiring 14b via an interlayer connection via 15b. Yes.
  • circuit board 70 according to the third embodiment can be explained by the equivalent circuit shown in FIG. 2 as in the first embodiment.
  • the element 21b in FIG. 2 represents the region on the left side of the line AA ′ of both the ground wirings 14a and 14b, and the element 22b is more than the line AA ′ of both the ground wirings 14a and 14b. It represents the area on the right side.
  • the resonance line 16 is formed so as to overlap the signal wiring 13, so that the ground wirings 14 a and 14 b and the signal wiring 13 are not connected.
  • the first embodiment is an example in which the present invention is applied to a structure in which one ground wiring 14 runs parallel to the signal wiring 13, whereas the third embodiment does not apply to the signal wiring 13.
  • This is an example in which the present invention is applied to a structure in which two ground wirings 14a and 14b run side by side.
  • FIG. 10 is a schematic exploded perspective view showing the configuration of the circuit board 80 according to the fourth embodiment.
  • the ground connection line 17 is connected to a portion between the both ends (the end 161 and the end 162) of the resonance line 16 (hereinafter referred to as a midway portion).
  • the open end is not connected to a conductor.
  • FIG. 11 is an equivalent circuit of the circuit board 80.
  • FIG. 10 the right end of the region where the signal wiring 13 and the resonance line 16 overlap is separated by a dotted line AA ′, and the left end of the region where the signal wiring 13 and the resonance line 16 overlap is separated by a dotted line DD ′.
  • a portion where the ground connection line 17 and the resonance line 16 are connected is separated by a dotted line BB ′.
  • an element 23a represents an area on the left side of the dotted line DD ′ in the signal wiring 13
  • an element 24a represents an area between the dotted line DD ′ and the dotted line BB ′ in the signal wiring 13.
  • the element 21a represents a region between the dotted line BB ′ and the dotted line AA ′ in the signal wiring 13, and the element 22a represents a region on the right side of the dotted line AA ′ in the signal wiring 13.
  • the element 23b represents a region on the left side of the dotted line DD ′ in the ground wiring 14, the element 24b represents a region between the dotted line DD ′ and the dotted line BB ′ in the ground wiring 14, and the element 21b.
  • the element 24c represents a region between the dotted line DD 'and the dotted line BB' in the resonance line 16, and the element 21c is provided between the dotted line BB 'and the dotted line AA' in the resonance line 16. Represents an area.
  • the elements 23a and 23b constitute the transmission line 23
  • the elements 24a, 24b and 24c constitute the transmission line 24
  • the elements 21a, 21b and 21c constitute the transmission line 21, and the elements 22a and 22b transmit.
  • the track 22 is configured.
  • d3 is an extending direction of the signal wiring 13 in a region overlapping with the signal wiring 13 in the resonance line 16 from the connection portion to the ground wiring 14 to one open end (end 162).
  • the length of D4 is a part of the resonance line 16 extending from the connecting part to the ground line 14 to the other open end (end 161) in the extending direction of the signal line 13 in a region overlapping with the signal line 13 in the vertical direction.
  • d3 and d4 can be selected independently, two frequencies for suppressing signal propagation can be arbitrarily selected. That is, by setting d3 and d4 to different lengths, it is possible to remove noise components in two bands. In this way, by connecting the ground connection line 17 to the middle portion of the resonance line 16 and opening both ends of the resonance line 16, signals of odd frequency components of two different frequencies are used as the basic frequencies. Can be removed.
  • FIG. 12 is a schematic exploded perspective view showing the configuration of the circuit board 90 according to the fifth embodiment.
  • the circuit board 90 is formed with a plurality of signal wirings and a plurality of resonance lines.
  • the first wiring layer 11 includes a ground wiring 14 and a plurality of (for example, seven) signal wirings 13a, 13b, 13c, 13d, 13e, 13f, and 13g. It is formed to be in parallel.
  • a plurality of resonance lines 16a, 16b, 16c, 16d, 16e, 16f, and 16g are formed in parallel with each other.
  • each of the signal wirings 13a to 13g and each of the resonance lines 16a to 16g extend in the same direction (parallel to each other).
  • the individual resonance lines 16a to 16g correspond to the individual signal wirings 13a to 13g.
  • the signal wirings 13a to 13g and the resonance lines 16a to 16g have a one-to-one correspondence.
  • the resonance lines 16a to 16g and the signal wirings 13a to 13g corresponding to each other are arranged so that a part of each other overlaps each other.
  • the resonance lines 16a to 16g are connected to the ground connection line 17 at one end thereof.
  • the ground connection line 17 is connected to the ground wiring 14 through the interlayer connection via 15.
  • the equivalent circuits and functions of the signal wirings 13a to 13g are the same as those of the first embodiment, and the frequency component signal of which the length of each of the resonance lines 16a to 16g is ⁇ / 4. Propagation is suppressed.
  • the present invention can be applied to a signal transmission system in which a plurality of signal wirings 13a to 13g are formed in parallel. Note that the lengths of the resonance lines 16a to 16g can be set independently, and can be designed to suppress the propagation of signals having different frequency components.
  • FIG. 13 is a schematic exploded perspective view showing the configuration of the circuit board 100 according to the sixth embodiment. As will be described below, the circuit board 100 according to the present embodiment has differential signal wiring.
  • the signal wiring 33a and the signal wiring 33b are formed in parallel to each other on the first wiring layer 11 of the circuit board 100.
  • These signal wiring 33a and signal wiring 33b constitute a differential pair (differential signal wiring). That is, the circuit board 100 has a first signal wiring (signal wiring 33a) and a second signal wiring (signal wiring 33b), and the first signal wiring and the second signal wiring are adjacent to each other. Thus, they are arranged in parallel to constitute a differential signal wiring.
  • a ground wiring 34a and a ground wiring 34b are formed in parallel with the signal wiring 33a and the signal wiring 33b. These signal wirings 33a and 33b and ground wirings 34a and 34b constitute a coplanar differential line.
  • Signals having the same amplitude and opposite phases are propagated to the signal wiring 33a and the signal wiring 33b.
  • the difference between these signals is processed as a differential signal.
  • a resonance line 36a and a resonance line 36b are formed in the second wiring layer 12 of the circuit board 100.
  • the resonance line 36a is disposed at a position overlapping with the signal wiring 33a in the vertical direction
  • the resonance line 36b is disposed at a position overlapping with the signal wiring 33b in the vertical direction.
  • the resonance line 36a and the resonance line 36b are connected to the ground connection line 17 at one end thereof.
  • the ground connection line 17 is connected to the ground wiring 34a through the interlayer connection via 35a, and is connected to the ground wiring 34b through the interlayer connection via 35b.
  • the length d of the resonance line 36a and the length d of the resonance line 36b are equal to each other.
  • the odd number of the frequency at which the length d of the resonance lines 36a and 36b is 1/4 of the wavelength. Propagation of double frequency components is suppressed. Therefore, the signal component of the frequency is also removed from the differential signal which is the difference between the signals propagating on the signal wirings 33a and 33b. Since the resonance lines 36a and 36b affect only the signals on the overlapping signal wirings 33a and 33b, respectively, and do not affect each other, they are effective for both the common mode component and the differential mode component of the signal. Thus, by forming the resonance lines 36a and 36b so as to overlap with the signal lines 33a and 33b constituting the differential signal lines, it is possible to suppress noise propagating on the differential signal lines.
  • FIG. 14 is a schematic exploded perspective view showing the configuration of the circuit board 110 according to the seventh embodiment.
  • the circuit board 110 according to the present embodiment has signal wirings 33a and 33b that constitute differential signal wirings, as in the sixth embodiment. Furthermore, ground wirings 34a and 34b are formed on both sides of the differential wiring signal, as in the sixth embodiment. Therefore, the circuit board 110 according to the present embodiment has a coplanar differential line as in the sixth embodiment.
  • the resonance line 36 formed in the second wiring layer 12 is different from the sixth embodiment in that it is arranged so as to overlap both the signal wirings 33a and 33b. That is, in the sixth embodiment, separate resonance lines 36a and 36b are arranged for the two signal wirings 33a and 33b, respectively, whereas in this embodiment, the common resonance line 36 is arranged. That is, the plurality of signal wirings 33a and 33b are formed in the same wiring layer (the first wiring layer 11), and the resonance line 36 overlaps with the plurality of signal wirings 33a and 33b in the vertical direction.
  • a transmission line through which a high-speed signal propagates is composed of a pair of a signal wiring through which a signal flows and a reference wiring through which a return current flows.
  • the potential on the signal wiring and the potential on the reference wiring are opposite to each other.
  • a signal of a common mode component that is, when a signal having the same phase flows through the two signal wirings of the differential pair, a reverse sign potential is generated on the resonance line, and a return current flows on the resonance line.
  • the resonance line 36 is connected to both signal wirings 33a and 33b as in the present embodiment. Since the potential of the resonance line 36 becomes 0 V, which is an intermediate value, the return current flows not on the resonance line 36 but on the signal wirings 33a and 33b. Therefore, for the differential mode signal, the resonance line 36 is merely a conductor having an intermediate potential, which is the same as if it does not exist, and thus does not suppress signal propagation.
  • the resonance line 36 functions as a common mode band elimination filter that removes only the common mode component and passes the differential mode component.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

　回路基板（１０）は、２層以上の配線層（例えば、第一配線層（１１）及び第二配線層（１２））を有している。これら２層以上の配線層には、信号配線（１３）と、信号配線（１３）に対して並列に配置されたグランド配線（１４）と、共振線（線状導体）（１６）と、が形成されている。信号配線（１３）は、第一配線層（１１）に配置されている。共振線（１６）は、共振線（１６）の少なくとも一部分と信号配線（１３）の一部分とが互いに上下に重なるように、第二配線層（１２）に配置されている。共振線（１６）がグランド配線（１４）に対して接続され、かつ共振線（１６）の少なくとも一つの端（１６１）は開放端となっている。

Description

回路基板及び電子機器
　本発明は、回路基板及び電子機器に関する。
　各種の電子機器には、伝送線路を有する回路基板が搭載される。
　特許文献１、２及び３には、伝送線路を有する回路基板について、それぞれ記載されている。このうち特許文献１、２には、コプレーナ型の伝送線路を有する回路基板について記載されている。
　回路基板上に集積回路等の半導体素子が多数実装される電子機器において、各部品から生じる電磁ノイズ（電磁波）が他の部品に影響を及ぼし、誤動作を生じさせるという問題がある。このような事象の一つに、ノイズが信号配線に重畳する現象がある。
　ノイズが信号配線に重畳してしまうことを抑制する手法としては、コンデンサやインダクタなどにより構成したフィルタ（ローパスフィルタ）を信号配線に挿入する手法がある。
特開平１１－５４９４３号公報 特開２００４－１４０６０８号公報 特開２００９－２５２８１６号公報
　しかしながら、コンデンサやインダクタなどの部品により構成したフィルタ（ローパスフィルタ）を信号配線に挿入する手法では、回路基板上に部品を実装するための領域が必要となるため、回路基板の大型化を招く。
　また、部品のコストに加えて、部品の管理コスト、部品の実装にかかる作業工数やリードタイムが増加してしまう。さらに、個々の信号配線に対してフィルタを割り当てていかなければならないので、設計工数が増大してしまう。装置によっては一つの回路基板にコンデンサ、インダクタを数十～数百個も実装することもあるため、これらの面積、コスト、設計時間、製造時間の増大は無視できないほど大きくなる。
　本発明の目的は、信号配線を伝搬するノイズを、回路基板上に部品を実装することなく抑制することが可能な回路基板及び電子機器を提供することにある。
　本発明は、２層以上の配線層を有し、
　前記２層以上の配線層には、信号配線と、前記信号配線に対して並列に配置されたグランド配線と、線状導体と、が形成され、
　前記信号配線は、前記２層以上の配線層のうちの第一配線層に配置され、
　前記線状導体は、前記線状導体の少なくとも一部分と前記信号配線の一部分とが互いに上下に重なるように、前記２層以上の配線層のうち前記第一配線層とは異なる第二配線層に配置され、
　前記線状導体が前記グランド配線に対して接続され、かつ前記線状導体の少なくとも一つの端は開放端となっていることを特徴とする回路基板を提供する。
　また、本発明は、回路基板を有し、
　前記回路基板は、
　２層以上の配線層を有し、
　前記２層以上の配線層には、信号配線と、前記信号配線に対して並列に配置されたグランド配線と、線状導体と、が形成され、
　前記信号配線は、前記２層以上の配線層のうちの第一配線層に配置され、
　前記線状導体は、前記線状導体の少なくとも一部分と前記信号配線の一部分とが互いに上下に重なるように、前記２層以上の配線層のうち前記第一配線層とは異なる第二配線層に配置され、
　前記線状導体が前記グランド配線に対して接続され、かつ前記線状導体の少なくとも一つの端は開放端となっていることを特徴とする電子機器を提供する。
　本発明によれば、信号配線を伝搬するノイズを、回路基板上に部品を実装することなく抑制することができる。
　上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
第一の実施形態に係る回路基板のノイズ抑制構造を示す模式的な分解斜視図である。 第一の実施形態に係る回路基板のノイズ抑制構造の等価回路である。 第一の実施形態の変形例に係る回路基板のノイズ抑制構造を示す模式的な分解斜視図である。 第一の実施形態に係る回路基板の例を示す模式的な斜視図である。 信号配線の伝送特性について、３次元電磁界シミュレータにより電磁界解析を行った結果を示す図である。 第二の実施形態に係る回路基板のノイズ抑制構造を示す模式的な分解斜視図である。 第二の実施形態に係る回路基板のノイズ抑制構造の等価回路である。 第二の実施形態の変形例に係る回路基板のノイズ抑制構造を示す模式的な分解斜視図である。 第三の実施形態に係る回路基板のノイズ抑制構造を示す模式的な分解斜視図である。 第四の実施形態に係る回路基板のノイズ抑制構造を示す模式的な分解斜視図である。 第四の実施形態に係る回路基板のノイズ抑制構造の等価回路である。 第五の実施形態に係る回路基板のノイズ抑制構造を示す模式的な分解斜視図である。 第六の実施形態に係る回路基板のノイズ抑制構造を示す模式的な分解斜視図である。 第七の実施形態に係る回路基板のノイズ抑制構造を示す模式的な分解斜視図である。 第一の実施形態に係る回路基板を有する電子機器の模式図である。
　以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
　［第一の実施形態］
　図１は第一の実施形態に係る回路基板１０の構成を示す模式的な分解斜視図である。
　本実施形態に係る回路基板１０は、２層以上の配線層を有している。図１では、これら２層以上の配線層のうちの２つの配線層、すなわち第一配線層１１と、第一配線層１１とは異なる第二配線層１２と、を示している。なお、回路基板１０は、２層のみの配線層を有していても良いし、３層以上の配線層を有していても良い。これら２層以上の配線層には、信号配線１３と、信号配線１３に対して並列に配置されたグランド配線１４と、共振線（線状導体）１６と、が形成されている。信号配線１３は、第一配線層１１に配置されている。共振線１６は、共振線１６の少なくとも一部分と信号配線１３の一部分とが互いに上下に重なるように、第二配線層１２に配置されている。共振線１６がグランド配線１４に対して接続され、かつ共振線１６の少なくとも一つの端１６１はどの導体とも接続されていない開放端となっている。以下、詳細に説明する。
　本実施形態の場合、回路基板１０の複数の配線層のうちの一つの配線層である第一配線層１１に信号配線１３とグランド配線１４が並列に形成されており、且つ、グランド配線１４は信号配線１３に対して隣接して配置されている。より具体的には、信号配線１３とグランド配線１４とは、互いに平行に延在している。
　また、回路基板１０の複数の配線層のうちの第一配線層１１とは異なる一つの配線層である第二配線層１２には、共振線１６が形成されている。共振線１６は、共振線１６の少なくとも一部分と信号配線１３の一部分とが互いに上下に（複数の配線層の積層方向に）重なるように、第二配線層１２に配置されている。本実施形態の場合、例えば、共振線１６は、その延伸方向の全域に亘って、信号配線１３と上下に重なっている。
　共振線１６は、例えば、信号配線１３に対して平行に延在している。すなわち、共振線１６は、信号配線１３と同じ方向に延在している。
　本実施形態の場合、共振線１６は、グランド接続線１７と層間接続ビア１５とを介して、グランド配線１４に対して接続されている。
　グランド接続線１７は、第二配線層１２に配置されている。グランド接続線１７は、例えば、共振線１６の延在方向に対して直交する方向に延在している。グランド接続線１７の一端１７１は、共振線１６における端１６１とは反対側の端１６２に接続されている。グランド接続線１７は、共振線１６と一体形成されている。層間接続ビア１５は、グランド接続線１７の他端１７２とグランド配線１４とを相互に接続している。
　すなわち、共振線１６の開放端（端１６１）に対する反対側の端１６２が、グランド配線１４に対して接続されている。
　共振線１６と信号配線１３とは相互に絶縁されている。
　なお、本実施形態においては、第一配線層１１と第二配線層１２とは互いに隣接する配線層であるが、信号配線１３と共振線１６との間に別の導体が形成されていないならば、第一配線層１１と第二配線層１２との間に別の配線層が存在してもよい。
　尚、共振線１６において、グランド配線１４に対する接続部（端１６２）から開放端（端１６１）までの部分のうち、信号配線１３と上下に重なっている領域の、信号配線１３の延伸方向における長さが、抑制対象のノイズの波長の１／４である。本実施形態の場合、共振線１６の端１６２から端１６１までの長さが、抑制対象のノイズの波長の１／４である。
　次に、図１に示す回路基板１０の機能について、図２を参照して説明する。図２は回路基板１０の等価回路である。
　図２の等価回路においては、共振線１６の端１６１の位置（図１の点線Ａ－Ａ'で示す位置）において伝送線路を分割して示している。
　等価回路の要素２１ａは図１の信号配線１３における点線Ａ－Ａ'よりも左側の部分を表し、要素２１ｃは図１の共振線１６を表し、要素２１ｂは図１のグランド配線１４における点線Ａ－Ａ'よりも左側の部分を表している。この３つの要素２１ａ、２１ｂ、２１ｃにより伝送線路２１が構成されている。
　同様に、等価回路の要素２２ａ、２２ｂはそれぞれ図１の信号配線１３、グランド配線１４における点線Ａ－Ａ'よりも右側の部分を表している。要素２２ａと２２ｂとでコプレーナ型ペア線路型の伝送線路２２を構成している。
　伝送線路２１においては、信号配線１３の下に配置された共振線１６と、信号配線１３の横に配置されたグランド配線１４とがリファレンス信号線として機能する。共振線１６及びグランド配線１４には、信号配線１３に流れる信号電流とは逆向きにリターン電流が流れる。
　ここで、グランド配線１４よりも共振線１６の方が信号配線１３との対向面積が大きくかつグランド配線１４よりも共振線１６の方が信号配線１３に対してより近接しているものとする。すなわち、各配線層における配線は、厚み（配線層の積層方向における寸法）よりも幅（配線の延在方向に対して直交する方向、且つ、厚み方向に対する直交方向における寸法）の方が大きいものとする。また、隣接する配線層において互いに上下に重なっている配線間の距離（具体的には、信号配線１３と共振線１６との距離）は、同一の配線層において互いに隣接する配線間の距離（具体的には、グランド配線１４と信号配線１３との距離）よりも短いものとする。
　このため、グランド配線１４と信号配線１３との電界の結合よりも、共振線１６と信号配線１３との電界の結合の方が強くなる。よって、リターン電流の大部分は共振線１６に流れる。そのため、リファレンス信号線として主に機能するのは共振線１６となり、伝送線路２１は互いに重なり合う信号配線１３と共振線１６とを有するスタックトペアラインとして機能する。
　伝送線路２１は共振線１６が点線Ａ－Ａ'の箇所で開放されているので、共振線１６がグランド配線１４と接続されている点線Ｂ－Ｂ'の箇所を入力端、点線Ａ－Ａ'の箇所を受端とする、受端開放線路とみなすことができる。点線Ｂ－Ｂ'の箇所における電圧Ｖ１は、入射電圧をＶｉ、受端での電圧をＶｇ、共振線の長さをｄ、伝送線路２１における位相定数をβ、複素数係数をｊとし、伝送線路２１の伝送損失を無視すると、下記数式（１）で表すことができる。
　　Ｖ１＝ｊ・Ｖｇ・ｃｏｓ（β・ｄ）　　・・・　　数式（１）
　上記数式（１）から分かるように、ｄ＝λ／４となる周波数の奇数倍の周波数においてはＶ１＝０となり、信号が伝搬しなくなる。このようにして、本実施形態の回路基板１０においては、コプレーナ線路を伝搬してきた信号のうちｄ＝λ／４となる周波数の奇数倍の周波数の信号を帯域除去することができる。
　共振線１６の長さｄは、ノイズの周波数をｆ、光速をｃ、回路基板１０の比誘電率をεｒとすると、下記数式（２）から設計することができる。
Figure JPOXMLDOC01-appb-M000001
　次に、回路基板１０の製造方法について述べる。この回路基板１０は、一般的な回路基板と同様の材料を用いて作製することができる。回路基板１０の基材は、例えば、有機材料（エポキシ、ポリイミド、フッ素樹脂、ＰＰＥ樹脂、フェノール樹脂等）や、セラミック、ガラス、シリコン、コンポジット材などの絶縁材料により構成することができる。信号配線１３、グランド配線１４、共振線１６及びグランド接続線１７の材料としては、銅、銀、銀パラジウム、金等の導体を用いることができる。これら信号配線１３、グランド配線１４、共振線１６及びグランド接続線１７のパターンの形成は、エッチングや印刷等の技術を用いて行うことができる。
　なお、図１においては、グランド配線１４とグランド接続線１７との接続に層間接続ビア１５を用い、グランド接続線１７が共振線１６と同じく第二配線層１２に形成されている例を示した。ただし、共振線１６とグランド配線１４との接続方法はこの例に限るものではなく、以下に説明する変形例のような接続方法を用いても良い。
　図３は第一の実施形態の変形例に係る回路基板１０の構成を示す模式的な分解斜視図である。
　図３に示すように、共振線１６の端１６２を信号配線１３の無い領域にまで延長し、その端１６２に層間接続ビア１５を形成し、グランド接続線１７を第一配線層１１に形成しても良い。グランド接続線１７の一端１７１がグランド配線１４に接続され、グランド接続線１７の他端１７２には層間接続ビア１５を介して共振線１６の端１６２が接続されている。グランド接続線１７は、グランド配線１４と一体形成されている。なお、グランド接続線１７は、例えば、平面視において、グランド配線１４の延長線上に位置する部分と、グランド配線１４に対して直交する部分と、からなるＬ字状に形成されている。
　図３のように共振線１６が延長されていても、伝送線路２１（図２）を構成するのは信号配線１３と共振線１６とが互いに重なる部分だけであり、その長さｄが波長の１／４となる周波数で信号の伝搬が抑制される。従って、グランドの接続構造（共振線１６における延長部分、層間接続ビア１５及びグランド接続線１７）はノイズを抑制する周波数には影響しない。
　なお、図１及び図３では、共振線１６の幅が信号配線１３の幅と同じであり、且つ、平面視において共振線１６がその幅方向全域において信号配線１３と重なる例を示しているが、本実施形態は、この例に限らない。信号配線１３と共振線１６との電界結合が信号配線１３とグランド配線１４との電界結合よりも強くなるように共振線１６が配置されていれば、共振線１６を信号配線１３に対して幅方向にずらして互いに幅方向における一部分ずつが重なっていても良いし、共振線１６と信号配線１３とが互いに異なる幅となっていても良い。
　［第一の実施形態に係る回路基板の適用例］
　図４は第一の実施形態に係る回路基板１０の適用例を示す模式的な斜視図である。
　回路基板４１上には集積回路（ＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ））４２～４５が実装されている。集積回路４２と集積回路４３との間に信号配線４６とグランド配線４７とが形成され、集積回路４４と集積回路４５との間に信号配線４８とグランド配線４９とが形成されている。集積回路４２から集積回路４３には基本周波数成分が４０ＭＨｚのクロック信号が伝送され、集積回路４４から集積回路４５には２ＧＨｚの高速信号が伝送されている。
　集積回路４２の出力信号の一部が信号配線４８にノイズ４２ａとして結合している。集積回路４２の出力信号には４０ＭＨｚの倍数の周波数成分も含まれている。ノイズ４２ａに含まれる成分のうち、特に、４０ＭＨｚの５０倍高調波となる２ＧＨｚの成分が、集積回路４４からの高速信号の信号品質を劣化させる要因となる。
　回路基板４１において、点線で囲まれた領域Ｃの少なくとも一部の層は、図１に示す回路基板１０と同様の構成のノイズ抑制構造からなる。信号配線４６における領域Ｃ内の部分が図１の信号配線１３に相当し、グランド配線４７における領域Ｃ内の部分が図１のグランド配線１４に相当する。
　回路基板４１は比誘電率（εｒ）が４．４、誘電正接（ｔａｎδ）が０．０２の多層基板である。回路基板４１において、最上層と第二配線層（最上層から数えて２番目の配線層）との間の層間基板厚みは、例えば６０μｍである。回路基板４１において、信号配線４６、４８、グランド配線４７、４９、共振線（図４では不図示：図１の共振線１６参照）、グランドプレーン等の導体の厚みは、例えば２０μｍである。回路基板４１において、信号配線４６、４８、グランド配線４７、４９、共振線の幅は、例えば１００μｍであり、それぞれの線どうしの間隔は、例えば１００μｍである。また、信号配線４６及びグランド配線４７の全長は３０ｍｍである。また、共振線において、信号配線４６と上下に重なっている部分のうち、当該共振線とグランド配線４７との接続部から開放端までの、信号配線４６の延伸方向における長さが２０ｍｍである。
　信号配線４６の伝送特性について、３次元電磁界シミュレータにより電磁界解析を行った結果を図５に示す。図５の横軸は周波数（ＧＨｚ）であり、縦軸は信号配線４６の信号特性を表すＳパラメータである。
　反射損失Ｓ１１（実線）は、集積回路４２から信号配線４６に入力された信号のうち反射して集積回路４２に戻ってくる信号の割合を示す。すなわち、反射損失Ｓ１１は、集積回路４２から信号配線４６に入力された信号の振幅を分母とし、信号配線４６から反射して集積回路４２に戻ってくる信号の振幅を分子として表される。
　挿入損失Ｓ２１（点線）は、集積回路４２から出力された信号のうち、集積回路４３に到達する信号の割合を示す。すなわち、挿入損失Ｓ２１は、集積回路４２から出力された信号の振幅を分母とし、集積回路４３に入力された信号の振幅を分子として表される。
　２．０ＧＨｚの共振周波数では挿入損失Ｓ２１が著しく小さくなり、反射損失Ｓ１１が大きくなるため、信号のこの周波数成分は集積回路４２から信号配線４６には入射されない。従って、信号配線４６から信号配線４８に結合するノイズには２．０ＧＨｚの成分が含まれないため、このノイズは信号配線４８上の２ＧＨｚの信号成分には影響を与えない。このように、図１又は図３に示す回路基板１０と同様の構造を図４におけるＣの領域に形成したことにより、集積回路４２から出力された４０ＭＨｚの信号の高調波成分のうち、集積回路４４の出力信号に影響を与える成分のノイズを取り除くことができ、集積回路４４と集積回路４５との間で良好な信号伝送を行うことができる。
　集積回路４３では集積回路４２から出力された４０ＭＨｚのクロック信号のうち図５の挿入損失Ｓ２１で示されるフィルタを通過した成分を受信する。すなわち、集積回路４３は、４０ＭＨｚのクロック信号のうち２ＧＨｚの奇数倍の高調波成分が除去された信号を受信するが、挿入損失Ｓ２１の４０ＭＨｚはほぼ損失０ｄＢで信号配線４６を通過するので集積回路４３としては良好なクロック信号を受信することができる。
　図１５は第一の実施形態に係る回路基板１０（又は回路基板４１）を有する電子機器１５０を示す模式図である。電子機器１５０は、例えば、携帯電話機や、無線通信機能を搭載したパーソナルコンピュータ又は携帯情報端末などである。回路基板１０（又は回路基板４１）は、そのような電子機器１５０のプリント基板等の回路基板であり、電子機器１５０の筐体１５１内に配置されている。
　以上のような第一の実施形態によれば、共振線１６が信号配線１３に重なる領域では、信号配線１３とそれに隣接するグランド配線１４との電界結合よりも、信号配線１３とそれに重なっている共振線１６との電界結合の方が強い。このため、信号配線１３と共振線１６とにより伝送線路が形成される。この伝送線路は、共振線１６とグランド配線１４とが接続される箇所を入力端、共振線１６が開放されている箇所を受端とする受端開放線路とみなすことができる。伝送線路の長さが波長の１／４となる周波数においてはこの入力端の電圧は０になるため、信号の伝搬が抑制される。従って共振線１６の長さをノイズの周波数に合わせて調整することにより、信号配線１３を伝搬してきたノイズを減衰させることができる。
　このように本実施形態に係る回路基板１０では、配線基板内にノイズ抑制構造を納める構造であるので、コンデンサやインダクタなどにより構成したフィルタ（ローパスフィルタ）を信号配線に挿入する技術と比べて、実装面積を小型化することができる。
　また、インダクタやコンデンサを基板上に実装する必要がないため、部品コスト、部品の管理コスト、実装にかかる作業工数やリードタイム、設置面積、設計時間及び製造時間のをそれぞれ低減することができる。
　このように、本実施形態では、信号線路１３を伝搬するノイズを、基板上に部品を実装することなく除去することができる。よって、配線基板１０の小型化が可能である。
　［第二の実施形態］
　図６は第二の実施形態に係る回路基板５０の構成を示す模式的な分解斜視図である。
　上記の第一の実施形態では、層間接続ビア１５がグランド配線１４の端に接続される位置に共振線１６が配置されている例を説明した。
　これに対し、本実施形態では、図６に示すように、層間接続ビア１５がグランド配線１４の両端の間の部分（以下、途中部分）に接続されている。すなわち、共振線１６における両端の間の部分が、グランド配線１４に対して接続されている。
　図７は回路基板５０の等価回路である。
　図７の等価回路と図２の等価回路との相違点は、図７では信号配線１３とグランド配線１４のそれぞれが、点線Ｂ－Ｂ'よりも左側の領域である要素２３ａ、２３ｂを有している。すなわち、図７の等価回路においては、要素２３ａ及び２３ｂによって構成される伝送線路２３が、点線Ｂ－Ｂ'の箇所において伝送線路２１に接続されている。
　このような構成でも、点線Ｂ－Ｂ'における電圧Ｖ１はｄ＝λ／４となる周波数の奇数倍の周波数においてはＶ１＝０となり、信号が伝搬しなくなる。このようにして、本実施形態に係る回路基板５０においても、第一の実施形態と同様に、コプレーナ線路を伝搬してきた信号のうちｄ＝λ／４となる周波数の奇数倍の周波数の信号を帯域除去することができる。
　すなわち、第二の実施形態によれば、第一の実施形態と同様の効果が得られる。
　更に、第二の実施形態では、層間接続ビア１５がグランド配線１４の途中部分に接続された構造であるため、第１の実施形態と比べて、回路基板５０内における共振線１６、グランド接続線１７及び層間接続ビア１５の位置の自由度（配置の自由度）が高くなる。
　図８は第二の実施形態の変形例に係る回路基板６０の構成を示す模式的な分解斜視図である。図８に示す回路基板６０は、複数の共振線を有している点で、図６に示す回路基板５０と相違している。図８の例では、２つの共振線１６、１９を回路基板６０に設けている。共振線１６及び共振線１９は、第二配線層１２に配置されている。共振線１６及び共振線１９は、信号配線１３の長手方向において相互に離間して配置されている。共振線１６がグランド接続線１７と層間接続ビア１５とを介してグランド配線１４に対して接続されているのと同様に、共振線１９は、グランド接続線１７と層間接続ビア１８とを介してグランド配線１４に対して接続されている。
　この場合、各共振線（例えば２つの共振線１６と共振線１９）は独立にノイズ抑制効果を発揮し、それぞれの長さｄ１とｄ２が波長の１／４となる周波数の奇数倍の周波数成分の信号を帯域除去することができる。ここで、ｄ１とｄ２は独立に選ぶことができるので、信号の伝搬を抑制する周波数は任意に二つ選ぶことができる。よって、共振線１６の長さｄ１と共振線１９の長さｄ２とを互いに異なる長さとすることによって、２つの帯域のノイズ成分を除去することができる。
　［第三の実施形態］
　図９は第三の実施形態に係る回路基板７０の構成を示す模式的な分解斜視図である。
　図９に示すように、本実施形態の場合、第一配線層１１においては、信号配線１３の両側にそれぞれグランド配線１４ａ、１４ｂが配置されており、信号配線１３と、その両側のグランド配線１４ａ、１４ｂとによりコプレーナ線路が構成されている。
　共振線１６は、信号配線１３と重なるように第二配線層１２に配置され、共振線１６はその端１６２において２つのグランド接続線１７とそれぞれ接続している。一方のグランド接続線１７は層間接続ビア１５ａを介して一方のグランド配線１４ａに対して接続され、他方のグランド接続線１７は層間接続ビア１５ｂを介して他方のグランド配線１４ｂに対して接続されている。
　第三の実施形態に係る回路基板７０の機能は、第一の実施形態と同様に、図２で示した等価回路によって説明できる。
　本実施形態の場合は、図２の要素２１ｂがグランド配線１４ａと１４ｂ両方の線Ａ－Ａ'よりも左側の領域を表し、要素２２ｂがグランド配線１４ａと１４ｂ両方の線Ａ－Ａ'よりも右側の領域を表している。本実施形態のように信号配線１３の両側にグランド配線１４ａ、１４ｂがある場合でも、共振線１６が信号配線１３に重なるように形成されているため、グランド配線１４ａ、１４ｂと信号配線１３との電界の結合よりも、共振線１６と信号配線１３との電界の結合の方が強くなる。従って、図２の点線Ｂ－Ｂ'における電圧Ｖ１は、共振線１６の長さｄがｄ＝λ／４となる周波数の奇数倍の周波数においてＶ１＝０となり、この周波数成分のノイズの伝搬を抑制できる。
　このように、第三の実施形態によっても、第一の実施形態と同様の効果が得られる。なお、第一の実施形態は、信号配線１３に対して１本のグランド配線１４が併走する構造に本発明を適用した例であるのに対し、第三の実施形態は、信号配線１３に対して２本のグランド配線１４ａ、１４ｂが併走する構造に本発明を適用した例である。
　［第四の実施形態］
　図１０は第四の実施形態に係る回路基板８０の構成を示す模式的な分解斜視図である。
　本実施形態の場合、グランド接続線１７が共振線１６の両端（端１６１及び端１６２）の間の部分（以下、途中部分）に接続されており、共振線１６の両端の各々は、何れの導体にも接続されていない開放端となっている。
　図１１は回路基板８０の等価回路である。
　ここで、図１０において、信号配線１３と共振線１６とが重なる領域の右端を点線Ａ－Ａ'で区切り、信号配線１３と共振線１６とが重なる領域の左端を点線Ｄ－Ｄ'で区切り、グランド接続線１７と共振線１６とが接続される箇所を点線Ｂ－Ｂ'で区切っている。
　図１１において、要素２３ａは信号配線１３における点線Ｄ－Ｄ'よりも左側の領域を表し、要素２４ａは信号配線１３における点線Ｄ－Ｄ'と点線Ｂ－Ｂ'との間の領域を表し、要素２１ａは信号配線１３における点線Ｂ－Ｂ'と点線Ａ－Ａ'との間の領域を表し、要素２２ａは信号配線１３における点線Ａ－Ａ'よりも右側の領域を表している。
　また、要素２３ｂはグランド配線１４における点線Ｄ－Ｄ'よりも左側の領域を表し、要素２４ｂはグランド配線１４における点線Ｄ－Ｄ'と点線Ｂ－Ｂ'との間の領域を表し、要素２１ｂはグランド配線１４における点線Ｂ－Ｂ'と点線Ａ－Ａ'との間の領域を表し、要素２２ｂはグランド配線１４における点線Ａ－Ａ'よりも右側の領域を表している。また、要素２４ｃは共振線１６における点線Ｄ－Ｄ'と点線Ｂ－Ｂ'との間の領域を表し、要素２１ｃは共振線１６における点線Ｂ－Ｂ'と点線Ａ－Ａ'との間の領域を表している。そして、要素２３ａと２３ｂとにより伝送線路２３を構成し、要素２４ａ、２４ｂ及び２４ｃにより伝送線路２４を構成し、要素２１ａ、２１ｂ及び２１ｃにより伝送線路２１を構成し、要素２２ａと２２ｂとにより伝送線路２２を構成している。
　ここで、第一乃至第三の実施形態と同様に、信号配線１３とグランド配線１４との結合よりも、信号配線１３と共振線１６との結合の方が強い。よって、実質的に伝送線路２４は要素２４ａ及び２４ｃによって構成されているとみなすことができるとともに、伝送線路２１は要素２１ａ及び２１ｃによって構成されているとみなすことができる。従って、点線Ｂ－Ｂ'を入力端とすると伝送線路２４及び２１は、出力端開放の伝送線路とみなせるので、ｄ３＝λ／４またはｄ４＝λ／４となる周波数においては、点線Ｂ－Ｂ'における電圧Ｖ１は０となり、信号の伝搬は抑制される。ここで、ｄ３は、共振線１６において、グランド配線１４に対する接続部から一方の開放端（端１６２）までの部分のうち、信号配線１３と上下に重なっている領域の、信号配線１３の延伸方向における長さである。また、ｄ４は、共振線１６において、グランド配線１４に対する接続部から他方の開放端（端１６１）までの部分のうち、信号配線１３と上下に重なっている領域の、信号配線１３の延伸方向における長さである。ここで、ｄ３とｄ４は独立に選ぶことができるので、信号の伝搬を抑制する周波数は任意に二つ選ぶことができる。つまり、ｄ３とｄ４とを互いに異なる長さとすることによって、２つの帯域のノイズ成分を除去することができる。
　このように、グランド接続線１７を共振線１６の途中部分に接続して共振線１６の両端を開放することにより、異なる二つの周波数を基本周波数として、それぞれの奇数倍の周波数成分の信号を帯域除去することができる。
　［第五の実施形態］
　図１２は第五の実施形態に係る回路基板９０の構成を示す模式的な分解斜視図である。
　本実施形態に係る回路基板９０には、信号配線と共振線とがそれぞれ複数ずつ形成されている。図１２に示すように、第一配線層１１には、グランド配線１４と、複数の（例えば、７つの）信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ、１３ｇとが、各配線が互いに並列となるように形成されている。第二配線層１２には、複数の（例えば信号配線１３ａ～１３ｇと同数の）共振線１６ａ、１６ｂ、１６ｃ、１６ｄ、１６ｅ、１６ｆ、１６ｇが、互いに並列となるように形成されている。ここで、信号配線１３ａ～１３ｇの各々、及び、共振線１６ａ～１６ｇの各々が、互いに同じ方向に（互いに平行に）延伸している。また、個々の信号配線１３ａ～１３ｇに対して個別の共振線１６ａ～１６ｇが対応している。具体的には、例えば、各信号配線１３ａ～１３ｇと各共振線１６ａ～１６ｇとは１対１で対応している。そして、互いに対応する共振線１６ａ～１６ｇと信号配線１３ａ～１３ｇとが、互いの一部分ずつが上下に重なるように配置されている。
　共振線１６ａ～１６ｇはそれらの一端においてグランド接続線１７に対して接続されている。グランド接続線１７は、層間接続ビア１５を介してグランド配線１４に対して接続されている。
　本実施形態の場合、信号配線１３ａ～１３ｇそれぞれの等価回路と機能は第一の実施形態と同様であり、それぞれの共振線１６ａ～１６ｇの長さがλ／４となる周波数の成分の信号の伝搬が抑制される。このように、複数の信号配線１３ａ～１３ｇが並列に形成されている信号伝送系にも本発明を適用することができる。尚、それぞれの共振線１６ａ～１６ｇの長さは独立に設定することができ、それぞれ異なる周波数成分の信号の伝搬を抑制するように設計することができる。
　［第六の実施形態］
　図１３は第六の実施形態に係る回路基板１００の構成を示す模式的な分解斜視図である。以下に説明するように、本実施形態に係る回路基板１００は、差動信号配線を有している。
　図１３に示すように、回路基板１００の第一配線層１１に信号配線３３ａと信号配線３３ｂとが互いに並列に形成されている。これら信号配線３３ａと信号配線３３ｂとにより差動ペア（差動信号配線）が構成されている。すなわち、回路基板１００は、第一の信号配線（信号配線３３ａ）と、第二の信号配線（信号配線３３ｂ）と、を有し、第一の信号配線と第二の信号配線とが互いに隣接して並列に配置されて差動信号配線を構成している。
　その差動信号配線の両側に、信号配線３３ａ及び信号配線３３ｂに対して並列に、グランド配線３４ａとグランド配線３４ｂとが形成されている。
　これら信号配線３３ａ、３３ｂ及びグランド配線３４ａ、３４ｂにより、コプレーナ差動線路が構成されている。
　信号配線３３ａと信号配線３３ｂには、互いに同振幅、且つ、互いに逆位相の信号が伝搬される。信号配線３３ａ及び信号配線３３ｂの送信端及び受信端では、それら信号の差分を差動信号として処理する。
　一方、回路基板１００の第二配線層１２には、共振線３６ａ及び共振線３６ｂが形成されている。このうち、共振線３６ａは、信号配線３３ａと上下に重なる位置に配置され、共振線３６ｂは、信号配線３３ｂと上下に重なる位置に配置されている。
　共振線３６ａ及び共振線３６ｂは、それらの一端でグランド接続線１７に対して接続されている。グランド接続線１７は、層間接続ビア３５ａを介してグランド配線３４ａに接続されているとともに、層間接続ビア３５ｂを介してグランド配線３４ｂに接続されている。ここで、共振線３６ａの長さｄと共振線３６ｂの長さｄとが互いに等しい。
　本実施形態の場合も、第一乃至第五の実施形態と同様に、信号配線３３ａ、３３ｂに流れる信号のうち、共振線３６ａ、３６ｂの長さｄが波長の１／４となる周波数の奇数倍の周波数成分は伝搬が抑制される。従って、信号配線３３ａ、３３ｂ上を伝搬する信号の差である差動信号についても、その周波数の信号成分は除去される。共振線３６ａ、３６ｂは、それぞれ重なり合う信号配線３３ａ、３３ｂ上の信号のみに影響し、互いに対しては影響しないので、信号のコモンモード成分、ディファレンシャルモード成分のどちらに対しても有効である。このように、差動信号配線を構成する信号配線３３ａ、３３ｂそれぞれと重なり合うように共振線３６ａ、３６ｂを形成することにより、差動信号配線上を伝搬するノイズを抑制することができる。
　［第七の実施形態］
　図１４は第七の実施形態に係る回路基板１１０の構成を示す模式的な分解斜視図である。
　本実施形態に係る回路基板１１０は、第六の実施形態と同様に、差動信号配線を構成する信号配線３３ａ、３３ｂを有している。更に、差動配線信号の両側には、第六の実施形態と同様に、グランド配線３４ａ、３４ｂが形成されている。従って、本実施形態に係る回路基板１１０は、第六の実施形態と同様に、コプレーナ差動線路を有している。
　本実施形態の場合、第二配線層１２に形成される共振線３６が、信号配線３３ａ、３３ｂの両方と重なり合うように配置されている点で、第六の実施形態と相違する。すなわち、第六の実施形態では２つの信号配線３３ａ、３３ｂそれぞれに対して別個の共振線３６ａ、３６ｂを配置していたのに対し、本実施形態では共通の共振線３６を配置している。
　すなわち、複数の信号配線３３ａ、３３ｂが同一の配線層（第一配線層１１）に形成され、共振線３６は、複数の信号配線３３ａ、３３ｂのいずれに対しても上下に重なっている。
　このような構造では、帯域除去する周波数の差動信号配線を流れる信号のうち、コモンモード成分のみを除去し、ディファレンシャルモード成分に対しては影響を与えない。以下、この理由について説明する。
　高速信号が伝搬する伝送線路は、信号が流れる信号配線とリターン電流が流れるリファレンス配線とのペアで構成され、その断面においては、信号配線上の電位とリファレンス配線上の電位は逆符号になる。コモンモード成分の信号の場合、すなわち差動ペアの２つの信号配線に同位相の信号が流れる場合には、逆符号の電位は共振線上に発生し、リターン電流は共振線上に流れる。
　しかし、ディファレンシャルモード成分の信号の場合には、差動ペアの二つの信号配線３３ａ、３３ｂには逆位相の信号が流れるので、本実施形態のように共振線３６が両方の信号配線３３ａ、３３ｂと結合する場合には、共振線３６の電位はその中間の値の０Ｖになるため、リターン電流は共振線３６ではなく互いの信号配線３３ａ、３３ｂ上に流れることになる。従って、ディファレンシャルモードの信号に対しては、共振線３６は単に中間電位の導体となり、存在しないのと同じになるため、信号の伝搬を抑制することは無い。
　このように、共振線３６が両方の信号配線３３ａ、３３ｂと重なるように形成することにより、共振線３６の長さが波長の１／４となる周波数の奇数倍の周波数成分の信号のうち、コモンモード成分のみを除去し、ディファレンシャルモード成分は通過させる、コモンモード帯域除去フィルタとして機能する。
　以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も許容される。
　この出願は、２０１２年９月１８日に出願された日本出願特願２０１２－２０４１１３を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (10)

  1. 　２層以上の配線層を有し、
    　前記２層以上の配線層には、信号配線と、前記信号配線に対して並列に配置されたグランド配線と、線状導体と、が形成され、
    　前記信号配線は、前記２層以上の配線層のうちの第一配線層に配置され、
    　前記線状導体は、前記線状導体の少なくとも一部分と前記信号配線の一部分とが互いに上下に重なるように、前記２層以上の配線層のうち前記第一配線層とは異なる第二配線層に配置され、
    　前記線状導体が前記グランド配線に対して接続され、かつ前記線状導体の少なくとも一つの端は開放端となっていることを特徴とする回路基板。
  2. 　前記グランド配線は、前記第一配線層に配置されているとともに、前記信号配線に対して隣接して配置されていることを特徴とする請求項１に記載の回路基板。
  3. 　前記信号配線の両側に、それぞれ前記グランド配線が配置され、
    　前記信号配線と、その両側の前記グランド配線とによりコプレーナ線路が構成されていることを特徴とする請求項２に記載の回路基板。
  4. 　前記線状導体の前記開放端に対する反対側の端が、前記グランド配線に対して接続されていることを特徴とする請求項１乃至３の何れか一項に記載の回路基板。
  5. 　前記線状導体における両端の間の部分が、前記グランド配線に対して接続されていることを特徴とする請求項１乃至３の何れか一項に記載の回路基板。
  6. 　前記信号配線と前記線状導体とがそれぞれ複数ずつ形成され、
    　前記信号配線の各々、及び、前記線状導体の各々が、互いに同じ方向に延伸し、
    　個々の前記信号配線に対して個別の前記線状導体が対応しており、
    　互いに対応する前記線状導体と前記信号配線とが上下に重なるように配置されていることを特徴とする請求項１乃至５の何れか一項に記載の回路基板。
  7. 　複数の前記信号配線が同一の前記配線層に形成され、
    　前記線状導体は、前記複数の信号配線のいずれに対しても上下に重なっていることを特徴とする請求項１乃至５の何れか一項に記載の回路基板。
  8. 　第一の前記信号配線と、第二の前記信号配線と、を有し、
    　前記第一の信号配線と前記第二の信号配線とが互いに隣接して並列に配置されて、差動信号配線を構成していることを特徴とする請求項６または７に記載の回路基板。
  9. 　前記線状導体において、前記グランド配線に対する接続部から前記開放端までの部分のうち、前記信号配線と上下に重なっている領域の、前記信号配線の延伸方向における長さが、抑制対象のノイズの波長の１／４であることを特徴とする請求項１乃至８の何れか一項に記載の回路基板。
  10. 　回路基板を有し、
    　前記回路基板は、
    　２層以上の配線層を有し、
    　前記２層以上の配線層には、信号配線と、前記信号配線に対して並列に配置されたグランド配線と、線状導体と、が形成され、
    　前記信号配線は、前記２層以上の配線層のうちの第一配線層に配置され、
    　前記線状導体は、前記線状導体の少なくとも一部分と前記信号配線の一部分とが互いに上下に重なるように、前記２層以上の配線層のうち前記第一配線層とは異なる第二配線層に配置され、
    　前記線状導体が前記グランド配線に対して接続され、かつ前記線状導体の少なくとも一つの端は開放端となっていることを特徴とする電子機器。
PCT/JP2013/072406 2012-09-18 2013-08-22 回路基板及び電子機器 WO2014045792A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014536701A JPWO2014045792A1 (ja) 2012-09-18 2013-08-22 回路基板及び電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-204113 2012-09-18
JP2012204113 2012-09-18

Publications (1)

Publication Number Publication Date
WO2014045792A1 true WO2014045792A1 (ja) 2014-03-27

Family

ID=50341116

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/072406 WO2014045792A1 (ja) 2012-09-18 2013-08-22 回路基板及び電子機器

Country Status (2)

Country Link
JP (1) JPWO2014045792A1 (ja)
WO (1) WO2014045792A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786331B1 (en) 2016-07-26 2017-10-10 Western Digital Technologies, Inc. Shielded three-layer patterned ground structure
US20170295644A1 (en) * 2015-10-29 2017-10-12 Western Digital Technologies, Inc. Patterned ground structure filter designs with improved performance
WO2018236443A1 (en) * 2017-06-23 2018-12-27 Western Digital Technologies, Inc. GEOMETRIC PATTERNED MASS STRUCTURE FILTER DESIGNS WITH ENHANCED PERFORMANCE
US11160162B1 (en) 2020-06-29 2021-10-26 Western Digital Technologies, Inc. Via-less patterned ground structure common-mode filter
US11659650B2 (en) 2020-12-18 2023-05-23 Western Digital Technologies, Inc. Dual-spiral common-mode filter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5298410A (en) * 1976-02-16 1977-08-18 Hitachi Ltd Mixer circuit
WO2005013411A1 (ja) * 2003-07-30 2005-02-10 Mitsubishi Denki Kabushiki Kaisha 帯域阻止フィルタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5298410A (en) * 1976-02-16 1977-08-18 Hitachi Ltd Mixer circuit
WO2005013411A1 (ja) * 2003-07-30 2005-02-10 Mitsubishi Denki Kabushiki Kaisha 帯域阻止フィルタ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170295644A1 (en) * 2015-10-29 2017-10-12 Western Digital Technologies, Inc. Patterned ground structure filter designs with improved performance
US10244618B2 (en) 2015-10-29 2019-03-26 Western Digital Technologies, Inc. Patterned ground structure filter designs with improved performance
US9786331B1 (en) 2016-07-26 2017-10-10 Western Digital Technologies, Inc. Shielded three-layer patterned ground structure
WO2018022163A1 (en) * 2016-07-26 2018-02-01 Western Digital Technologies, Inc. Shielded three-layer patterned ground structure
CN109328486A (zh) * 2016-07-26 2019-02-12 西部数据技术公司 被屏蔽的三层图案化接地结构
CN109328486B (zh) * 2016-07-26 2021-12-24 西部数据技术公司 被屏蔽的三层图案化接地结构
WO2018236443A1 (en) * 2017-06-23 2018-12-27 Western Digital Technologies, Inc. GEOMETRIC PATTERNED MASS STRUCTURE FILTER DESIGNS WITH ENHANCED PERFORMANCE
US11160162B1 (en) 2020-06-29 2021-10-26 Western Digital Technologies, Inc. Via-less patterned ground structure common-mode filter
US11659650B2 (en) 2020-12-18 2023-05-23 Western Digital Technologies, Inc. Dual-spiral common-mode filter

Also Published As

Publication number Publication date
JPWO2014045792A1 (ja) 2016-08-18

Similar Documents

Publication Publication Date Title
US8994470B2 (en) Circuit substrate having noise suppression structure
US7656262B2 (en) Balun transformer, mounting structure of balun transformer, and electronic apparatus having built-in mounting structure
WO2014045792A1 (ja) 回路基板及び電子機器
US8115568B2 (en) Layout of a circuit board with stacked signal and reference layers and an opening in the reference layer
US8994480B2 (en) Resonant elements designed vertically in a multilayer board and filters based on these elements
US9515027B2 (en) Printed circuit board
US9362603B2 (en) Via structures and compact three-dimensional filters with the extended low noise out-of-band area
JP5725031B2 (ja) 構造体及び配線基板
JP2010532590A (ja) メタマテリアルを用いた伝送線路の設計方法
JP6125274B2 (ja) 電子回路および電子機器
WO2016121629A1 (ja) 高周波モジュール
JP5674363B2 (ja) ノイズ抑制構造を有する回路基板
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP4660738B2 (ja) プリント配線板及び電子機器
JP2014003090A (ja) 回路基板
JP2008167157A (ja) ハイパスフィルタ
WO2013168377A1 (ja) Ｅｂｇ特性を有する導波路構造
JP4509954B2 (ja) 配線基板
US9859598B2 (en) Electronic circuit
WO2013035888A1 (ja) 配線基板
JP5964785B2 (ja) 高周波伝送線路
JP4303207B2 (ja) 高周波差動信号用フィルタ
WO2011105193A1 (ja) ノイズ抑制構造を有する回路基板
KR101510727B1 (ko) 프린트 배선판 및 프린트 회로판
US11588217B2 (en) High-frequency module

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13838291

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014536701

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13838291

Country of ref document: EP

Kind code of ref document: A1