WO2005013411A1

WO2005013411A1 - 帯域阻止フィルタ

Info

Publication number: WO2005013411A1
Application number: PCT/JP2003/009674
Authority: WO
Inventors: Tetsu Ohwada; Hiroshi Osakada; Hideyuki Oh-Hashi
Original assignee: Mitsubishi Denki Kabushiki Kaisha
Priority date: 2003-07-30
Filing date: 2003-07-30
Publication date: 2005-02-10
Also published as: US20060250199A1; JPWO2005013411A1; JP4140855B2; US7671707B2

Abstract

特性変動が小さく抑えられ、製造歩留りの向上を実現した帯域阻止フィルタを提供することを目的とする。インピーダンス不連続構造部を共振器のストリップ導体に設けることで、主線路と共振器との間の結合線路部分の物理長を大きくできる。その結果、インピーダンス不連続構造部を設けない場合と比較して、同等の結合量を得るための結合スリットの幅を大きく取ることができる。結合スリット幅の拡大により、パターン精度に起因するフィルタ特性の変動を低減でき、結果的にフィルタの歩留り向上が図れる。このことは、製造上必要となるパターン精度が緩和されることに相当し、誘電体基板の選択の自由度が増し、パターン精度のあまり高くない安価な誘電体基板を用いてフィルタを製作することが可能になるというメリットもある。

Description

明細書帯域阻止技術分野

本発明は、マイクロ波帯およびミリ波帯で用いられる高周波フィルタに関する

背景技術

例えは、 B. M. Schif fman and G. L. Matthaei, Exact Design of Band-stop Mi crowave Fi lters", IEEE Trans, on MTT, vol. MTT-12, pp6-15 ( 1 9 6 4年) 、に示された帯域阻止フィルタでは、共振器の内導体の電気長がおおよそ 9 0度となる周波数帯の信号を反射することにより、その周波数帯の信号の通過を抑止している。

この帯域阻止フィルタにおいては、共振器が共振する周波数が阻止帯域の中心周波数となる。さらに、共振器の内導体と主線路の内導体とが平行に並んで結合線路を構成している部分の間隙が、フィルタの阻止帯域幅と対応する。すなわち、結合線路部分の間隙を小さくすることにより、共振器と主線路との間の結合が大きくなり、結果として阻止帯域幅を大きく取ることができるといった性質がある。

さらに、上述の共振器と主線路との間の結合は、阻止帯域の中心周波数における結合線路部分での電気長が 9 0度となるときに最大となる。つまり、阻止帯域の中心周波数における結合線路部分での電気長が 9 0度よりも小さくなる場合において、主線路と共振器との間の所定の結合量を確保するためには、やはり結合線路部分の間隙を小さくすることが必要となる。

しかしながら、従来技術には次のような問題点がある。上述の結合線路部分の間隙の大きさは、フィルタを構成する線路の種類に依存する。さらに、この間隙の大きさは、製造可能な最小寸法あるいは製造誤差等により、必ずしも所望のサィズになるとは限らない。このため、製造されたフィルタで実現できる阻止帯域幅には限界があることとなる。

特に、従来の帯域阻止フィルタをマイクロストリップ線路、あるいは、ストリップ線路などの平面回路で構成した場合には、次のような問題点がある。すなわち、上述の内導体に対応するストリップ導体はその厚さが非常に薄い物になるため、大きな結合はさらに得にくいものになる。所望の阻止帯域幅を実現するための間隙が小さくなって製造上の限界に近づいた場合、製造誤差による間隙のばらつき、あるいは 2つのストリップ導体の製造誤差による幅のばらつきの問題が、より顕著となる。結果として、これらのばらつきによる特性変動が、阻止帯域の周波数変動につながる。ところがストリップ導体の導体同士の間隔はエッチング等で形成されるため、後から調整することは困難である。したがって製造誤差による特性変動が、フィルタの歩留まり低下に直接つながってしまう。

さらに、従来の帯域阻止フィルタは、共振器の短絡手段における製造誤差がフィルタの特性変動に直結するという問題がある。特にフィルタをマイクロストリップ線路等の平面回路で構成した場合、短絡手段はスルーホールゃヴィァホールを用いて形成される。このような場合、ストリップ導体とスルーホール (ヴィァホール）との相互の位置関係が製造上の問題により変化すると、共振周波数ズレが発生し、阻止帯域の変動を始めとする特性劣化が生じるという問題がある。本発明は上述のような課題を解決するためになされたもので、特性変動が小さく抑えられ、製造歩留りの向上を実現した帯域阻止フィルタを提供することを目白勺とする。発明の開示

本発明に係る帯域阻止フィルタは、入力端子と出力端子とをつなぐ主線路と、主線路の近傍に主線路と略平行に略 1 / 4波長間隔で配置された 1 / 4波長共振器とを備えた帯域阻止フィルタであって、 1 / 4波長共振器は、第 1のインピーダンス不連続構造部を備え、主線路に略平行な線路区間を特性インピーダンスの異なる部分に分割するものである。図面の簡単な説明図 1は、本発明の実施の形態 1に係る帯域阻止フィルタの内部構成図、図 2は、本発明の実施の形態 1に係る帯域阻止フィルタの 2段目の共振器の拡大図、

図 3は、本発明の実施の形態 1に係る帯域阻止フィルタの等価回路、図 4は、本発明の実施の形態 1に係る帯域阻止フィルタの共振器部分の設計について説明するための回路図、

図 5は、本発明の実施の形態 1に係る帯域阻止フィルタの反射特性および通過特性を示す図、

図 6は、本発明の実施の形態 2に係る帯域阻止フィルタの内部構成図、図 7は、本発明の実施の形態 2に係る帯域阻止フィルタの等価回路、図 8は、本発明の実施の形態 3に係る帯域阻止フィルタの内部構成図、図 9は、本発明の実施の形態 3に係る帯域阻止フィルタの等価回路、図 1 0は、本発明の実施の形態 4に係る帯域阻止フィルタの内部構成図、図 1 1は、本発明の実施の形態 4に係る帯域阻止フィルタの 2段目の共振器の拡大図、

図 1 2は、本発明の実施の形態 5に係る帯域阻止フィルタの内部構成図、図 1 3は、本発明の実施の形態 5に係る帯域阻止フィルタの 2段目の共振器の拡大図である。発明を実施するための最良の形態

以下、本発明の実施の形態を図面に基づいて説明する。

実施の形態 1

図 1は、本発明の実施の形態 1に係る帯域阻止フィルタの内部構成図であり、上方から見た図及び断面図が示されている。図 1では、 3つの共振器を備えた帯域阻止フィルタが示されている。 1台目の共振器に関する構成要素には符号の添字として aが付されており、同様に 2、 3台目の共振器には添字 b、 cが付されている。なお、以下において、 3台の共振器に共通する内容を説明する場合には

、添字を除いた符号だけを用いている。

本実施の形態 1の帯域阻止フィルタは 1枚の誘電体基板 9を用いて構成したマイクロストリップ線路構造の 3段フィルタである。帯域阻止を行いたい入力信号は入力端子 5 _{Ϊ Ν}から帯域阻止フィルタに取り込まれ、主線路のストリップ導体 1を経由して、最終的に帯域阻止された信号として出力端子 5。_{υ τ}から出力される。主線路のストリップ導体 1に対してほぼ平行に配置された 3段の共振器のストリップ導体 2 a〜2 cがあり、この両者の働きにより、後に詳述するような帯域阻止が施されることとなる。

本実施の形態 1における帯域阻止フィルタは、誘電体基板 9の一方の主面に地導体 6、もう一方の主面に主線路のストリップ導体 1及び共振器のストリップ導体 2 a〜2 cからなるストリップ導体を備えた、マイクロストリップ線路構造で構成されている。そして、共振器のストリップ導体 2 a〜 2 cはそれぞれスルーホール 8 a〜8 cを介して短絡手段 3 a〜3 cにより地導体 6と短絡されている図 2は、本発明の実施の形態 1に係る帯域阻止フィルタの 2段目の共振器の拡大図である。共振器のストリップ導体 2 bと地導体 6との間を短絡させる短絡手段 3 b力共振器のストリップ導体 2 bの一端に配置されている。一方、共振器のストリップ導体 2 bの他端は、開放端 4 bとなっている。さらに、主線路のストリップ導体 1と共振器のストリップ導体 2 bは、両者の間隙である結合スリット 7 bのギヤップ分だげ隔たって、ほぼ平行な位置関係となっている。図 2においては、結合スリット 7 bの間隙が S 1として表されている。

さらに、共振器のストリップ導体 2 bはインピーダンス不連続構造部 1 0 bを有している。このインピーダンス不連続構造部 1 0 bから開放端 4 bにかけて、共振器のストリップ導体 2 bの幅を狭くすることにより、この部分のインピーダンスを高くしている。

図 3は、本発明の実施の形態 1に係る帯域阻止フィルタの等価回路である。各共振器における結合線路の偶モードインピーダンスを Z e、奇モードインピーダンスを Z o、電気長を 0として表している。

また、図 4は、本発明の実施の形態 1に係る帯域阻止フィルタの共振器部分の設計について説明するための回路図であり、 1台の共振器に対応した回路図が示されている。さらに、図 5は、本発明の実施の形態 1に係る帯域阻止フィルタの反射特性および通過特性を示す図である。

次に、これらの図に基づいて帯域阻止フィルタの動作について簡単に説明する

。図 1の 1台目の共振器において、入力端子 5 _{I N}から入力された高周波信号のうち、共振器のストリップ導体 2 aの電気長が 9 0度よりも十分小さくなる周波数、すなわち、共振器のストリップ導体 2 aの電気長が 1ノ 4波長よりも十分小さくなる周波数の信号については、ほぼそのまま次の段の共振器（あるいは出力端子 5。^側）へと伝達される。図 3の等価回路で言えば、電気長 0 1が 9 0度よりも十分小さくなる周波数帯がこれに相当する。この現象は次の理由による。共振器が存在することにより主線路にシャント容量が付加される。また、結合スリット 7 aを介して共振器のストリップ導体 2 aと対峙する主線路のストリップ導体 1の部分は、フィルタの設計インピーダンス（終端条件）に対してわずかに高インピーダンスとなるように調整されている。これにより、わずかな直列インダクタンスを呈するため、上記のシャント容量と直列インダクタンスの組み合わせで、低域通過フィルタの通過帯域の周波数帯に類似したインピーダンス整合がなされることとなる。

また、入力端子 5 _{] N}から入力された高周波信号のうち、共振器のストリップ導体 2 aの電気長が略 9 0度となる周波数、すなわち、共振器のストリップ導体 2 aの電気長が略 1 / 4波長となる周波数の信号については、共振器が共振することから信号が共振器にトラップされる。そして、信号の一部のエネルギーが共振器内の損失で消散するほかは殆どのエネルギーが入力端子 5】_Nの方へと反射される。回路的には、共振器の存在により主線路に付加されるシャント容量が非常に大きくなり、主線路のストリップ導体 1と共振器のストリップ導体 2 aとが平行に対峙した結合スリット 7 aの短絡手段 3 a寄りの部分で主線路が短絡された状態、あるいは短絡に近い状態になる。したがって、ほぼ全てのエネルギーが反射されることになる（図 5参照）。

さらに、入力端子 5 _{ί Ν}から入力された高周波信号のうち、共振器のストリツプ導体 2 aの電気長が 9 0度よりも十分大きくなる周波数、すなわち、共振器のストリップ導体 2 aの電気長が 1 / 4波長よりも十分大きくなる周波数の信号については、ほぼそのまま次の段の共振器（あるいは出力端子 5。_{υ τ}側）へと伝達される。図 3の等価回路で言えば、電気長 (9 1が 9 0度よりも十分大きくなる周波数帯がこれに相当する。この現象は次の理由による。共振器が主線路に平行に配置され、かつ、共振器の電気長が 9 0度より大きいことから、主線路にシャントインダクタンスが付加された状態となる。それに加えて、結合スリット 7 aを介して共振器のストリップ導体 2 aと対峙する主線路のストリップ導体 1の部分の電気長も 9 0度より大きく、かつ、フィルタの設計インピーダンス（終端条件 ) に対してわずかに高インピーダンスとなるように調整されている。これにより、直列に容量を配置したのと類似した電気的条件となり、上記のシャントインダクタンスと直列容量の組み合わせで、高域通過フィルタの通過帯域の周波数帯に類似したインピーダンス整合がなされる。したがって、入力された信号のほとんどのエネルギーが次の段の共振器（あるいは出力端子 5。_{υ τ}側）へと伝達されるさらに、本発明の実施の形態 1に係る帯域阻止フィルタは、共振器にインピーダンス不連続構造部 1 0を備えている点が特徴である。この特徴により、共振器がインピーダンス不連続構造部 1 0を含まない場合に比べて、共振器の物理長を大きく、そして結合スリット 7も大きくできる。

そこで、本発明の実施の形態 1の帯域阻止フィルタについて、共振器の物理寸法、および主線路と共振器との間の結合部構造の物理寸法をどのようにして設計するかについて説明する。

1台の共振器において、図 4の左側の図は、共振器がインピーダンス不連続構造部 1 0を含む場合の等価回路であり、図 4の右側の図は、共振器がインピーダンス不連続構造部 1 0を含まない場合の等価回路である。主線路部分を含めた帯域阻止フィルタ内の共振器の設計では、インピーダンス不連続構造部 1 0を有する共振器を用いた場合の等価回路と、インピーダンス不連続構造部 1 0を有さない共振器を用いた場合の等価回路とが、阻止帯域の中心周波数で電気的に等価となるように寸法パラメータを選択する。図 4においては、ストリップ導体幅を W

、結合スリット幅を S、物理長を L、結合線路の偶モードインピーダンスを Z e

、奇モ一ドインピーダンスを Z o、電気長を 0として表している。また、図 4の左側の回路図において、末尾の添字 sは図 2におけるインピーダンス不連続構造部 1 0 bを境にして短絡手段 3 b側に相当する回路を示しており、末尾の添字 o は図 2におけるインピーダンス不連続構造部 1 0 bを境にして開放端 4 b側に相当する回路を示している。さらに、図 4の右側に示した回路は、先に示した文献等に記載されている一定の手順に基づいて、フィルタの帯域幅と段数、通過帯域における反射損等を指定することで一義的に与えられるものである。

インピーダンス不連続構造部 1 0を含む共振器は、ステップトインビーダンス共振器 (Stepped Impedance Resonator)と呼ばれており、共振器の小形化等のための手段としてよく用いられている。本実施の形態 1では、一端を短絡、他端を開放とした 1 Z 4波長共振器において、インピーダンス不連続構造部 1 0により、開放端 4側の線路のィンピ一ダンスを短絡手段 3側の線路のィンピーダンスよりも高い値に選んでいる。このため、共振周波数を同一にしたときの共振器の物理長は、インピーダンス不連続構造部 1 0を含まない場合に比べて大きくできる。すなわち、インピーダンス不連続構造部 1 0を設けることで、主線路と共振器との間で構成される結合線路部分の物理長を大きくすることが可能になる。主線路と共振器との間に構成される結合線路の持つ結合量は、基本的に結合線路部分の物理長に比例し、かつ、結合スリット 7の幅に反比例する関係を有している。従って、主線路と共振器との間の所要の結合量を確保するためには、インピーダンス不連続構造部 1 0を設けて結合路線部の物理長を長くすることにより、結合スリット 7の幅を大きくできることになる。すなわち、図 4における物理寸法のパラメータは、（L s + L o) > L、 S s = S o > Sとなる。

以上のように、インピーダンス不連続構造部 1 0を共振器のストリップ導体 2 に設けることで、主線路と共振器との間の結合線路部分の物理長を大きくできる。その結果、インピーダンス不連続構造部 1 0を設けない場合と比較して、同等の結合量を得るための結合スリット 7の幅（図 2の S 1に相当）を大きく取ることができる。したがって、本実施の形態 1の帯域阻止フィルタでは、従来よりも結合スリット 7の幅を大きくした状態で、より大きな結合量が必要になる阻止帯域幅の大きなフィルタが実現可能になるという効果がある。さらに、結合スリツト幅 7の拡大により、パターン精度に起因するフィルタ特性の変動を低減でき、結果的にフィルタの製造歩留りの向上が図れるという効果もある。このことは、製造上必要となるパターン精度が緩和されることに相当し、誘電体基板の選択の自由度が増し、パターン精度のあまり高くない安価な誘電体基板を用いてフィルタを製作することが可能になるというメリットもある。実施の形態 2

図 6は、本発明の実施の形態 2に係る帯域阻止フィルタの内部構成図であり、上方から見た図及び断面図が示されている。また、図 7は、本発明の実施の形態 2に係る帯域阻止フィルタの等価回路である。基本的な構造は実施の形態 1の帯域阻止フィルタと同様である。本実施の形態 2ではフィルタの段数が 1段となつている点と、短絡手段の代替として、略 1 Z 4波長の先端開放伝送線路 1 1を用いている点の 2点が実施の形態 1の帯域阻止フィルタと異なっている。

本実施の形態 2の帯域阻止フィルタは、実施の形態 1と基本的に同様な動作をする。短絡手段の代替として略 1 / 4波長の先端開放伝送線路 1 1を用いており、開放端 1 4により開放されている状態となっている。この状態での共振器は、阻止帯域の中心周波数に於ける波長が 1 / 4波長のものから、 1ノ 2波長のものになっている。さらに、短絡手段を構成するためのスルーホール 8が不要で、製造が容易であるとともに、短絡手段 3に関わる製造誤差、例えばスルーホール 8 の直径の誤差やスルーホール 8と共振器のストリップ導体 2との位置関係の誤差による特性変動が原理的に無い。

共振器が 1 / 4波長から 1 / 2波長となった場合、主線路と共振器との間に必要な結合量は 1 Z 4波長共振器を用いた場合に比べて大きくなる。これは、共振器のリアクタンスの周波数特性が急峻になるためである。そのため、結合スリツト 7の幅は結合量に応じて狭める必要があり、最小導体間隔の製造限界により製造が困難となる場合がある。言い換えると、結合スリット 7の幅を狭くすることにより達成される阻止帯域幅の広いフィルタは実現が難しかった。本実施の形態 2の帯域阻止フィルタでは、インピーダンス不連続構造部 1 0を結合線路部分に設けることにより、結合線路部分の物理長が大きくなつており、結合量の不足を補うことができる。その結果、結合スリット 7の幅を大きく取ることが可能となる。本実施の形態 2の帯域阻止フィルタの構造は、スルーホール等を用いた短絡手段が不要であることにより、短絡手段の製造誤差に伴う特性変動がなく、製造が容易となる。さらに、 1 / 2波長共振器は 1 Z 4波長共振器に比べ、主線路と共振器との間により大きな結合量を必要とする。しカゝし、本発明はインピーダンス不連続構造を結合線路部分に有することにより、結合スリットを狭くすることなく結合量を大きくすることができる。これにより、 1 / 2波長共振器を用いた帯域阻止フィルタを容易に実現できる効果を奏する。さらに、必要以上に結合スリットを狭める必要がなくなり、製造歩留りの向上が図れる。実施の形態 3

図 8は、本発明の実施の形態 3に係る帯域阻止フィルタの内部構成図であり、上方から見た図及び断面図が示されている。また、図 9は、本発明の実施の形態 3に係る帯域阻止フィルタの等価回路である。基本的な構造は実施の形態 2の帯域阻止フイノレタと同様である。本実施の形態 3では実施の形態 2における先端開放伝送線路 1 1にもインピーダンス不連続構造部 1 3を有する点が実施の形態 2 の帯域阻止フィルタと異なっている。

本実施の形態 3の帯域阻止フィルタは、実施の形態 2と基本的に同様な動作、効果を奏する。本実施の形態 3の帯域阻止フィルタでは、 1 / 2波長共振器の一部となる先端開放伝送線路 1 1において第 2のインピーダンス不連続構造部 1 3 を有している。先端開放伝送線路 1 1の先端部分のインピーダンス Z s 2が先端開放伝送線路 1 1の主線路側の部分のインピーダンス Z s 1よりも小さくなっている。このため、上記第 2のインピ一ダンス不連続構造部 1 3の効果により、先端開放伝送線路 1 1の全体の電気長が短くなつており、小型なフィルタが得られるという効果を奏する。実施の形態 4

図 1 0は、本発明の実施の形態 4に係る帯域阻止フィルタの内部構成図であり

、上方から見た図及び断面図が示されている。また、図 1 1は、本発明の実施の形態 4に係る帯域阻止フィルタの 2段目の共振器の拡大図である。基本的な構造は実施の形態 1の帯域阻止フィルタと類似しているが、次の 2点が異なっている。すなわち、本実施の形態 4にはインピーダンス不連続構造部 1 0は無く、また短絡手段 3の構造が異なっている。図 1 1における本実施の形態 4の帯域阻止フィルタでは、 2つのスルーホール 8 b— lと 8 b— 2を用いて構成した電気長の短い 2本のショートスタブ 1 2 b— 1と 1 2 b— 2が対向配置して接続されている。さらに 2本のショートスタブ 1 2 b— 1と 1 2 b— 2は、主線路と共振器との間の結合線路部分へ、短レ、伝送線路を介してつながれている。

このような構造を取ることにより、以下に説明するように、導体パターンに対する 2つのスルーホールの位置関係が製造誤差により変動しても、共振器の共振周波数の変動が小さく抑えられ、フィルタの特性変動が小さくなるという効果がある。導体パターンに対するスルーホールの位置が変わっても共振周波数の変動が小さい理由は、 2つのショートスタブ 1 2 b— 1と 1 2 b— 2の特性の和で短絡手段の特性が定まるためである。例えばスルーホールの位置が図 1 1の横方向にずれたときには、一方のショートスタブ 1 2 b— 1 (または 1 2 b— 2 ) は長くなるが、他方のショートスタブ 1 2 b— 2 (または 1 2 b— l ) は短くなり、お互いの特性の変動をうち消し合う結果となる。また、スルーホールの位置が図 1 1の縦の方向にずれた場合には、ショートスタブ 1 2 b— 1と 1 2 b— 2の長さ方向と直交する方向へのズレであるため、ショートスタブ 1 2 b— 1と 1 2 b — 2の電気長には大きな変化を生じることがない。したがって、スルーホール 8 の位置がずれた場合にも特性変動が抑えられ、この結果、製造歩留りの向上が図れる。実施の形態 5

図 1 2は、本発明の実施の形態 5に係る帯域阻止フィルタの内部構成図であり、上方から見た図及び断面図が示されている。また、図 1 3は、本発明の実施の形態 5に係る帯域阻止フィルタの 2段目の共振器の拡大図である。基本的な構造は実施の形態 4の帯域阻止フィルタに対して、実施の形態 1の帯域阻止フイノレタと同様にインピーダンス不連続構造部 1 0を適用したものである。

本実施の形態 5の帯域阻止フィルタは、実施の形態 1の帯域阻止フィルタと同様な効果を奏する。さらに、実施の形態 4の帯域阻止フィルタの呈する、導体パターンに対するスルーホールの位置ズレに起因する特性変動が小さいという効果をも有する。実施の形態 4のように、短絡手段 3としてショートスタブ 1 2 b— 1と 1 2 b— 2を用いた場合、短絡手段 3の構造が大きくなるため、製造ルールの関係で主線路のストリップ導体 1から短絡手段 3を離れた位置に配置せざるを得ない。これにより、短絡手段 3の持つインダクタンスが大きくなるため、主線路と共振器との間の結合を図る結合線路部分の物理長は短くしなければならない。結合線路部分の物理長が短くなると、結合スリット 7は小さくなり、フィルタの阻止帯域幅は制限される。このため、本実施の形態 5および実施の形態 4で示したようなショートスタブ 1 2 b— 1と 1 2 b— 2を短絡手段 3として用いた場合には、インピーダンス不連続構造部 1 0により結合量を補う効果が大きい。同じ阻止帯域幅を実現することを想定すると、図 1 1と図 1 3に示されたスリット結合部 7の寸法 S 4と S 5は大きく異なる。すなわち S 5は S 4よりも大きくすることができ、特性変動が小さい帯域阻止フィルタを容易に製造できることとなる。これにより製造歩留りの向上が図れる。

なお、本実施の形態ではマイクロストリップ線路構造のフィルタについて説明したが、ストリップ線路、コプレーナ線路等、他の線路構造でフィルタを構成しても同様な効果を得ることができるのは言うまでもない。産業上の利用の可能性

以上のように、本発明によれば、特性変動が小さく抑えられ、製造歩留りの向上を実現した帯域阻止フィルタを得ることができる。

Claims

請求の範囲

1 . 入力端子と出力端子とをつなぐ主線路と、

前記主線路の近傍に前記主線路と略平行に略 1 / 4波長間隔で配置された 1 Z 4波長共振器と

を備えた帯域阻止フィルタにおいて、

前記 1 Z 4波長共振器は、第 1のインピーダンス不連続構造部を備え、前記主線路に略平行な線路区間を特性ィンピーダンスの異なる部分に分割することを特徴とする帯域阻止：

2 . 請求項 1に記載の帯域阻止フィルタにおいて、

前記 1 / 4波長共振器は、一端に地導体と短絡する短絡手段を備えるとともに他端に開放端を備えた構成を有し、前記主線路と略平行な線路区間において、前記短絡手段側の線路区間の特性インピーダンスよりも前記開放端側の線路区間の特性インピーダンスを高くしたこと

を特徴とする帯域阻止フィルタ。

3 . 請求項 1に記載の帯域阻止フィルタにおいて、

前記 1 Z 4波長共振器は、一端に先端開放略 1 / 4波長線路を備えるとともに他端に開放端を備えた構成を有し、前記主線路と略平行な線路区間において、前記先端開放略 1 Z 4波長線路側の線路区間の特性インピーダンスよりも前記開放端側の線路区間の特性インピーダンスを高くしたこと

を特徴とする帯域阻止：

4 . 請求項 3に記載の帯域阻止フィルタにおいて、

前記先端開放略 1 Z 4波長線路は、第 2のインピーダンス不連続構造部を備え、前記先端開放略 1 Z 4波長線路の線路区間において、主線路側の線路区間の特性インピーダンスよりも前記先端開放略 1 / 4波長線路の開放端側の線路区間の特性インピーダンスを低くしたことを特徴とする帯域阻止フィルタ。

5 . 誘電体基板と、ストリップ導体と、 1つあるいは複数の地導体とから成る平面回路形線路を用いて構成され、

入力端子と出力端子とをつなぐ主線路のストリップ導体と、

前記主線路の近傍に前記主線路と略平行に略 1 / 4波長間隔で配置された 1 /

4波長共振器のストリップ導体と

を備えた帯域阻止フィルタにおいて、

前記 1 / 4波長共振器のストリップ導体は、一端に前記地導体と短絡する短絡手段を備えるとともに他端に開放端を備えた構成を有し、

前記短絡手段は、前記 1 Z 4波長共振器のストリップ導体と前記地導体との間を電気的に接続するスルーホールをそれぞれ備えた 2つのショートスタブから構成さること

を特徴とする帯域阻止：

6 . 請求項 5に記載の帯域阻止フィルタにおいて、

前記 1ノ4波長共振器のストリップ導体は、第 1のインピーダンス不連続構造部を備え、前記主線路のストリップ導体に略平行な線路区間を特性インピーダンスの異なる部分に分割すること

を特徴とする帯域阻止：