KR101510727B1 - 프린트 배선판 및 프린트 회로판 - Google Patents

프린트 배선판 및 프린트 회로판 Download PDF

Info

Publication number
KR101510727B1
KR101510727B1 KR1020137009841A KR20137009841A KR101510727B1 KR 101510727 B1 KR101510727 B1 KR 101510727B1 KR 1020137009841 A KR1020137009841 A KR 1020137009841A KR 20137009841 A KR20137009841 A KR 20137009841A KR 101510727 B1 KR101510727 B1 KR 101510727B1
Authority
KR
South Korea
Prior art keywords
wiring
signal
wirings
guard
crosstalk
Prior art date
Application number
KR1020137009841A
Other languages
English (en)
Other versions
KR20130093119A (ko
Inventor
세이지 하야시
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20130093119A publication Critical patent/KR20130093119A/ko
Application granted granted Critical
Publication of KR101510727B1 publication Critical patent/KR101510727B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09318Core having one signal plane and one power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

절연체층을 통하여, 제1 배선층과 제2 배선층을 구비한 프린트 배선에 있어서, 제1 배선층에 설치된 한 쌍의 신호 배선의 사이에는, 상기 제1 배선층에 설치되고 접지전위가 공급된 한 쌍의 신호 배선을 따라 연장하는 적어도 3개의 가드 접지 배선이 설치된다. 이에 따라, 그 한 쌍의 신호 배선간의 배선 영역을 넓히지 않고 크로스토크 노이즈를 저감할 수 있다.

Description

프린트 배선판 및 프린트 회로판{PRINT WIRING BOARD AND PRINT CIRCUIT BOARD }
본 발명은, 전자기기에 탑재된 프린트 배선판에 관한 것이다.
전자기기의 다기능화에 의해, 프린트 배선판상의 회로 동작의 고속화가 진행되고 있다. 신호 배선을 흐르는 전기신호에 있어서, 클록 신호의 동작 주파수는 고주파화되고, 상승시간/하강시간도 짧아지고 있다. 한편, 전자기기는 소형화되고 있는 경향이 있다. 그 때문에, 프린트 배선판은, 신호 배선간의 간격을 가능한 한 좁게 해서, 배선 밀도가 증가하도록 설계되고 있다.
이러한 회로 동작의 고속화와 프린트 배선판의 소형화를 배경으로, 프린트 배선판상의 인접한 신호 배선간의 전자기 결합에 의해 신호 파형이 간섭하는 크로스토크(crosstalk)가 최근 큰 문제가 되고 있다. 크로스토크는, 인접배선에 역치전압을 넘는 리플(ripple)을 야기하여, 그 전자기기의 오동작의 원인이나, 메모리 배선을 통한 병렬 전송에서는 그 인접배선을 흐르는 신호의 지터(jitter)가 되어, 타이밍 마진을 소비하는 원인이 된다.
이러한 크로스토크를 억제하는 수단으로서, 안정 전위를 갖는 1개의 가드(guard) 배선, 예를 들면 1개의 가드 접지 배선이 신호 배선간에 배치되어 있다. 크로스토크를 억제하고 싶은 신호 배선간에 가드 접지 배선을 배치함으로써 신호 배선간의 결합이 저감되어, 크로스토크 억제 효과를 생성한다.
그렇지만, 배선 영역에 설계 제약이 있는 상태에서, 더욱 크로스토크 억제가 필요하게 될 때, 원하는 크로스토크 값으로 크로스토크를 억제할 수 없다. 이러한 문제에 대하여, 일본국 공개특허공보 특개 2005-123520호에는, 신호 배선간에 가드 접지 배선을 2개 설치하는 수단이 기재되어 있다. 이 수단에서는, 신호 배선에 각각 가드 접지를 갖게 하여, 신호 배선간의 결합을 보다 저감시킨다.
그렇지만, 최근의 전자기기의 고속화 및 소형화의 영향으로 인해, 크로스토크는 점점 증가하는 경향이 있다. 전술한 종래의 수단에서는, 크로스토크의 저감 목표치를 달성할 수 없는 경우가 있다. 이 때문에 신호 배선간의 배선 영역이 작은 경우에도 보다 더 크로스토크 억제 효과를 생성하는 프린트 배선판이 요구되고 있었다.
따라서, 종래의 프린트 배선판에 있어서의 크로스토크의 발생에 대해서 고찰했다. 도 5는, 종래의 프린트 배선판의 단면도다. 프린트 배선판(200)은, 절연체층(201)과, 절연체층(201)의 한쪽의 면에 배치된 2개의 신호 배선(202, 203)과, 2개의 신호 배선(202, 203)의 사이에 배치된 2개의 가드 접지 배선(204, 205)을 구비한다. 절연체층(201)의 다른 쪽의 면에는, 접지 플레인(plane)(206)이 배치되어 있다.
신호 배선202에 크로스토크를 발생시키는 원인이 되는 신호가 전송되어, 신호 배선203이 크로스토크를 받는 경우에 대해서 생각한다. 레퍼런스 플레인인 신호 배선 203에 전파하는 크로스토크 노이즈에는, 신호 배선 202로부터 직접 전파하는 직접 크로스토크 성분(211)과, 신호 배선 202로부터 가드 접지 배선(204, 205)을 거쳐 전파하는 다단 크로스토크 성분이 포함된다.
다단 크로스토크 성분에는, 신호 배선 202로부터 가드 접지 배선 204또는 가드 접지 배선 205에 전파하고, 이어서 가드 접지 배선 204 또는 가드 접지 배선 205로부터 신호 배선 203에 전파하는 2단 크로스토크 성분(212)이 포함된다. 그 다단 크로스토크 성분에는, 신호 배선 202로부터 가드 접지 배선 204에 전파하고, 이어서 가드 접지 배선 204로부터 가드 접지 배선 205에 전파하고, 이어서 가드 접지 배선 205로부터 신호 배선 203에 전파하는 3단 크로스토크 성분(213)이 포함된다.
일반적으로, 2개의 배선에 있어서, 한쪽의 배선으로부터 먼 다른 쪽 배선의 끝에서 발생된 크로스토크 노이즈의 파형은 이하의 식으로 나타낸다(Circuits, Interconnections, and Packaging for VLSI, H.B.Bakoglu, Andeddison-Wesley Publishing company(1995)).
수식 1은 다음과 같다.
Figure 112013033757777-pct00001
더 구체적으로, 이 식은, 크로스토크 노이즈가 입력 파형을 한번 미분하여 얻어진 파형을 갖는 것을 나타낸다. 따라서, 직접 크로스토크 성분(211)은, 원래의 신호 파형을 한번 미분하여 얻어진 파형을 갖는다고 간주된다. 2단 크로스토크 성분(212)은, 원래의 신호 파형을 두 번 미분하여 얻어진 파형을 갖는다고 간주된다. 또한, 3단 크로스토크 성분(213)은, 원래의 신호 파형을 세 번 미분하여 얻어진 파형을 갖는다고 간주된다.
신호 배선(202)을 흐르는 고주파의 신호 파형을 cosθ라고 나타내는 경우에 대해서 고찰한다. 직접 크로스토크 성분(211)의 파형은 한번 미분하여 얻어진 -sinθ로 나타낸다. 2단 크로스토크 성분(212)의 파형은 신호 파형 cosθ를 두 번 미분하여 얻어진 -cosθ로 나타낸다. 3단 크로스토크 성분(213)의 파형은 신호 파형 cosθ를 세 번 미분하여 얻어진 +sinθ로 나타낸다. 더 구체적으로, 크로스토크가 발생해서 도체간을 전파할 때마다, 파형의 위상이 변화된다.
이 때, 직접 크로스토크 성분(211)의 -sinθ로 나타낸 파형과, 3단 크로스토크 성분(213)의 +sinθ로 나타낸 파형은, 180도 위상이 다르기 때문에 서로 상쇄된다. 그러므로, 이것들의 성분은 저감된다. 그렇지만, 2단 크로스토크 성분(212)의 -cosθ로 나타낸 파형을 상쇄하는 성분이 있지 않다. 따라서, 이 성분이 최종적으로 신호 배선(203)에서 합성된 크로스토크 노이즈로서 그대로 보인다.
더 구체적으로, 가드 접지 배선은 배선이므로, 다단 크로스토크 성분의 경로가 된다. 전술한 종래의 구성에서는, 2단 크로스토크 성분을 저감할 수 없다. 그러므로, 크로스토크 노이즈를 더욱 저감하는 것이 어렵다.
특허문헌 1: 일본국 공개특허공보 특개 2005-123520호
비특허문헌 1: Circuits, Interconnections, and Packaging for VLSI, H.B.Bakoglu, Andeddison-Wesley Publishing company(1995)
본 발명은, 한 쌍의 신호 배선간의 배선 영역을 넓히지 않고 크로스토크 노이즈를 저감할 수 있는 프린트 배선판을 제공하는 것을 목적으로 한다.
본 발명의 일 국면에 따른 프린트 배선판은, 절연체층과, 상기 절연체층의 한쪽의 면에 형성된 제1 배선층을 구비하고, 상기 제1 배선층은, 한 쌍의 신호 배선과, 상기 한 쌍의 신호 배선 사이에 설치되고 그 한 쌍의 신호 배선을 따라 서로 떨어져 이격된 3개이상의 가드 배선을 구비하고, 상기 가드 배선 각각에는, 기준전위 혹은 전원전위가 공급된다.
본 발명의 또 다른 특징들 및 국면들은, 첨부도면을 참조하여 이하의 예시적 실시예들의 상세한 설명으로부터 명백해질 것이다.
본 명세서에 포함되고 그 일부를 구성하는 첨부도면들은, 본 발명의 예시적 실시예들, 특징들 및 국면들을 나타내고, 이 설명과 함께, 본 발명의 원리를 설명하는 역할을 한다.
도 1a는 예시적 실시예에 따른 프린트 배선판의 평면도다.
도 1b는 상기 예시적 실시예에 따른 프린트 배선판의 단면도다.
도 2는 상기 예시적 실시예에 따른 프린트 배선판의 확대 평면도다.
도 3a는 예시의 프린트 배선판에 있어서의 크로스토크의 해석 결과를 나타내는 그래프다.
도 3b는 종래 예의 프린트 배선판에 있어서의 크로스토크의 해석 결과를 나타내는 그래프다.
도 4는 예시의 프린트 배선판에 있어서의 크로스토크의 해석 결과를 나타내는 그래프다.
도 5는 종래 예의 프린트 배선판의 단면도다.
이하, 본 발명의 각종 예시적 실시예, 특징 및 국면을 첨부도면을 참조하여 상세히 설명한다.
도 1a 및 1b는, 본 발명의 예시적 실시예에 따른 프린트 배선판의 개략적인 구성을 나타내고, 이때, 도 1a는 프린트 배선판의 평면도, 도 1b는 도 1a의 A-A'선을 따라서의 프린트 배선판의 부분 단면도다. 도 1a에 나타나 있는 바와 같이, 본 예시적 실시예에서는, 프린트 배선판(101) 위에 각각 제1 반도체 소자 및 제2 반도체 소자인 제1 반도체 집적회로(109) 및 제2 반도체 집적회로(110)가 실장되어서, 프린트 회로판(100)이 구성되어 있다.
프린트 배선판(101)은, 도 1b에 나타나 있는 바와 같이, 절연체층(102)과, 절연체층(102)의 한쪽의 면에 적층된 제1 배선층(121)과, 절연체층(102)의 다른 쪽의 면에 적층된 제2 배선층(122)을 구비하고 있다. 본 발명에 있어서의 절연체층은, 유리 에폭시와 같은 유전체층을 포함하여도 된다.
제1 배선층(121)에는, 제1 반도체 집적회로(109)와 제2 반도체 집적회로(110)를 연결시키는 배선이 설치된다. 더 구체적으로, 제1 배선층(121)에는, 한 쌍의 반도체 집적회로 109, 110사이에서 클록 신호등의 직사각형 파도 모양의 펄스 신호(디지털 신호)를 전송하기 위한 한 쌍의 신호 배선이 설치된다. 더 구체적으로, 제1 배선층(121)에는, 제1 신호 배선(103)과 제2 신호 배선(104)이 배치되어 있다. 각 신호 배선(103,104)을 전송하는 펄스 신호는, 기준전위와 전원전위와의 사이에서 변경한다.
본 예시적 실시예에서, 기준전위는 접지 전위다. 더 구체적으로, 펄스 신호는 하이레벨이 전원전위이고, 로(low) 레벨이 접지 전위다. 본 예시적 실시예에서는, 제1 배선층(121)에 복수의 신호 배선(신호 배선103,104이외는 도면에 나타내지 않는다)이 배치되어 있다. 본 예시적 실시예에서는, 이 복수의 신호 배선 중, 인접하는 2개의 신호 배선(103, 104)을 대상으로 삼고 있다.
상기 신호 배선(103, 104)은 서로 평행하다. 도 1a에서는, 한 쌍의 신호 배선(103, 104)을 모식적으로 도시하고 있다. 그 한 쌍의 신호 배선(103, 104)은, 도 1a에서 L자형 모양으로 곡선을 이루고 있지만, 직선 모양등의 여러 가지의 모양으로 형성된다. 예를 들면, 기판상의 (도면에 나타내지 않은) 다른 배선을 회피하기 위해서, 여러 가지 상황을 생각할 수 있다. 예를 들면, 신호 배선(103, 104)은 부분적으로 크랭크 모양이 된다. 또는, 한쪽의 신호 배선에 대하여 다른 쪽의 신호 배선이 비스듬해지는 부분이 존재한다.
따라서, 상기 신호 배선(103, 104)이 서로 평행한 상태는, 상기 신호 배선(103, 104)이 각각의 부분에서 서로 약간 비평행한 경우도 포함한다.
제2 배선층(122)에는, 플레인 도체로서의 접지 플레인(108)이 설치된다. 본 예시적 실시예에서, 이 접지 플레인(108)은, 각 신호 배선(103, 104)을 흐르는 신호에 있어서의 접지 전위와 동일 레벨의 전위가 공급되도록 (도면에 나타내지 않은) 금속 케이싱(casing)에 접지되어 있다.
본 예시적 실시예에서, 제1 배선층(121)은, 한 쌍의 신호 배선(103, 104)의 사이에 설치된 가드 배선으로서의 3개의 가드 접지 배선을 구비한다. 더 구체적으로, 신호 배선 103으로부터 신호 배선 104를 향하여, 제1 가드 접지 배선(105), 제2 가드 접지 배선(106) 및 제3 가드 접지 배선(107)이 순차로 설치된다. 가드 접지 배선(105, 106, 107)은, 서로 떨어져 이격되어 있다.
각 가드 접지 배선(105, 106, 107)은, 한 쌍의 신호 배선(103, 104)을 따라 신호 배선(103, 104)의 길이방향으로 연장되어 있다. 달리 말하면, 각 가드 접지 배선(105, 106, 107)은, 한 쌍의 신호 배선(103, 104)과 평행하게 연장되어 있다. 따라서, 각 가드 접지 배선(105, 106, 107)은 서로 평행하다.
가드 접지 배선(105, 106, 107)이 서로 평행한 상태는, 길이방향 모두의 각 영역에서 서로 평행한 경우이외에, 길이방향의 그들 각각의 영역의 일부분에서 서로 약간 비평행한 경우를 포함하기도 한다.
그 가드 접지 배선을 각각 다른 전위로 설정하면, 그 배선들을 서로 근접시켰을 때에 다른 전위의 배선간에서 쇼트(short)의 가능성이 증가된다. 이 때문에, 배선간의 거리를 넓히지 않으면 안 된다. 한편, 본 예시적 실시예에서는, 가드 접지 배선(105, 106, 107)은, 접지 플레인(108)에 전기적으로 접속되어서, 각각 동일 레벨의 접지 전위를 갖는다.
가드 접지 배선(105, 106, 107)의 각각의 전위 레벨을 균일하게 함으로써 쇼트의 문제는 없어진다. 가드 접지 배선(105, 106, 107)간의 간격을 좁힐 수 있어, 프린트 배선판(101)의 소형화가 가능해진다. 접지 플레인(108)과 가드 접지 배선(105, 106, 107)이 접지 전위이므로, 공진에 의한 특성열화를 초래하지 않는다.
도 2는 3개의 가드 접지 배선과 접지 플레인을 접속하는 비아부(via unit)의 확대 평면도를 나타낸다. 이 도 2에 나타나 있는 바와 같이, 절연체층(102)에는, 한 쌍의 신호 배선(103, 104)의 사이의 배선 영역에 절연체층(102)을 관통하는 1개의 비아 홀(hole)(111)이 설치된다. 절연체층(102)의 한쪽의 면에는, 비아 홀(111)을 둘러싸서 비아 홀(111)에 전기적으로 접속된 비아 패드(112)가 설치된다.
이 비아 패드(112)는, 3개의 가드 접지 배선(105, 106, 107)을 가로지르고, 3개의 가드 접지 배선(105, 106, 107)을 서로 전기적으로 접속한다. 비아 홀(111)은, 도시되지 않은, 절연체층(102)의 다른 쪽의 면에 접지 플레인(108)에 전기적으로 접속되어 있다.
따라서, 상기 3개의 가드 접지 배선(105, 106, 107)은, 1개의 비아 홀(111)을 통해 접지 플레인(108)에 전기적으로 접속되어 있다. 이에 따라, 각 가드 접지 배선(105, 106, 107)은, 접지 플레인(108)에 전기적으로 접속되어서 전위가 안정하고, 보다 크로스토크 억제 효과를 향상시킬 수 있다.
1개의 비아 홀(111)은, 각 가드 접지 배선(105, 106, 107)을 접지 플레인(108)에 접속한다. 따라서, 각 가드 접지 배선(105, 106, 107)에 대응하는 비아 홀 및 비아 패드를 배치하는 경우보다도, 한 쌍의 신호 배선(103, 104)의 사이의 배선 영역의 확대를 크게 억제할 수 있다.
본 발명에 있어서, 접지 플레인(108)은 반드시 필수적인 구성이 아니다. 그렇지만, 접지 플레인(108)의 제공은, 전술한 공진에 의한 전송 신호의 특성열화와, 비아 홀(111)을 통해 가드 접지 배선(105, 106, 107)에 안정한 전위를 공급하기 용이함을 고려하면, 가장 바람직한 형태다.
이하에, 프린트 배선판(101)의 한쪽의 신호 배선(103)을 통해 신호를 흘리는 경우에 다른 쪽의 신호 배선(104)에 일어나는 크로스토크에 관하여 설명한다. 신호 배선(103)에 클록 신호 등의 펄스 신호가 입력되는 경우에, 그 미분파형인 고주파 성분을 갖는 크로스토크 노이즈가 신호 배선(104)에 일어난다. 크로스토크 노이즈에서는, 고주파 성분이 문제가 되기도 한다. 이 때문에, 고주파 성분의 파형을 cosθ로서 설명한다.
도 1b에 나타나 있는 바와 같이, 신호 배선(103)을 전파하는 신호의 에너지가 신호 배선(104)에 전파해서 크로스토크로서 보일 때까지 복수의 경로가 있다. 몇 번 다른 도체를 신호 에너지가 경유했는지에 따라 상기 경로들이 분류될 수 있다.
신호 배선(104)에 전파하는 크로스토크 노이즈에는, 신호 배선(103)으로부터 직접 전파하는 경로를 따라 가는 직접 크로스토크 성분(113)과, 신호 배선(103)으로부터 가드 접지 배선(105, 106, 107)을 통해 전파하는 경로를 따라 가는 다단 크로스토크 성분이 있다. 다단 크로스토크 성분에는, 2단 크로스토크 성분(114)과, 3단 크로스토크 성분(115)과, 4단 크로스토크 성분(116)이 있다.
2단 크로스토크 성분(114)은, 어느 한쪽의 가드 접지 배선에 한번 전파하고, 신호 배선(104)에 전파하는 크로스토크 노이즈다. 2단 크로스토크 성분(114)의 전파 경로의 수는 3개이다.
더 구체적으로, 신호 배선 103, 가드 접지 배선 105 및 신호 배선 104의 경로와, 신호 배선 103, 가드 접지 배선 106 및 신호 배선 104의 경로와, 신호 배선 103, 가드 접지 배선 107 및 신호 배선 104의 경로가 있다.
3단 크로스토크 성분(115)은, 어느 한쪽의 가드 접지 배선에 한번 전파하고, 다른 가드 접지 배선에 다시 한번 전파한 후, 신호 배선 104에 전파하는 크로스토크 노이즈다. 3단 크로스토크 성분(115)의 전파 경로의 수는 3개이다.
더 구체적으로, 신호 배선 103, 가드 접지 배선 105, 가드 접지 배선 106 및 신호 배선 104의 경로와, 신호 배선 103, 가드 접지 배선 105, 가드 접지 배선 107, 신호 배선 104의 경로와, 신호 배선 103, 가드 접지 배선 106, 가드 접지 배선 107, 및 신호 배선 104의 경로가 있다.
4단 크로스토크 성분(116)은, 신호 배선 103으로부터, 3개의 모든 가드 접지 배선(105, 106, 107)을 통해 순차로 전파하고, 신호 배선 104에 전파하는 크로스토크 노이즈다.
크로스토크는, 배선을 한번 통과할 때마다, 한번 미분된 파형을 갖는 것이 알려져 있다. 그 때문에, 신호 배선 103에 cosθ의 신호를 전송하면, 직접 크로스토크 성분(113)은, 신호 배선(104)에서 -sinθ로 나타낸 위상을 갖는 크로스토크 파형으로서 나타난다.
2단 크로스토크 성분(114)은, 신호 배선(104)에서 -cosθ로 나타낸 위상을 갖는 크로스토크 파형으로서 나타난다. 3단 크로스토크 성분(115)은, 신호 배선(104)에서 +sinθ로 나타낸 위상을 갖는 크로스토크 파형으로서 나타난다. 4단 크로스토크 성분(116)은, 신호 배선(104)에서 +cosθ로 나타낸 위상을 갖는 크로스토크 파형으로서 나타난다.
따라서, 신호 배선(104)에 있어서, -sinθ로 나타낸 파형의 직접 크로스토크 성분(113)과, +sinθ로 나타낸 파형의 3단 크로스토크 성분(115)이 서로 상쇄된다.
또한, 신호 배선(104)에 있어서, -cosθ로 나타낸 파형의 2단 크로스토크 성분(114)과, +cosθ로 나타낸 파형의 4단 크로스토크 성분(116)이 서로 상쇄된다. 그러므로, 3개의 가드 접지 배선(105, 106, 107)을 한 쌍의 신호 배선(103, 104)의 사이에 배치함으로써, 모든 크로스토크 성분이 각각 상쇄되는 상대의 크로스토크 성분이 존재한다.
신호 배선(103)에 흐르는 신호가 sin(θ+α)인 경우에도, 크로스토크 성분이 마찬가지로 서로 상쇄된다. 클록 신호 등의 펄스 신호는, 주파수가 다른 정현파의 합성으로 나타낼 수 있으므로, 크로스토크 성분은 각 주파수 성분에 있어서도 마찬가지로 서로 상쇄된다.
상술한 것처럼, 상기 신호 배선(103, 104)의 사이에 3개의 가드 접지 배선(105, 106, 107)을 배치한다. 그러므로, 한쪽의 신호 배선 103에 신호가 흐를 때 신호 배선 104에 일어나는 크로스토크 노이즈를 크게 저감할 수 있다.
상기 예시적 실시예에 의거하여 본 발명을 설명했지만, 본 발명은 이것에 한정되지 않는다. 상기 예시적 실시예에서는, 가드 배선으로서의 가드 접지 배선의 수가 3개이었지만, 가드 배선의 수는 3개이상이어도 되고, 이 경우에, 상기 예시적 실시예와 같은 효과를 얻을 수 있다.
상기 예시적 실시예에서는, 플레이트 도체가 접지 플레인이며, 각 가드 배선이 접지 플레인에 접속되어서 기준전위인 접지 전위가 공급되는 가드 접지 배선이었지만, 본 발명은 이 구성에 한정되지 않는다. 더 구체적으로, 신호에 대한 레퍼런스 플레인은 전원전압의 전위 레벨에 있어도 되어, 플레인 도체에는 전원전위가 공급되고, 각 가드 배선이 플레인 도체에 접속되어서 전원전위가 공급되고, 이 경우에도 같은 효과를 얻는다.
상기 예시적 실시예에서는, 신호가 펄스 신호이었지만, 본 발명은 이것에 한정되지 않는다. 모든 파형의 신호에 대하여 상기 예시적 실시예와 같은 효과를 얻을 수 있다.
예시 1
도 3a 및 3b는, 본 예시의 프린트 배선판 및 종래 예의 프린트 배선판에 있어서 발생한 크로스토크의 해석 결과를 나타낸다. 도 3a는 본 예시의 프린트 배선판에 있어서 발생한 크로스토크 노이즈의 해석 결과를 도시한 도면이다.
배선의 사양에 관해서, 신호 배선(103, 104)은, 모두 도체폭이 0.125mm이고, 가드 접지 배선(105, 106, 107)은 모두 도체폭이 0.12mm이었다. 신호 배선 103과 가드 접지 배선 105 사이의 간격과, 신호 배선 104와 가드 접지 배선 107 사이의 간격은, 모두 0.125mm이었다.
가드 접지 배선 105와 가드 접지 배선 106 사이의 간격과, 가드 접지 배선 106과 가드 접지 배선 107 사이의 간격은, 모두 0.12mm이었다. 따라서, 3개의 가드 접지 배선(105, 106, 107)간의 간격을 포함하는 총 폭은, 0.6mm이었다.
일반적으로 1개의 가드 접지 배선을 신호 배선간에 배치할 경우, 가드 접지 배선의 폭은, 가드 접지 배선과 레퍼런스 플레인을 접속하기 위한 비아 패드의 직경만 확보하여도 된다. 판두께가 1.6mm의 프린트 배선판에 많이 사용되어진 구멍지름 0.3mm의 비아 홀의 패드 지름은, 약 0.6mm이어도 된다.
본 예시적 실시예에 있어서의 3개의 가드 접지 배선(105, 106, 107)의 총 폭 0.6mm은 용이하게 실현 가능하다. 한층 더, 각 가드 접지 배선(105, 106, 107)의 도전체 폭 0.12mm와, 가드 접지 배선간의 간격 0.12mm도 제조성을 크게 방해하는 사양이 아니고 일반적으로 사용된 사양이며, 용이하게 실현 가능하다. 신호 배선(103, 104) 각각의 길이는 100mm이고, 제1 배선층(121)과 제2 배선층(122) 사이의 거리는 0.2mm이었다.
이상의 구성에 있어서, 입력 신호로서 진폭 1V, 주파수 400MHz의 클록 신호를 전송했을 때, 크로스토크 노이즈는 도 3a에 나타낸 것과 같은 전압파형을 갖는다. 이때, 크로스토크 노이즈의 전압파형의 최대진폭은, 약195mV이었다.
도 3b는, 도 5의 종래 예에서 2개의 가드 접지 배선(204, 205)을 신호 배선 202와 203 사이에 삽입한 프린트 배선판에서 발생한 크로스토크 노이즈의 해석 결과를 나타낸다.
배선의 사양에 관해서, 신호 배선 202와 신호 배선 203은, 도체폭 0.125mm, 신호 배선간의 거리, 배선 면적도 본 예시와 마찬가지이었다. 2개의 가드 접지 배선(204, 205)과 이에 각각 보다 가까운 신호 배선(202, 203) 사이의 거리도, 본 예시와 같이 0.125mm이었다.
2개의 가드 접지 배선(204, 205)의 도체폭은 모두 0.2mm이고, 가드 접지 배선간의 간격은 0.2mm이었다. 입력하는 신호와 배선길이도 본 예시에서 같은 조건으로 해석을 행하였다. 이때, 크로스토크 노이즈의 전압파형의 최대진폭은 약 224mV이었다.
크로스토크 노이즈 억제의 목표를 상기 신호 진폭 1V의 20%인 200mV로 설정했을 때에, 크로스토크 노이즈는 도 3b에 나타낸 것과 같은 종래 예에서는 상기 목표를 상회한 224mV이었다. 한편, 도 3a에 나타낸 본 예시에서는, 배선 면적이 종래의 예시와 동일하면서, 상기 목표 이하인 195mV로 크로스토크 노이즈를 억제할 수 있었다.
가드 접지배선의 수가 3개이상이여도, 어느쪽의 가드 접지배선을 통한 다중 크로스토크에 대하여 항상 상쇄 성분이 발생한다. 따라서, 상기 메커니즘에 의한 크로스토크 노이즈 저감 효과를 얻을 수 있다.
이하, 앞서 말한 것을 구체적인 예를 들어서 설명하겠다. 도 4는, 신호 배선간 거리가 0.85mm의 일정한 값인 상태에서, 신호 배선간에 배치하는 가드 접지 배선의 갯수를 변화시켰을 때의, 신호 배선에 발생한 크로스토크 노이즈의 파형을 나타낸다. 신호 배선 폭은 0.125mm이고, 신호 배선길이는 100mm이다. 입력신호는, 진폭이 1.0V이고 주파수가 400MHz인 클록 신호다. 신호 배선이 있는 배선층과 접지 플레인의 간격은 0.2mm이다.
전압파형(601)은, 가드 접지 배선이 없을 때에 발생된 크로스토크 노이즈의 전압파형이다. 신호 배선간의 간격은 0.85mm이다. 전압파형(602)은, 각 신호 배선으로부터 0.125mm 이격되고 폭이 0.6mm인 가드 접지 배선이 신호 배선간에 1개 존재할 때 발생된 크로스토크 노이즈의 전압파형이다.
전압파형(603)은, 가드 접지 배선이 신호 배선간에 2개 존재할 때 발생한 크로스토크 노이즈의 전압파형이다. 이 때의 단면형상은, 2개의 신호 배선의 폭이 모두 0.125mm이며, 2개의 가드 접지 배선의 폭이 모두 0.2mm이다. 가드 접지 배선과 신호 배선간의 간격은 0.125mm이고, 가드 접지 배선간의 간격은 0.2mm이다.
전압파형(604)은, 가드 접지 배선이 신호 배선간에 3개 존재할 때 발생한 크로스토크 노이즈의 전압파형이다. 이 때의 단면형상은, 2개의 신호 배선의 폭이 모두 0.125mm이며, 3개의 가드 접지 배선의 폭이 모두 0.12mm이다. 가드 접지 배선과 신호 배선간의 간격은 0.125mm이고, 가드 접지 배선간의 간격은 0.12mm이다.
전압파형(605)은, 가드 접지 배선이 신호 배선간에 4개 존재할 때 발생한 크로스토크 노이즈의 전압파형이다. 이 때의 단면형상은, 2개의 신호 배선의 폭이 모두 0.125mm이며, 4개의 가드 접지 배선의 폭이 모두 0.086mm이다. 가드 접지 배선과 신호 배선간의 간격은 0.125mm이고, 가드 접지 배선간의 간격은 0.086mm이다.
전압파형(606)은, 가드 접지 배선이 신호 배선간에 5개 존재할 때 발생한 크로스토크 노이즈의 전압파형이다. 이 때의 단면형상은, 2개의 신호 배선의 폭이 모두 0.125mm이며, 5개의 가드 접지 배선의 폭이 모두 0.066mm이다. 가드 접지 배선과 신호 배선간의 간격은 0.125mm이고, 가드 접지 배선간의 간격은 0.066mm이다.
표 1에는, 상기 전압파형(601∼606)의 신호 배선에 발생한 크로스토크 노이즈의 전압의 최대진폭을 열거하고 있다.
[표 1]
Figure 112013033757777-pct00002
가드 접지 배선이 없을 때 얻어진 크로스토크 전압의 피크치 499mV는, 가드 접지 배선이 1개 신호배선간에 삽입될 때의 전압의 피크치 304mV로 저감되고, 가드 접지 배선이 2개 신호배선간에 삽입될 때의 전압의 피크치 224mV로 저감된다. 한층 더, 가드 접지 배선 수를 3개로부터 5개까지 늘리는 경우 크로스토크 전압의 피크치는 195mV, 181mV 및 161mV로 한층 더 감소된다. 가드 접지를 3개이상 설치함으로써 크로스토크 노이즈의 저감 효과를 생성한다.
본 발명을 예시적 실시예들을 참조하여 기재하였지만, 본 발명은 상기 개시된 예시적 실시예들에 한정되지 않는다는 것을 알 것이다. 아래의 청구항의 범위는, 모든 변형, 동등한 구조 및 기능을 포함하도록 아주 넓게 해석해야 한다.
본 출원은, 여기서 전체적으로 참고로 포함된, 2010년 9월 24일에 제출된 일본국 특허출원번호 2010-214393의 이점을 주장한다.

Claims (5)

  1. 절연체층;
    상기 절연체층의 한쪽의 면에 형성된 제1 배선층; 및
    상기 절연체층의 다른 쪽의 면에 형성된 제 2 배선층을 구비한 프린트 배선판으로서,
    상기 제1 배선층은,
    한 쌍의 신호 배선과,
    상기 한 쌍의 신호 배선의 사이에 설치되고, 상기 한 쌍의 신호 배선을 따라 서로 이격된, 적어도 3개의 가드 배선을 구비하고,
    상기 제2 배선층에는 상기 가드 배선과 같은 전위의 플레인(plane) 도체가 설치되어 있고,
    상기 가드 배선 각각에는, 기준전위 혹은 전원전위가 공급되고,
    상기 가드 배선은 5개 이하이고,
    상기 가드 배선은, 상기 절연체층에 설치된 비아 홀을 통해서 상기 플레인 도체에 전기적으로 접속되어 있는, 프린트 배선판.
  2. 삭제
  3. 삭제
  4. 절연체층의 한쪽의 면에 제 1 배선층이 형성되고, 상기 절연체층의 다른 쪽의 면에는 제 2 배선층이 형성되어 있고, 상기 제 1 배선층에는 한 쌍의 신호배선이 설치되고, 상기 제 2 배선층에는 가드 배선과 같은 전위가 공급되는 플레인 도체가 설치된 프린트 배선판과,
    상기 프린트 배선판에 실장되고, 상기 한 쌍의 신호배선의 양단에 접속된 제 1, 제 2의 반도체 집적회로를 갖고,
    상기 제 1 배선층의 상기 한 쌍의 신호배선 사이에는, 상기 한 쌍의 신호배선을 따라서 3개 이상의 가드 배선이 서로 이격되어 설치되어 있고, 상기 가드 배선의 전위는 모두 접지 전위 혹은 모두 전원 전위가 공급되고,
    상기 3개 이상의 가드 배선은, 상기 절연체층에 설치된 비아 홀을 통해서 상기 플레인 도체에 전기적으로 접속되어 있는, 프린트 회로판.



  5. 삭제
KR1020137009841A 2010-09-24 2011-09-16 프린트 배선판 및 프린트 회로판 KR101510727B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-214393 2010-09-24
JP2010214393A JP5610953B2 (ja) 2010-09-24 2010-09-24 プリント配線板及びプリント回路板
PCT/JP2011/071777 WO2012039489A2 (en) 2010-09-24 2011-09-16 Noise filter and transmission apparatus

Publications (2)

Publication Number Publication Date
KR20130093119A KR20130093119A (ko) 2013-08-21
KR101510727B1 true KR101510727B1 (ko) 2015-04-10

Family

ID=44898142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137009841A KR101510727B1 (ko) 2010-09-24 2011-09-16 프린트 배선판 및 프린트 회로판

Country Status (5)

Country Link
US (1) US9198279B2 (ko)
JP (1) JP5610953B2 (ko)
KR (1) KR101510727B1 (ko)
CN (1) CN103120033B (ko)
WO (1) WO2012039489A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10617009B1 (en) 2019-07-31 2020-04-07 Google Llc Printed circuit board connection for integrated circuits using two routing layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002117726A (ja) * 2000-10-06 2002-04-19 Canon Inc フレキシブルケーブル
KR20070046732A (ko) * 2005-10-31 2007-05-03 소니 가부시끼 가이샤 가요성 기판, 광송수신 모듈 및 광송수신 장치
KR100744535B1 (ko) * 2006-09-05 2007-08-01 포항공과대학교 산학협력단 누화 간섭을 감소시키는 가드 트레이스 패턴 및 상기 가드트레이스 패턴을 구비하는 인쇄회로기판

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845311A (en) * 1988-07-21 1989-07-04 Hughes Aircraft Company Flexible coaxial cable apparatus and method
US6133805A (en) * 1996-10-31 2000-10-17 The Whitaker Corporation Isolation in multi-layer structures
US20020157865A1 (en) * 2001-04-26 2002-10-31 Atsuhito Noda Flexible flat circuitry with improved shielding
US6894424B2 (en) * 2003-04-14 2005-05-17 Agilent Technologies, Inc. High frequency push-mode latching relay
US6885133B2 (en) * 2003-04-14 2005-04-26 Agilent Technologies, Inc. High frequency bending-mode latching relay
US6900578B2 (en) * 2003-04-14 2005-05-31 Agilent Technologies, Inc. High frequency latching relay with bending switch bar
JP4371766B2 (ja) * 2003-10-20 2009-11-25 Necインフロンティア株式会社 プリント配線板
JP2005223127A (ja) * 2004-02-05 2005-08-18 Sharp Corp 平行導体板伝送路
JP4746852B2 (ja) * 2004-06-30 2011-08-10 ソニーケミカル&インフォメーションデバイス株式会社 伝送ケーブルの製造方法
US7589559B2 (en) * 2006-12-20 2009-09-15 Silicon Image, Inc. Current mode circuitry to modulate a common mode voltage
JP5159136B2 (ja) * 2007-03-28 2013-03-06 株式会社東芝 電子機器
JP5571871B2 (ja) * 2007-10-30 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2009231557A (ja) * 2008-03-24 2009-10-08 Elpida Memory Inc 半導体モジュール及び半導体装置の配置方法
CN102067447A (zh) * 2008-06-16 2011-05-18 株式会社村田制作所 弹性边界波装置
JP5316124B2 (ja) 2009-03-13 2013-10-16 日産自動車株式会社 レーザー溶接装置
WO2011063105A2 (en) * 2009-11-18 2011-05-26 Molex Incorporated Circuit board with air hole
KR101339493B1 (ko) * 2012-05-14 2013-12-10 삼성전기주식회사 프로브 카드용 공간 변환기 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002117726A (ja) * 2000-10-06 2002-04-19 Canon Inc フレキシブルケーブル
KR20070046732A (ko) * 2005-10-31 2007-05-03 소니 가부시끼 가이샤 가요성 기판, 광송수신 모듈 및 광송수신 장치
KR100744535B1 (ko) * 2006-09-05 2007-08-01 포항공과대학교 산학협력단 누화 간섭을 감소시키는 가드 트레이스 패턴 및 상기 가드트레이스 패턴을 구비하는 인쇄회로기판

Also Published As

Publication number Publication date
WO2012039489A3 (en) 2012-05-31
JP2012069813A (ja) 2012-04-05
JP5610953B2 (ja) 2014-10-22
CN103120033B (zh) 2016-01-20
US20130161084A1 (en) 2013-06-27
US9198279B2 (en) 2015-11-24
KR20130093119A (ko) 2013-08-21
CN103120033A (zh) 2013-05-22
WO2012039489A2 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
KR101176800B1 (ko) 노이즈 억제 및 신호 특성 개선을 위한 전자파 억제 구조물의 배치 구조
US9112475B2 (en) EBG structure and circuit board
JP6422395B2 (ja) 回路基板
JP5409312B2 (ja) 多層プリント回路板
WO2006112010A1 (ja) 電子装置
JP5392131B2 (ja) 配線基板
WO2014045792A1 (ja) 回路基板及び電子機器
US20100283124A1 (en) Semiconductor device
JP5669499B2 (ja) プリント回路板
KR101510727B1 (ko) 프린트 배선판 및 프린트 회로판
Shiue et al. Common-mode noise reduction schemes for weakly coupled differential serpentine delay microstrip lines
JP4371766B2 (ja) プリント配線板
JP2007242745A (ja) プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド
JP4626339B2 (ja) プリント基板、デジタルアナログ混成回路およびシールドパターン
JP2014003090A (ja) 回路基板
US7385455B2 (en) Monolithic integrated circuit with integrated interference suppression device
JP6399969B2 (ja) プリント基板
JP2023010560A (ja) 高速差動信号トレース用のマルチバンド放射低減フィルタ
JP2006173401A (ja) プリント配線板
JP2005294502A (ja) コネクタ端子を有する電子回路ユニットおよび回路基板
JP2015220278A (ja) プリント回路板
JP2017017254A (ja) 多層プリント基板
JP2018107221A (ja) 多層回路基板
JP2006332463A (ja) 配線基板
JP2010153557A (ja) 配線基板及び配線モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190404

Year of fee payment: 5