JP2007242745A - プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド - Google Patents

プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド Download PDF

Info

Publication number
JP2007242745A
JP2007242745A JP2006060486A JP2006060486A JP2007242745A JP 2007242745 A JP2007242745 A JP 2007242745A JP 2006060486 A JP2006060486 A JP 2006060486A JP 2006060486 A JP2006060486 A JP 2006060486A JP 2007242745 A JP2007242745 A JP 2007242745A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
pattern
power supply
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006060486A
Other languages
English (en)
Inventor
Yuichi Mabuchi
雄一 馬淵
Atsushi Nakamura
篤 中村
Toru Hayashi
亨 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006060486A priority Critical patent/JP2007242745A/ja
Publication of JP2007242745A publication Critical patent/JP2007242745A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】マイコンなどの能動回路を搭載するプリント回路基板で発生し、EMIの原因となるコモンモード電流を抑制することが可能な技術を提供する。
【解決手段】能動回路へ電力を供給するための電源パターンとGNDパターンとを有するプリント回路基板において、能動回路が駆動することで発生する高周波電流のうち、電源パターン117とGNDパターン114を流れる高周波電流に対し、その位相差が互いに逆向きとなる位置にキャパシタ107が実装されている。特に、電源パターン117とGNDパターン114を流れる高周波電流の位相差が、180度±5度の範囲内である。
【選択図】図3

Description

本発明は、プリント回路基板及び半導体装置、並びに本手法によるマイコン低ノイズ実装法を説明するユーザガイドの技術に関し、特に、マイコンなどの能動回路を搭載する電子機器において、その電子機器からの不要電磁放射(EMI)を抑制する実装技術に適用して有効な技術に関するものである。
近年、LSIやメモリなどのデジタルデバイスの高速化や高密度実装化に伴い、これらを搭載した電子機器からの不要電磁放射による他の電子機器への障害(EMI)が問題となっている。このEMIにより、他の電子回路に電波受信妨害や誤動作などを引き起こすばかりか、自らの回路にも悪影響を及ぼす。このため、デジタルデバイスの低EMI実装法の開発が重要となっている。
電子機器からのEMIの主因として、LSIなどのデジタルデバイス内部回路の高速スイッチング動作で発生する高周波電流が考えられる。この高周波電流によりLSIが実装されるPCB(Printed Circuit Board:プリント回路基板)の電源−グランド層が励振されて共振を起こすことや、PCBへ伝播した高周波電流がさらに、外部からの電力供給や信号送受信の目的で取り付けられたハーネスへと伝播し、このハーネスがアンテナとして作用することで不要電磁放射が発生すると考える。特に、自動車機器で問題となるラジオノイズ周波数帯域(〜200MHz)では、ハーネスの電源線およびグランド線を同じ位相で流れる高周波電流(コモンモード電流)がEMIの主因となる。このため、ハーネスが取り付けられた電子機器において、このコモンモード電流の発生をいかに抑えるかが重要となる。
マイコンなどのデジタルデバイスが実装された電子機器におけるコモンモード電流の発生要因は、主に以下の2つがあると考える。1つは、LSIからの高速な信号出力配線や発振回路などの電位変動が激しい部分と他の配線との電気的な結合により発生する成分がある(電位変動駆動タイプ)。他方は、プリント回路基板の電源パターン/グランド(GND)パターンなど、高周波電流が多く流れる部分における配線インピーダンスのアンバランスによる不用意な反射などによる成分があると考える(電流駆動タイプ)。前者の電位変動駆動タイプは、電流スペクトルにおいてマイコン動作周波数や信号駆動周波数の偶数倍に強いピークを持つ。一方で後者は、電流スペクトルにおいてマイコン動作周波数の奇数倍に強いピークを持つ。
従来、電子機器においてEMIを直接励振するコモンモード電流を抑制する方法として、このコモンモード電流を引き起こす要因となる高周波電流がLSIからプリント回路基板上の配線へ拡散するのを防止する方法が用いられている。例えば、特許文献1〜4などがある。
特開2001−119110号公報 特開2001−267702号公報 特開2003−297963号公報 特開2003−223997号公報
ところで、前記特許文献1では、マイコン内部で発生した高周波電流の外部への拡散を防止するために、電源パターンにパターンによるインダクタを形成し、低周波数通過型フィルタの効果を高めている。また、前記特許文献2〜4では、マイコンの出来るだけ近傍に、高周波電流バイパス用のキャパシタを実装している。しかし、これら特許文献の技術では、高周波電流の経路となる電源パターン/GNDパターンに依然としてインピーダンスのアンバランスが存在するため、EMIの直接要因であるコモンモード電流の発生を抑制できないという課題がある。
そこで、本発明の目的は、マイコンなどの能動回路を搭載するプリント回路基板で発生し、EMIの原因となるコモンモード電流を抑制することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
(1)能動回路が実装され、能動回路へ電力を供給するための電源パターンとグランドパターンとを有するプリント回路基板であって、能動回路が駆動することで発生する高周波電流のうち、電源パターンとグランドパターンを流れる高周波電流に対し、その位相差が互いに逆向きとなる位置にキャパシタが実装されている。
(2)前記プリント回路基板において、電源パターンおよびグランドパターンのパターン形状により、電源パターンとグランドパターンを流れる高周波電流の位相差を互いに逆向きとし、この位置にキャパシタが実装されている。
(3)前記プリント回路基板において、プリント回路基板を構成する導体層の総数が2層以上である。
(4)前記プリント回路基板において、電源パターンとグランドパターンを流れる高周波電流の位相差が互いに逆向きとなるようにするために、プリント回路基板上に寄生容量の値を補正するためのパターンを有する。または、寄生容量の値を補正するためのパターンに代わり、寄生インダクタンスの値を補正するためのパターン、寄生容量および寄生インダクタンスの値を補正するためのパターンを有する。あるいは、プリント回路基板上に寄生インダクタンスの値を補正する素子を実装したり、プリント回路基板上に寄生インダクタンスの値を補正する素子を実装するためのパターンを有する。
(5)前記プリント回路基板において、系統の異なる複数の電力供給用のパターンを有する場合に、その1つの電力供給用パターンの電源パターンとグランドパターンを流れる高周波電流の位相差が互いに逆向きとなる位置にキャパシタが実装されている。または、その1つに代わり、そのいくつか、あるいは、そのすべての電力供給用パターンの電源パターンとグランドパターンを流れる高周波電流の位相差が互いに逆向きとなる位置にキャパシタが実装されている。
(6)前記プリント回路基板において、電源パターンとグランドパターンを流れる高周波電流の位相差が、180度±5度の範囲内である。
(7)プリント回路基板を設計するCADプログラムであって、このCADプログラムをコンピュータからなるCADツール上で実行して、前記プリント回路基板を設計する際に、電力供給用の電源パターンとグランドパターンを流れる高周波電流の位相差を画面に表示する。
(8)プリント回路基板のパターンレイアウトをもとに解析を行う電磁界シミュレータや回路シミュレータであって、前記プリント回路基板を設計する際に、電力供給用の電源パターンとグランドパターンを流れる高周波電流の位相差を画面に表示する。
(9)プリント回路基板を実装した電子機器を搭載する自動車であって、前記プリント回路基板を電子機器に実装した。
(10)前記プリント回路基板において、このプリント回路基板を設計する際に、外部からの影響を除くために、金属製の箱の中でマイコンが動作しているときのプリント回路基板上の電源/グラウンドラインの電位変動を測定し、その「和」と「差」を見ることで電源/グラウンドラインを流れる高周波電流の位相差が180度逆向きになるように設計したものである。
(11)能動回路が実装され、能動回路へ電力を供給するための電源パターンとグランドパターンとを有する半導体装置であって、能動回路が駆動することで発生する高周波電流のうち、電源パターンとグランドパターンを流れる高周波電流に対し、その位相差が互いに逆向きとなる位置にキャパシタが実装されている。
(12)能動回路が実装され、能動回路へ電力を供給するための電源パターンとグランドパターンとを有するプリント回路基板または半導体装置で、能動回路が駆動することで発生する高周波電流のうち、電源パターンとグランドパターンを流れる高周波電流に対し、その位相差が互いに逆向きとなる位置にキャパシタを実装する手法が説明されているユーザガイドに適用する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、マイコンなどの能動回路を搭載するプリント回路基板で発生し、EMIの原因となるコモンモード電流を抑制することが可能である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(第1の実施の形態)
まず、図1〜図5により、本発明の第1の実施の形態を説明する。図1〜図3は、プリント回路基板にマイコンなどの能動回路を搭載した電子機器を示す断面図とプリント回路基板の導体第1層および導体第2層を示す要部平面図であり、図4および図5は、高周波電流の周波数に対する位相差とコモンモード電流の解析評価結果を示す図である。
本実施の形態の電子機器は、図1に示すように、マイコンなどの能動回路をプリント回路基板に搭載した電子機器であり、プリント回路基板100と、このプリント回路基板100に実装されるマイコンパッケージ101から構成され、マイコンパッケージ101がこのマイコンパッケージ101のリードフレーム102を介してプリント回路基板100に電気的に接続されて実装される。
プリント回路基板100は、2層からなり、導体第1層103と、導体第2層104と、導体第1層103と導体第2層104との間に介在される絶縁層105から構成され、導体第1層103と導体第2層104との間はビア106を通じて電気的に接続されている。また、プリント回路基板100の導体第2層104の表面には、ノイズ電流拡散防止用のキャパシタ107が実装されている。
このように、本実施の形態の電子機器は、2層からなるプリント回路基板100の導体第1層103の上にマイコンパッケージ101が実装され、このマイコンパッケージ101は、キャパシタ107が実装された導体第2層104へビア106を通じて電気的に接続される。
図2に、このプリント回路基板100における導体第1層103のパターンレイアウトを示す。電源パターン109は、マイコンパッケージ101へ電力を供給するメインの電源パターンである。この電源パターン109と対になるのがGNDパターン111である。電源パターン108は、リセットやプログラム起動などのマイコンパッケージ101の動作モードを切り替える端子へ電圧を供給するための電源である。また、電源パターン110は、マイコンパッケージ101に内蔵されるアナログ回路へ電力を供給するためのパターンであり、GNDパターン112も同様にアナログ回路用のパターンである。
図3に、プリント回路基板100の導体第2層104のパターンレイアウトを示す。GNDパターン113は、発振回路安定化用のパターンである。導体第1層103の電源パターンおよびGNDパターンとはビア106を通じて電気的に接続される。電源パターン117は、マイコンパッケージ101へ電力を供給するメインの電源パターンであり、これと対になるのがGNDパターン114である。この電源パターン117とGNDパターン114との間にキャパシタ107が実装されている。また、GNDパターン116は、マイコンパッケージ101に内蔵されるアナログ回路向けのGNDパターンであり、電圧安定化のためにキャパシタ119が実装されている。
このように、プリント回路基板100には、系統の異なる複数の電力供給用のパターンを有し、その1つ、あるいはそのいくつか、あるいはそのすべての電力供給用パターンの電源パターンとGNDパターンを流れる高周波電流の位相差が互いに逆向きとなる位置にキャパシタが実装されている(図1では1つのキャパシタ107の例を図示)。
このプリント回路基板100において、マイコン(マイコンパッケージ101)の動作時に、その内部で発生する高周波電流は電源パターン109および117、GNDパターン111および114を伝播していく。これに対し、電磁界シミュレータなどを用いて、キャパシタ107の実装位置において、電源パターン117とGNDパターン114を流れる高周波電流の位相差が互いに180度逆向きになるようにプリント回路基板100のパターンレイアウトのパターン形状を調整する。
図2および図3では、マイコンパッケージ101の電源ピン/GNDピンのピン数や配置を考慮して、プリント回路基板100上におけるGNDパターンの面積よりも電源パターンの面積が大きくなっている。このプリント回路基板100に対し、プリント回路基板100に取り付けられたハーネスを流れるコモンモード電流の位相差と、その絶対量を解析により求めたものが図4および図5である。
図4は、ハーネスの電源ライン(電源パターンに接続)とGNDライン(GNDパターンに接続)を流れる高周波電流の位相差を求めたものであり、グラフの両線の差が無くなる程、電源ラインとGNDラインを流れる高周波電流の位相差が180度逆向きに近づく。本評価結果では、300MHzまでの周波数帯域で、電源ラインとGNDラインの位相差における180度逆向きからの差は5度以内であることがわかる。
図5は、ハーネスにおけるコモンモード電流量について、本実施の形態と従来の形態とを比較したものである。これにより、300MHzまでの周波数帯域において、本実施の形態は従来の形態に比べてコモンモード電流発生量が約20dB低いことがわかる。
以上により、本実施の形態によれば、ハーネスにおける高周波電流の経路となる電源パターン/GNDパターンにインピーダンスのアンバランスが存在しないため、EMIの直接要因であるコモンモード電流の発生を抑制することができる。
次に、プリント回路基板の電源/GNDラインを流れる高周波電流の位相差を実際に測定した例を、図21〜図23を用いて説明する。
図21に、電源/GNDラインを流れる高周波電流の位相差評価のための測定の様子を示す。本測定は、外部からの影響を除くために、金属製の箱800の中にプリント回路基板801を入れ、マイコンが動作しているときのプリント回路基板上の電源/GNDラインの電位変動を測定するものである。プリント回路基板801は、ハーネス802に接続され、その先にあるバッテリ803により電力が供給される。また、電源/GNDラインの電位変動は、プローブ804および805でそれぞれ測定される。電位変動量は、高周波電流量と比例関係にあるため、プリント回路基板801の電源/GNDラインでそれぞれの電位変動を測定し、その「和」と「差」を見ることで、電源/GNDラインを流れる高周波電流の位相差が評価できる。すなわち、電源/GNDラインにおける電位変動の「差」が大きく、かつ「和」が小さいほど、各ラインを流れる高周波電流の位相差が180度逆向きに近づくことになる。
実際に、プリント回路基板上のハーネス接続点付近での電源/GNDラインの電位変動測定結果を図22に示す。また、各電位変動の測定結果の「和」及び「差」をとったものを図23に示す。図23より、本測定で評価したプリント回路基板では、300MHz以下の周波数帯域において、電源/GNDラインにおける電位変動の「差」が大きく、「和」が小さいことがわかる。従って、本評価に用いたプリント回路基板は、電源/GNDラインを流れる高周波電流の位相差が180度逆向きに近いことがわかる。このように、本実施の形態のプリント回路基板の設計方法の要所である「電源配線とGND配線を流れる高周波電流の位相差が互いに180度逆向きとする」ことの実現度についても、ここで述べた評価方法で確認することができる。
(第2の実施の形態)
次に、図6〜図8により、本発明の第2の実施の形態を説明する。図6〜図8は、プリント回路基板の導体第1層および導体第2層を示す要部平面図と補正パターンを示す拡大図である。
図6および図7に示すように、導体第1層および補正パターン201を除く導体第2層のパターンレイアウトは、パターン形状が異なる以外は、前記第1の実施の形態と同様のパターンとなっているので説明を省略する。
第2の実施の形態においては、前記第1の実施の形態と同様の電子機器に適用され、特に、図8に示すように、補正パターン201の一部をカットして寄生容量の値を変更することでパターンインピーダンスを補正し、キャパシタ107の実装位置において電源パターン117とGNDパターン114を流れる高周波電流の位相差が互いに180度逆向きになるように調整する。これにより、本実施の形態においても、前記第1の実施の形態の場合と同様に、ハーネスを流れるコモンモード電流の発生を抑制することが可能となる。
(第3の実施の形態)
次に、図9および図10により、本発明の第3の実施の形態を説明する。図9および図10は、プリント回路基板の導体第2層を示す要部平面図と補正パターンを示す拡大図である。なお、導体第1層は、前記第2の実施の形態(図6)と同じであるので省略する。
図9に示すように、補正パターン301を除く導体第2層のパターンレイアウトは、パターン形状が異なる以外は、前記第2の実施の形態と同様のパターンとなっているので説明を省略する。
第3の実施の形態においては、前記第1の実施の形態と同様の電子機器に適用され、特に、図10に示すように、補正パターン301の一部をカットして寄生インダクタンスの値を変更することでパターンインピーダンスを補正し、キャパシタ107の実装位置において電源パターン117とGNDパターン114を流れる高周波電流の位相差が互いに180度逆向きになるように調整する。これにより、本実施の形態においても、前記第2の実施の形態の場合と同様に、ハーネスを流れるコモンモード電流の発生を抑制することが可能となる。
(第4の実施の形態)
次に、図11により、本発明の第4の実施の形態を説明する。図11は、プリント回路基板の導体第2層を示す要部平面図である。なお、導体第1層は、前記第2の実施の形態(図6)と同じであるので省略する。
図11に示すように、電源パターン402を除く導体第2層のパターンレイアウトは、パターン形状が異なる以外は、前記第2の実施の形態と同様のパターンとなっているので説明を省略する。
第4の実施の形態においては、前記第1の実施の形態と同様の電子機器に適用され、特に、図11に示すように、電源パターン402の途中にインダクタ素子401を実装することでパターンインピーダンスを補正し、キャパシタ107の実装位置において電源パターン402とGNDパターン114を流れる高周波電流の位相差が互いに180度逆向きになるように調整する。これにより、本実施の形態においても、前記第2の実施の形態の場合と同様に、ハーネスを流れるコモンモード電流の発生を抑制することが可能となる。
(第5の実施の形態)
次に、図12および図13により、本発明の第5の実施の形態を説明する。図12および図13は、プリント回路基板の導体第2層を示す要部平面図と素子実装部を示す拡大図である。なお、導体第1層は、前記第2の実施の形態(図6)と同じであるので省略する。
図12に示すように、電源パターン502を除く導体第2層のパターンレイアウトは、パターン形状が異なる以外は、前記第2の実施の形態と同様のパターンとなっているので説明を省略する。
第5の実施の形態においては、前記第1の実施の形態と同様の電子機器に適用され、特に、図13に示すように、電源パターン502の途中におけるインピーダンス素子実装パターン501へフェライトシートなどのインピーダンス素子503を実装することでパターンインピーダンスを補正し、キャパシタ107の実装位置において電源パターン502とGNDパターン114を流れる高周波電流の位相差が互いに180度逆向きになるように調整する。これにより、本実施の形態においても、前記第2の実施の形態の場合と同様に、ハーネスを流れるコモンモード電流の発生を抑制することが可能となる。
(第6の実施の形態)
次に、図14〜図19により、本発明の第6の実施の形態を説明する。図14〜図19は、プリント回路基板にマイコンなどの能動回路を搭載した電子機器を示す断面図とプリント回路基板の導体第1層〜第4層を示す要部平面図と補正パターンを示す平面図である。
本実施の形態の電子機器は、前記第1〜第5の実施の形態とパッケージの構造やプリント回路基板の構造が異なり、図14〜図18に示すように、プリント回路基板600と、このプリント回路基板600に実装されるマイコンパッケージ601から構成され、マイコンパッケージ601がこのマイコンパッケージ601のはんだボール602を介してプリント回路基板600に電気的に接続されて実装される。
プリント回路基板600は、4層からなり、導体第1層(電源)603と、導体第1層(GND)604と、導体第2層606と、導体第3層607と、導体第4層608と、各導体層の間に介在される絶縁層605から構成され、各導体層の間はビア610を通じて電気的に接続されている。また、プリント回路基板600の導体第4層608の表面には、ノイズ電流拡散防止用のキャパシタ609が実装されている。
このように、本実施の形態の電子機器は、マイコンパッケージ601ははんだボール602を介してプリント回路基板600の導体第1層603の電源パッド611および導体第1層604のGNDパッド612へ接続される。さらに、これら電源パッド611およびGNDパッド612は、ビア610により導体第2層606の電源パターン613および導体第3層607のGNDパターン(プレーン)615へと接続される。このとき、電源パターン613には、GNDのビアを通すためのスルーホール614があり、同様にGNDパターン615には電源のビアを通すためのスルーホール614がある。さらに、電源パターン613はビア610を介して導体第4層608の電源パターン617へ接続される。GNDパターン615も同様に、ビア610を介して導体第4層608のGNDパターン616へ接続される。
このとき、図19に示すように、補正パターン618の一部をカットすることで寄生容量の値を変更し、キャパシタ609の実装位置において電源パターン617とGNDパターン616を流れる電流の位相が互いに180度逆向きになるよう調整してある。これにより、本実施の形態においても、パッケージの構造やプリント回路基板の構造が異なるものの、前記第1〜第5の実施の形態の場合と同様に、ハーネスを流れるコモンモード電流の発生を抑制することが可能となる。
(第7の実施の形態)
次に、図20により、本発明の第7の実施の形態を説明する。図20は、プリント回路基板の導体第4層を示す要部平面図である。なお、導体第1層〜第3層は、前記第6の実施の形態(図15〜図17)と同じであるので省略する。
図20に示すように、電源パターン701を除く導体第4層のパターンレイアウトは、パターン形状が異なる以外は、前記第6の実施の形態と同様のパターンとなっているので説明を省略する。
第7の実施の形態においては、前記第6の実施の形態と同様の電子機器に適用され、特に、図20に示すように、電源パターン701にインダクタ素子702を実装してパターンインピーダンスを変更し、キャパシタ609の実装位置において電源パターン701とGNDパターン616を流れる電流の位相が互いに180度逆向きになるよう調整してある。これにより、本実施の形態においても、前記第7の実施の形態の場合と同様に、ハーネスを流れるコモンモード電流の発生を抑制することが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
たとえば、前記各実施の形態においては、プリント回路基板にマイコンなどの能動回路を搭載した電子機器に適用した場合を例に説明したが、これらの各実施の形態を組み合わせて適用したり、単にマイコンなどの能動回路を実装したプリント回路基板単体や、他の能動回路を実装したプリント回路基板およびこのプリント回路基板を搭載した電子機器などにも広く適用することができる。特に、これらのプリント回路基板、電子機器は、ラジオノイズ周波数帯域が問題となる自動車などに良好に適用可能である。
また、本発明は、プリント回路基板を設計するCADプログラム、プリント回路基板のパターンレイアウトをもとに解析を行う電磁界シミュレータや回路シミュレータなどにも適用可能である。
たとえば、CADプログラムに適用する場合には、このプログラムをコンピュータなどからなるCADツールで実行して、プリント回路基板を設計する際に、電力供給用の電源パターンとグランドパターンを流れる高周波電流の位相差を画面に表示することができる。
また、電磁界シミュレータや回路シミュレータに適用する場合にも、プリント回路基板を設計する際に、電力供給用の電源パターンとグランドパターンを流れる高周波電流の位相差を画面に表示することができる。
さらに、本発明は、前記プリント回路基板への手法を同様に適用し、能動回路が駆動することで発生する高周波電流のうち、電源パターンとGNDパターンを流れる高周波電流の位相差が互いに逆向きとなる位置にキャパシタが実装されている半導体装置や、本手法によるマイコン低ノイズ実装法を説明するユーザガイドなどにも用いることができる。
本発明は、マイコンなどの能動回路を搭載する電子機器において、その電子機器からのEMIを抑制するプリント回路基板、このプリント回路基板を設計するCADプログラム、プリント回路基板のパターンレイアウトをもとに解析を行う電磁界シミュレータや回路シミュレータ、プリント回路基板を実装した電子機器を搭載する自動車、半導体装置、本手法によるマイコン低ノイズ実装法を説明するユーザガイドなどに利用可能である。
本発明の第1の実施の形態において、プリント回路基板にマイコンなどの能動回路を搭載した電子機器を示す断面図である。 本発明の第1の実施の形態において、プリント回路基板の導体第1層を示す要部平面図である。 本発明の第1の実施の形態において、プリント回路基板の導体第2層を示す要部平面図である。 本発明の第1の実施の形態において、高周波電流の周波数に対する位相差の解析評価結果を示す図である。 本発明の第1の実施の形態において、高周波電流の周波数に対するコモンモード電流の解析評価結果を示す図である。 本発明の第2の実施の形態において、プリント回路基板の導体第1層を示す要部平面図である。 本発明の第2の実施の形態において、プリント回路基板の導体第2層を示す要部平面図である。 本発明の第2の実施の形態において、プリント回路基板の補正パターンを示す拡大図である。 本発明の第3の実施の形態において、プリント回路基板の導体第2層を示す要部平面図である。 本発明の第3の実施の形態において、プリント回路基板の補正パターンを示す拡大図である。 本発明の第4の実施の形態において、プリント回路基板の導体第2層を示す要部平面図である。 本発明の第5の実施の形態において、プリント回路基板の導体第2層を示す要部平面図である。 本発明の第5の実施の形態において、プリント回路基板の素子実装部を示す拡大図である。 本発明の第6の実施の形態において、プリント回路基板にマイコンなどの能動回路を搭載した電子機器を示す断面図である。 本発明の第6の実施の形態において、プリント回路基板の導体第1層を示す要部平面図である。 本発明の第6の実施の形態において、プリント回路基板の導体第2層を示す要部平面図である。 本発明の第6の実施の形態において、プリント回路基板の導体第3層を示す要部平面図である。 本発明の第6の実施の形態において、プリント回路基板の導体第4層を示す要部平面図である。 本発明の第6の実施の形態において、プリント回路基板の補正パターンを示す平面図である。 本発明の第7の実施の形態において、プリント回路基板の導体第4層を示す要部平面図である。 本発明の第1の実施の形態において、電源/GNDラインを流れる高周波電流の位相差評価のための測定の様子を示す図である。 本発明の第1の実施の形態において、プリント回路基板上のハーネス接続点付近での電源/GNDラインの電位変動測定結果(a)(b)を示す図である。 本発明の第1の実施の形態において、電源/GNDラインにおける電位変動測定結果の「和」(a)と「差」(b)の評価結果を示す図である。
符号の説明
100…プリント回路基板、101…マイコンパッケージ、102…リードフレーム、103…導体第1層、104…導体第2層、105…絶縁層、106…ビア、107…キャパシタ、108…電源パターン、109…電源パターン、110…電源パターン、111…GNDパターン、112…GNDパターン、113…GNDパターン、114…GNDパターン、116…GNDパターン、117…電源パターン、119…キャパシタ、201…補正パターン、301…補正パターン、401…インダクタ素子、402…電源パターン、501…インピーダンス素子実装パターン、502…電源パターン、503…インピーダンス素子、600…プリント回路基板、601…マイコンパッケージ、602…はんだボール、603…導体第1層(電源)、604…導体第1層(GND)、605…絶縁層、606…導体第2層、607…導体第3層、608…導体第4層、609…キャパシタ、610…ビア、611…電源パッド、612…GNDパッド、613…電源パターン、614…スルーホール、615…GNDパターン、616…GNDパターン、617…電源パターン、618…補正パターン、701…電源パターン、702…インダクタ素子、800…箱、801…プリント回路基板、802…ハーネス、803…バッテリ、804,805…プローブ。

Claims (19)

  1. 能動回路が実装され、前記能動回路へ電力を供給するための電源パターンとグランドパターンとを有するプリント回路基板であって、
    前記能動回路が駆動することで発生する高周波電流のうち、前記電源パターンと前記グランドパターンを流れる高周波電流に対し、その位相差が互いに逆向きとなる位置にキャパシタが実装されていることを特徴とするプリント回路基板。
  2. 請求項1に記載のプリント回路基板において、
    前記電源パターンおよび前記グランドパターンのパターン形状により、前記電源パターンと前記グランドパターンを流れる高周波電流の位相差を互いに逆向きとし、この位置に前記キャパシタが実装されていることを特徴とするプリント回路基板。
  3. 請求項1または2に記載のプリント回路基板において、
    前記プリント回路基板を構成する導体層の総数が2層以上であることを特徴とするプリント回路基板。
  4. 請求項1〜3のいずれか1項に記載のプリント回路基板において、
    前記電源パターンと前記グランドパターンを流れる高周波電流の位相差が互いに逆向きとなるようにするために、前記プリント回路基板上に寄生容量の値を補正するためのパターンを有することを特徴とするプリント回路基板。
  5. 請求項1〜3のいずれか1項に記載のプリント回路基板において、
    前記電源パターンと前記グランドパターンを流れる高周波電流の位相差が互いに逆向きとなるようにするために、前記プリント回路基板上に寄生インダクタンスの値を補正するためのパターンを有することを特徴とするプリント回路基板。
  6. 請求項1〜3のいずれか1項に記載のプリント回路基板において、
    前記電源パターンと前記グランドパターンを流れる高周波電流の位相差が互いに逆向きとなるようにするために、前記プリント回路基板上に寄生容量および寄生インダクタンスの値を補正するためのパターンを有することを特徴とするプリント回路基板。
  7. 請求項1〜3のいずれか1項に記載のプリント回路基板において、
    前記電源パターンと前記グランドパターンを流れる高周波電流の位相差が互いに逆向きとなるようにするために、前記プリント回路基板上に寄生インダクタンスの値を補正する素子を実装することを特徴とするプリント回路基板。
  8. 請求項1〜3のいずれか1項に記載のプリント回路基板において、
    前記電源パターンと前記グランドパターンを流れる高周波電流の位相差が互いに逆向きとなるようにするために、前記プリント回路基板上に寄生インダクタンスの値を補正する素子を実装するためのパターンを有することを特徴とするプリント回路基板。
  9. 請求項1〜8のいずれか1項に記載のプリント回路基板において、
    系統の異なる複数の電力供給用のパターンを有する場合に、その1つの電力供給用パターンの電源パターンとグランドパターンを流れる高周波電流の位相差が互いに逆向きとなる位置にキャパシタが実装されていることを特徴とするプリント回路基板。
  10. 請求項1〜8のいずれか1項に記載のプリント回路基板において、
    系統の異なる複数の電力供給用のパターンを有する場合に、そのいくつかの電力供給用パターンの電源パターンとグランドパターンを流れる高周波電流の位相差が互いに逆向きとなる位置にキャパシタが実装されていることを特徴とするプリント回路基板。
  11. 請求項1〜8のいずれか1項に記載のプリント回路基板において、
    系統の異なる複数の電力供給用のパターンを有する場合に、そのすべての電力供給用パターンの電源パターンとグランドパターンを流れる高周波電流の位相差が互いに逆向きとなる位置にキャパシタが実装されていることを特徴とするプリント回路基板。
  12. 請求項1〜11のいずれか1項に記載のプリント回路基板において、
    前記電源パターンと前記グランドパターンを流れる高周波電流の位相差が、180度±5度の範囲内であることを特徴とするプリント回路基板。
  13. プリント回路基板を設計するCADプログラムであって、
    前記CADプログラムをコンピュータからなるCADツール上で実行して、
    請求項1〜12のいずれか1項に記載のプリント回路基板を設計する際に、電力供給用の電源パターンとグランドパターンを流れる高周波電流の位相差を画面に表示することを特徴とするCADプログラム。
  14. プリント回路基板のパターンレイアウトをもとに解析を行う電磁界シミュレータであって、
    請求項1〜12のいずれか1項に記載のプリント回路基板を設計する際に、電力供給用の電源パターンとグランドパターンを流れる高周波電流の位相差を画面に表示することを特徴とする電磁界シミュレータ。
  15. プリント回路基板のパターンレイアウトをもとに解析を行う回路シミュレータであって、
    請求項1〜12のいずれか1項に記載のプリント回路基板を設計する際に、電力供給用の電源パターンとグランドパターンを流れる高周波電流の位相差を画面に表示することを特徴とする回路シミュレータ。
  16. プリント回路基板を実装した電子機器を搭載する自動車であって、
    請求項1〜12のいずれか1項に記載のプリント回路基板を前記電子機器に実装したことを特徴とする自動車。
  17. 請求項1〜12のいずれか1項に記載のプリント回路基板において、
    前記プリント回路基板を設計する際に、外部からの影響を除くために、金属製の箱の中でマイコンが動作しているときの前記プリント回路基板上の電源/グラウンドラインの電位変動を測定し、その「和」と「差」を見ることで前記電源/グラウンドラインを流れる高周波電流の位相差が180度逆向きになるように設計したものであることを特徴とするプリント回路基板。
  18. 能動回路が実装され、前記能動回路へ電力を供給するための電源パターンとグランドパターンとを有する半導体装置であって、
    前記能動回路が駆動することで発生する高周波電流のうち、前記電源パターンと前記グランドパターンを流れる高周波電流に対し、その位相差が互いに逆向きとなる位置にキャパシタが実装されていることを特徴とする半導体装置。
  19. 能動回路が実装され、前記能動回路へ電力を供給するための電源パターンとグランドパターンとを有するプリント回路基板または半導体装置で、前記能動回路が駆動することで発生する高周波電流のうち、前記電源パターンと前記グランドパターンを流れる高周波電流に対し、その位相差が互いに逆向きとなる位置にキャパシタを実装する手法が説明されていることを特徴とするユーザガイド。
JP2006060486A 2006-03-07 2006-03-07 プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド Pending JP2007242745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006060486A JP2007242745A (ja) 2006-03-07 2006-03-07 プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006060486A JP2007242745A (ja) 2006-03-07 2006-03-07 プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド

Publications (1)

Publication Number Publication Date
JP2007242745A true JP2007242745A (ja) 2007-09-20

Family

ID=38588020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006060486A Pending JP2007242745A (ja) 2006-03-07 2006-03-07 プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド

Country Status (1)

Country Link
JP (1) JP2007242745A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011248425A (ja) * 2010-05-24 2011-12-08 Hochiki Corp 警報器
JP2015017832A (ja) * 2013-07-09 2015-01-29 コーア株式会社 電流検出装置
US8952250B2 (en) 2011-06-22 2015-02-10 Seiko Epson Corporation Connection structure and connection method for suprressing radiation of common noise in a superimposed wiring member
WO2015122239A1 (ja) * 2014-02-13 2015-08-20 アイシン・エィ・ダブリュ株式会社 電力変換器用のコントローラ
CN108549756A (zh) * 2018-04-02 2018-09-18 郑州云海信息技术有限公司 一种布局布线中检查高速线跨岛的方法和系统
CN113498272A (zh) * 2020-03-20 2021-10-12 点序科技股份有限公司 印刷电路板的设计方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106759A (ja) * 1993-09-30 1995-04-21 Sony Corp 薄膜多層基板
JP2001025242A (ja) * 1999-07-06 2001-01-26 Nec Corp スイッチング電源
JP2001267703A (ja) * 2000-03-14 2001-09-28 Pfu Ltd 信号配線のインピーダンス制御構造およびプリント回路板
JP2002057422A (ja) * 2000-08-10 2002-02-22 Nippon Soken Inc 電子装置
JP2002259478A (ja) * 2001-02-28 2002-09-13 Nec Corp 統合デジタル回路設計システム及び設計方法
JP2004252743A (ja) * 2003-02-20 2004-09-09 Sony Corp 多層配線基板の設計装置、その設計方法及び記録媒体
WO2005015449A1 (ja) * 2003-08-07 2005-02-17 Matsushita Electric Industrial Co., Ltd. 回路基板の電磁界解析方法および装置ならびに回路基板およびその設計方法
JP2005251223A (ja) * 2005-04-04 2005-09-15 Nec Corp プリント回路基板特性評価方法、及び記憶媒体

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106759A (ja) * 1993-09-30 1995-04-21 Sony Corp 薄膜多層基板
JP2001025242A (ja) * 1999-07-06 2001-01-26 Nec Corp スイッチング電源
JP2001267703A (ja) * 2000-03-14 2001-09-28 Pfu Ltd 信号配線のインピーダンス制御構造およびプリント回路板
JP2002057422A (ja) * 2000-08-10 2002-02-22 Nippon Soken Inc 電子装置
JP2002259478A (ja) * 2001-02-28 2002-09-13 Nec Corp 統合デジタル回路設計システム及び設計方法
JP2004252743A (ja) * 2003-02-20 2004-09-09 Sony Corp 多層配線基板の設計装置、その設計方法及び記録媒体
WO2005015449A1 (ja) * 2003-08-07 2005-02-17 Matsushita Electric Industrial Co., Ltd. 回路基板の電磁界解析方法および装置ならびに回路基板およびその設計方法
JP2005251223A (ja) * 2005-04-04 2005-09-15 Nec Corp プリント回路基板特性評価方法、及び記憶媒体

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011248425A (ja) * 2010-05-24 2011-12-08 Hochiki Corp 警報器
US8952250B2 (en) 2011-06-22 2015-02-10 Seiko Epson Corporation Connection structure and connection method for suprressing radiation of common noise in a superimposed wiring member
JP2015017832A (ja) * 2013-07-09 2015-01-29 コーア株式会社 電流検出装置
WO2015122239A1 (ja) * 2014-02-13 2015-08-20 アイシン・エィ・ダブリュ株式会社 電力変換器用のコントローラ
JP2015154544A (ja) * 2014-02-13 2015-08-24 アイシン・エィ・ダブリュ株式会社 電力変換器用のコントローラ
CN108549756A (zh) * 2018-04-02 2018-09-18 郑州云海信息技术有限公司 一种布局布线中检查高速线跨岛的方法和系统
CN113498272A (zh) * 2020-03-20 2021-10-12 点序科技股份有限公司 印刷电路板的设计方法

Similar Documents

Publication Publication Date Title
JP4047351B2 (ja) 多層プリント回路板
US8004369B2 (en) Arrangement structure of electromagnetic band-gap for suppressing noise and improving signal integrity
JP4273098B2 (ja) 多層プリント回路板
JP4624415B2 (ja) 電子装置
KR100294957B1 (ko) 프린트배선판
US6624536B1 (en) Electromagnetic noise reducing device, noise reducing electronic component and electronic appliance manufacturing method
JP2007242745A (ja) プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド
JP2007115772A (ja) 印刷配線板及びその電源雑音抑制方法
JP5084153B2 (ja) プリント基板
JP4830539B2 (ja) 多層プリント回路基板
WO2012039120A2 (en) Printed circuit board
JP5353042B2 (ja) プリント配線基板
JP5333017B2 (ja) 電子機器とそのプリント配線板
JP3840883B2 (ja) プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体
JP2010073792A (ja) 半導体装置および1チップマイコン
JP2001274558A (ja) プリント配線基板
JP3885830B2 (ja) プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体
JP2001326432A (ja) プリント配線板とケーブルの接続構造及び電子機器
JP2000223800A (ja) 配線基板及びその製造方法
JPH08330523A (ja) 配線配置方法
US9198279B2 (en) Noise filter and transmission apparatus
JP2009130226A (ja) 多層配線基板とこれを用いた電子回路モジュール
JP2005340733A (ja) ノイズ放射抑制メモリモジュール
JP5068441B2 (ja) 電子回路基板
JP2005353638A (ja) プリント回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080502

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019