JP2007242745A - プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド - Google Patents
プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド Download PDFInfo
- Publication number
- JP2007242745A JP2007242745A JP2006060486A JP2006060486A JP2007242745A JP 2007242745 A JP2007242745 A JP 2007242745A JP 2006060486 A JP2006060486 A JP 2006060486A JP 2006060486 A JP2006060486 A JP 2006060486A JP 2007242745 A JP2007242745 A JP 2007242745A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- pattern
- power supply
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】能動回路へ電力を供給するための電源パターンとGNDパターンとを有するプリント回路基板において、能動回路が駆動することで発生する高周波電流のうち、電源パターン117とGNDパターン114を流れる高周波電流に対し、その位相差が互いに逆向きとなる位置にキャパシタ107が実装されている。特に、電源パターン117とGNDパターン114を流れる高周波電流の位相差が、180度±5度の範囲内である。
【選択図】図3
Description
まず、図1〜図5により、本発明の第1の実施の形態を説明する。図1〜図3は、プリント回路基板にマイコンなどの能動回路を搭載した電子機器を示す断面図とプリント回路基板の導体第1層および導体第2層を示す要部平面図であり、図4および図5は、高周波電流の周波数に対する位相差とコモンモード電流の解析評価結果を示す図である。
次に、図6〜図8により、本発明の第2の実施の形態を説明する。図6〜図8は、プリント回路基板の導体第1層および導体第2層を示す要部平面図と補正パターンを示す拡大図である。
次に、図9および図10により、本発明の第3の実施の形態を説明する。図9および図10は、プリント回路基板の導体第2層を示す要部平面図と補正パターンを示す拡大図である。なお、導体第1層は、前記第2の実施の形態(図6)と同じであるので省略する。
次に、図11により、本発明の第4の実施の形態を説明する。図11は、プリント回路基板の導体第2層を示す要部平面図である。なお、導体第1層は、前記第2の実施の形態(図6)と同じであるので省略する。
次に、図12および図13により、本発明の第5の実施の形態を説明する。図12および図13は、プリント回路基板の導体第2層を示す要部平面図と素子実装部を示す拡大図である。なお、導体第1層は、前記第2の実施の形態(図6)と同じであるので省略する。
次に、図14〜図19により、本発明の第6の実施の形態を説明する。図14〜図19は、プリント回路基板にマイコンなどの能動回路を搭載した電子機器を示す断面図とプリント回路基板の導体第1層〜第4層を示す要部平面図と補正パターンを示す平面図である。
次に、図20により、本発明の第7の実施の形態を説明する。図20は、プリント回路基板の導体第4層を示す要部平面図である。なお、導体第1層〜第3層は、前記第6の実施の形態(図15〜図17)と同じであるので省略する。
Claims (19)
- 能動回路が実装され、前記能動回路へ電力を供給するための電源パターンとグランドパターンとを有するプリント回路基板であって、
前記能動回路が駆動することで発生する高周波電流のうち、前記電源パターンと前記グランドパターンを流れる高周波電流に対し、その位相差が互いに逆向きとなる位置にキャパシタが実装されていることを特徴とするプリント回路基板。 - 請求項1に記載のプリント回路基板において、
前記電源パターンおよび前記グランドパターンのパターン形状により、前記電源パターンと前記グランドパターンを流れる高周波電流の位相差を互いに逆向きとし、この位置に前記キャパシタが実装されていることを特徴とするプリント回路基板。 - 請求項1または2に記載のプリント回路基板において、
前記プリント回路基板を構成する導体層の総数が2層以上であることを特徴とするプリント回路基板。 - 請求項1〜3のいずれか1項に記載のプリント回路基板において、
前記電源パターンと前記グランドパターンを流れる高周波電流の位相差が互いに逆向きとなるようにするために、前記プリント回路基板上に寄生容量の値を補正するためのパターンを有することを特徴とするプリント回路基板。 - 請求項1〜3のいずれか1項に記載のプリント回路基板において、
前記電源パターンと前記グランドパターンを流れる高周波電流の位相差が互いに逆向きとなるようにするために、前記プリント回路基板上に寄生インダクタンスの値を補正するためのパターンを有することを特徴とするプリント回路基板。 - 請求項1〜3のいずれか1項に記載のプリント回路基板において、
前記電源パターンと前記グランドパターンを流れる高周波電流の位相差が互いに逆向きとなるようにするために、前記プリント回路基板上に寄生容量および寄生インダクタンスの値を補正するためのパターンを有することを特徴とするプリント回路基板。 - 請求項1〜3のいずれか1項に記載のプリント回路基板において、
前記電源パターンと前記グランドパターンを流れる高周波電流の位相差が互いに逆向きとなるようにするために、前記プリント回路基板上に寄生インダクタンスの値を補正する素子を実装することを特徴とするプリント回路基板。 - 請求項1〜3のいずれか1項に記載のプリント回路基板において、
前記電源パターンと前記グランドパターンを流れる高周波電流の位相差が互いに逆向きとなるようにするために、前記プリント回路基板上に寄生インダクタンスの値を補正する素子を実装するためのパターンを有することを特徴とするプリント回路基板。 - 請求項1〜8のいずれか1項に記載のプリント回路基板において、
系統の異なる複数の電力供給用のパターンを有する場合に、その1つの電力供給用パターンの電源パターンとグランドパターンを流れる高周波電流の位相差が互いに逆向きとなる位置にキャパシタが実装されていることを特徴とするプリント回路基板。 - 請求項1〜8のいずれか1項に記載のプリント回路基板において、
系統の異なる複数の電力供給用のパターンを有する場合に、そのいくつかの電力供給用パターンの電源パターンとグランドパターンを流れる高周波電流の位相差が互いに逆向きとなる位置にキャパシタが実装されていることを特徴とするプリント回路基板。 - 請求項1〜8のいずれか1項に記載のプリント回路基板において、
系統の異なる複数の電力供給用のパターンを有する場合に、そのすべての電力供給用パターンの電源パターンとグランドパターンを流れる高周波電流の位相差が互いに逆向きとなる位置にキャパシタが実装されていることを特徴とするプリント回路基板。 - 請求項1〜11のいずれか1項に記載のプリント回路基板において、
前記電源パターンと前記グランドパターンを流れる高周波電流の位相差が、180度±5度の範囲内であることを特徴とするプリント回路基板。 - プリント回路基板を設計するCADプログラムであって、
前記CADプログラムをコンピュータからなるCADツール上で実行して、
請求項1〜12のいずれか1項に記載のプリント回路基板を設計する際に、電力供給用の電源パターンとグランドパターンを流れる高周波電流の位相差を画面に表示することを特徴とするCADプログラム。 - プリント回路基板のパターンレイアウトをもとに解析を行う電磁界シミュレータであって、
請求項1〜12のいずれか1項に記載のプリント回路基板を設計する際に、電力供給用の電源パターンとグランドパターンを流れる高周波電流の位相差を画面に表示することを特徴とする電磁界シミュレータ。 - プリント回路基板のパターンレイアウトをもとに解析を行う回路シミュレータであって、
請求項1〜12のいずれか1項に記載のプリント回路基板を設計する際に、電力供給用の電源パターンとグランドパターンを流れる高周波電流の位相差を画面に表示することを特徴とする回路シミュレータ。 - プリント回路基板を実装した電子機器を搭載する自動車であって、
請求項1〜12のいずれか1項に記載のプリント回路基板を前記電子機器に実装したことを特徴とする自動車。 - 請求項1〜12のいずれか1項に記載のプリント回路基板において、
前記プリント回路基板を設計する際に、外部からの影響を除くために、金属製の箱の中でマイコンが動作しているときの前記プリント回路基板上の電源/グラウンドラインの電位変動を測定し、その「和」と「差」を見ることで前記電源/グラウンドラインを流れる高周波電流の位相差が180度逆向きになるように設計したものであることを特徴とするプリント回路基板。 - 能動回路が実装され、前記能動回路へ電力を供給するための電源パターンとグランドパターンとを有する半導体装置であって、
前記能動回路が駆動することで発生する高周波電流のうち、前記電源パターンと前記グランドパターンを流れる高周波電流に対し、その位相差が互いに逆向きとなる位置にキャパシタが実装されていることを特徴とする半導体装置。 - 能動回路が実装され、前記能動回路へ電力を供給するための電源パターンとグランドパターンとを有するプリント回路基板または半導体装置で、前記能動回路が駆動することで発生する高周波電流のうち、前記電源パターンと前記グランドパターンを流れる高周波電流に対し、その位相差が互いに逆向きとなる位置にキャパシタを実装する手法が説明されていることを特徴とするユーザガイド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006060486A JP2007242745A (ja) | 2006-03-07 | 2006-03-07 | プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006060486A JP2007242745A (ja) | 2006-03-07 | 2006-03-07 | プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007242745A true JP2007242745A (ja) | 2007-09-20 |
Family
ID=38588020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006060486A Pending JP2007242745A (ja) | 2006-03-07 | 2006-03-07 | プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007242745A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011248425A (ja) * | 2010-05-24 | 2011-12-08 | Hochiki Corp | 警報器 |
JP2015017832A (ja) * | 2013-07-09 | 2015-01-29 | コーア株式会社 | 電流検出装置 |
US8952250B2 (en) | 2011-06-22 | 2015-02-10 | Seiko Epson Corporation | Connection structure and connection method for suprressing radiation of common noise in a superimposed wiring member |
WO2015122239A1 (ja) * | 2014-02-13 | 2015-08-20 | アイシン・エィ・ダブリュ株式会社 | 電力変換器用のコントローラ |
CN108549756A (zh) * | 2018-04-02 | 2018-09-18 | 郑州云海信息技术有限公司 | 一种布局布线中检查高速线跨岛的方法和系统 |
CN113498272A (zh) * | 2020-03-20 | 2021-10-12 | 点序科技股份有限公司 | 印刷电路板的设计方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106759A (ja) * | 1993-09-30 | 1995-04-21 | Sony Corp | 薄膜多層基板 |
JP2001025242A (ja) * | 1999-07-06 | 2001-01-26 | Nec Corp | スイッチング電源 |
JP2001267703A (ja) * | 2000-03-14 | 2001-09-28 | Pfu Ltd | 信号配線のインピーダンス制御構造およびプリント回路板 |
JP2002057422A (ja) * | 2000-08-10 | 2002-02-22 | Nippon Soken Inc | 電子装置 |
JP2002259478A (ja) * | 2001-02-28 | 2002-09-13 | Nec Corp | 統合デジタル回路設計システム及び設計方法 |
JP2004252743A (ja) * | 2003-02-20 | 2004-09-09 | Sony Corp | 多層配線基板の設計装置、その設計方法及び記録媒体 |
WO2005015449A1 (ja) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 回路基板の電磁界解析方法および装置ならびに回路基板およびその設計方法 |
JP2005251223A (ja) * | 2005-04-04 | 2005-09-15 | Nec Corp | プリント回路基板特性評価方法、及び記憶媒体 |
-
2006
- 2006-03-07 JP JP2006060486A patent/JP2007242745A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106759A (ja) * | 1993-09-30 | 1995-04-21 | Sony Corp | 薄膜多層基板 |
JP2001025242A (ja) * | 1999-07-06 | 2001-01-26 | Nec Corp | スイッチング電源 |
JP2001267703A (ja) * | 2000-03-14 | 2001-09-28 | Pfu Ltd | 信号配線のインピーダンス制御構造およびプリント回路板 |
JP2002057422A (ja) * | 2000-08-10 | 2002-02-22 | Nippon Soken Inc | 電子装置 |
JP2002259478A (ja) * | 2001-02-28 | 2002-09-13 | Nec Corp | 統合デジタル回路設計システム及び設計方法 |
JP2004252743A (ja) * | 2003-02-20 | 2004-09-09 | Sony Corp | 多層配線基板の設計装置、その設計方法及び記録媒体 |
WO2005015449A1 (ja) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 回路基板の電磁界解析方法および装置ならびに回路基板およびその設計方法 |
JP2005251223A (ja) * | 2005-04-04 | 2005-09-15 | Nec Corp | プリント回路基板特性評価方法、及び記憶媒体 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011248425A (ja) * | 2010-05-24 | 2011-12-08 | Hochiki Corp | 警報器 |
US8952250B2 (en) | 2011-06-22 | 2015-02-10 | Seiko Epson Corporation | Connection structure and connection method for suprressing radiation of common noise in a superimposed wiring member |
JP2015017832A (ja) * | 2013-07-09 | 2015-01-29 | コーア株式会社 | 電流検出装置 |
WO2015122239A1 (ja) * | 2014-02-13 | 2015-08-20 | アイシン・エィ・ダブリュ株式会社 | 電力変換器用のコントローラ |
JP2015154544A (ja) * | 2014-02-13 | 2015-08-24 | アイシン・エィ・ダブリュ株式会社 | 電力変換器用のコントローラ |
CN108549756A (zh) * | 2018-04-02 | 2018-09-18 | 郑州云海信息技术有限公司 | 一种布局布线中检查高速线跨岛的方法和系统 |
CN113498272A (zh) * | 2020-03-20 | 2021-10-12 | 点序科技股份有限公司 | 印刷电路板的设计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4047351B2 (ja) | 多層プリント回路板 | |
US8004369B2 (en) | Arrangement structure of electromagnetic band-gap for suppressing noise and improving signal integrity | |
JP4273098B2 (ja) | 多層プリント回路板 | |
JP4624415B2 (ja) | 電子装置 | |
KR100294957B1 (ko) | 프린트배선판 | |
US6624536B1 (en) | Electromagnetic noise reducing device, noise reducing electronic component and electronic appliance manufacturing method | |
JP2007242745A (ja) | プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド | |
JP2007115772A (ja) | 印刷配線板及びその電源雑音抑制方法 | |
JP5084153B2 (ja) | プリント基板 | |
JP4830539B2 (ja) | 多層プリント回路基板 | |
WO2012039120A2 (en) | Printed circuit board | |
JP5353042B2 (ja) | プリント配線基板 | |
JP5333017B2 (ja) | 電子機器とそのプリント配線板 | |
JP3840883B2 (ja) | プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体 | |
JP2010073792A (ja) | 半導体装置および1チップマイコン | |
JP2001274558A (ja) | プリント配線基板 | |
JP3885830B2 (ja) | プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体 | |
JP2001326432A (ja) | プリント配線板とケーブルの接続構造及び電子機器 | |
JP2000223800A (ja) | 配線基板及びその製造方法 | |
JPH08330523A (ja) | 配線配置方法 | |
US9198279B2 (en) | Noise filter and transmission apparatus | |
JP2009130226A (ja) | 多層配線基板とこれを用いた電子回路モジュール | |
JP2005340733A (ja) | ノイズ放射抑制メモリモジュール | |
JP5068441B2 (ja) | 電子回路基板 | |
JP2005353638A (ja) | プリント回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080502 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |