CN108549756A - 一种布局布线中检查高速线跨岛的方法和系统 - Google Patents
一种布局布线中检查高速线跨岛的方法和系统 Download PDFInfo
- Publication number
- CN108549756A CN108549756A CN201810280323.9A CN201810280323A CN108549756A CN 108549756 A CN108549756 A CN 108549756A CN 201810280323 A CN201810280323 A CN 201810280323A CN 108549756 A CN108549756 A CN 108549756A
- Authority
- CN
- China
- Prior art keywords
- speed line
- island
- list
- layer
- routing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本申请公开了一种布局布线中检查高速线跨岛的方法和系统,该方法包括:依次计算高速线在当前走线层上的面积及其在参考层上的映射面积;如果所述高速线在当前走线层上的面积及其在参考层上的映射面积相等,则判定所述高速线不跨岛,否则,判定所述高速线跨岛;将发生跨岛的高速线加入问题列表,问题列表中包括高速线的坐标、层面和名称。该系统包括面积计算模块、判断模块以及问题列表搭建模块。通过本申请中的方法和系统,能够有效避免某些高速线被漏检,有利于提高高速线跨岛检查的准确性和检查效率。
Description
技术领域
本申请涉及PCB(Printed Circuit Board,印刷电路板)设计后期检查技术领域,特别是涉及一种布局布线中检查高速线跨岛的方法和系统。
背景技术
在PCB设计领域,走线层一般是指设计中除了电源层和地层之外的叠层,这些层面允许走线。走线层中存在不同的走线,主要包括高速线和普通线。正常情况下,高速线需要完整地参考一个参考层,如果高速线完整地参考某种电源或地,则符合要求。但是,有时候参考层上的电源铜皮和地铜皮可能并不是唯一类型,如果高速线参考的参考层上的铜皮不唯一,视为高速线跨岛。高速线跨岛会影响信号传输的质量,导致阻抗不连续,从而影响整个PCB设计的质量。因此,在PCB设计的后期,需要对PCB进行高速线跨岛的检查。
目前对PCB进行高速线跨岛检查的方法,通常是人工检查,即PCB工程师通过肉眼对PCB板上的高速线逐个查看,以确定是否有高速线跨岛问题,以便后续对有问题的高速线进行处理。
然而,目前对PCB进行高速线跨岛检查的方法,由于采用人工方式,容易出现遗漏,因此,目前的检查方法检查结果不准确且耗时长,检查效率低。
发明内容
本申请提供了一种布局布线中检查高速线跨岛的方法和系统,以解决现有技术中对PCB进行高速线跨岛的检查结果不准确、检查效率低的问题。
为了解决上述技术问题,本申请实施例公开了如下技术方案:
一种布局布线中检查高速线跨岛的方法,所述方法包括:
依次计算高速线在当前走线层上的面积及其在参考层上的映射面积;
如果所述高速线在当前走线层上的面积及其在参考层上的映射面积相等,则所述高速线不跨岛,否则,所述高速线跨岛;
将发生跨岛的高速线加入问题列表,所述问题列表中包括高速线的坐标、层面和名称。
可选地,所述参考层包括与当前走线层相邻的电源层或地层。
可选地,所述依次计算高速线在当前走线层上的面积及其在参考层上的映射面积,包括如下过程:通过遍历走线层列表,依次计算每一条高速线在当前走线层上的面积及其在参考层上的映射面积。
可选地,依次计算高速线在当前走线层上的面积及其在参考层上的映射面积之前,所述方法还包括如下步骤:
获取设计中所有的走线层,组成走线层列表;
根据走线的名称,从走线层列表中筛选出所有的高速线,组成高速线列表;
获取每个走线层所对应的参考层。
可选地,根据走线的名称,从走线层列表中筛选出所有的高速线,组成高速线列表,包括如下过程:
从走线层列表中选择名称后缀为“DN”和“DP”的走线,组成高速线列表。
可选地,将发生跨岛的高速线加入问题列表之前,所述方法还包括:
将发生跨岛的高速线进行高亮显示。
一种布局布线中检查高速线跨岛的系统,所述系统包括:
面积计算模块,用于依次计算高速线在当前走线层上的面积及其在参考层上的映射面积;
判断模块,用于判断高速线在当前走线层上的面积及其在参考层上的映射面积是否相等,如果所述高速线在当前走线层上的面积及其在参考层上的映射面积相等,则所述高速线不跨岛,否则,所述高速线跨岛;
问题列表搭建模块,用于将发生跨岛的高速线加入问题列表,所述问题列表中包括高速线的坐标、层面和名称。
可选地,所述参考层包括与当前走线层相邻的电源层或地层。
可选地,所述系统还包括:
走线层列表建立模块,用于获取设计中所有的走线层,组成走线层列表;
高速线列表建立模块,用于根据走线的名称,从走线层列表中筛选出所有的高速线,组成高速线列表;
参考层获取模块,用于获取每个走线层所对应的参考层。
可选地,所述系统还包括显示模块,用于将发生跨岛的高速线进行高亮显示。
本申请的实施例提供的技术方案可以包括以下有益效果:
本申请提供一种布局布线中检查高速线跨岛的方法,首先,依次计算高速线在当前走线层上的面积及其在参考层上的映射面积;然后,判断上述两个面积是否相等,如果相等,则判定所述高速线不跨岛,否则,判定所述高速线跨岛;最后,将发生跨岛的高速线加入问题列表。针对某一个走线层上的一段高速线,本申请通过依次获取所有高速线分别在当前走线层上和在参考层上的面积,根据两个面积是否相等来判断高速线是否跨岛,该方法操作步骤简单,能够有效查出发生跨岛的高速线。并将发生跨岛的高速线进行汇总加入问题列表,问题列表中显示高速线的坐标、层面和名称,便于工作人员进行准确定位和修改。采用本申请中的方法进行脚本编写,并在Cadence allegro设计软件中运行所编写的脚本,能够大大提高检查结果的准确性和节省检查时间。
本申请实施例还通过遍历走线层列表,依次计算每一条高速线在当前走线层上的面积和所述每一条高速线在参考层上的映射面积,通过遍历走线层能够确保将所有高速线都筛选出来,以便于后续进行面积计算和对比,能够有效避免某些高速线被漏检,有利于提高高速线跨岛检查的准确性。
本申请还提供一种布局布线中检查高速线跨岛的系统,该系统包括面积计算模块、判断模块以及问题列表搭建模块。通过面积计算模块用于依次计算高速线在当前走线层上的面积及其在参考层上的映射面积;判断模块用于用于判断高速线在当前走线层上的面积及其在参考层上的映射面积是否相等,如果高速线在当前走线层上的面积及其在参考层上的映射面积相等,则高速线不跨岛,否则,判定高速线跨岛;问题列表搭建模块用于将发生跨岛的高速线加入问题列表。本申请通过设置面积计算模块、判断模块以及问题列表搭建模块这些工具,来实现对高速线跨岛现象的自动检查,能够有效避免人工检查中可能出现的错误和遗漏,有利于提高PCB设计的质量。而且本申请利用工具实现自动化检查,能够节省检查时间,大大提高检查效率。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种布局布线中检查高速线跨岛的方法的流程示意图;
图2为本申请实施例所提供的一种布局布线中检查高速线跨岛的系统的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
在PCB设计领域,正常情况下,高速线需要完整地参考一个参考层,如果高速线完整地参考某种电源或地,则符合要求。但是,有时候参考层上的电源铜皮和地铜皮可能不完整或不是唯一类型,如果高速线在参考层上的映射包含多种类型的铜皮(即:参考层类型多)或超出铜皮范围(即:参考层不完整),视为高速线跨岛。走线层一般是指设计中除了电源层和地层之外的叠层,这些层面允许走线。走线层中存在不同的走线,主要包括高速线和普通线。本申请中所指的检查高速线跨岛的方法,是针对某一个走线层上的一段高速线发生跨岛的情况。
为了更好地理解本申请,下面结合附图来详细解释本申请的实施方式。
参见图1,图1为本申请实施例所提供的一种布局布线中检查高速线跨岛的方法的流程示意图。由图1可知,本申请中检查高速线跨岛的方法包括如下步骤:
S1:依次计算高速线在当前走线层上的面积及其在参考层上的映射面积。
也就是,针对走线层中的每一条高速线,都需要计算两个面积:计算该高速线的面积,也就是该高速线在其所在的当前走线层上的面积,以及,该高速线在其参考层上的映射面积。针对当前设计,需要依次计算完毕所有走线层中每段高速线的两个面积。
其中,参考层包括与当前走线层相邻的电源层或地层。在PCB设计中,与当前走线层相邻的一般为电源层、地层或其他走线层,而参考层不可选取其他走线层,只能选取与当前走线层相邻的电源层或底层。即:计算映射面积时,可以选择与当前走线层相邻的电源层或地层中的任何一个。
具体地,步骤S1可以采用遍历的方法来实现,即:通过遍历走线层列表,依次计算每一条高速线在当前走线层上的面积及其在参考层上的映射面积。通过对走线层列表进行遍历计算每一条高速线的两个面积,能够有效避免对高速线漏选的情况。
计算出所有走线层中高速线的两个面积后,执行步骤S2:如果高速线在当前走线层上的面积及其在参考层上的映射面积相等,则判定所述高速线不跨岛,否则,判定所述高速线跨岛。
如果同一条高速线的两个面积不相等,根据投影面积计算原理可知,该高速线肯定不存在于同一个走线层内,因此,可以判定该高速线跨岛。相反,如果两个面积相等,则判定该高速线存在于同一个走线层内,即该高速线不跨岛。
S3:将发生跨岛的高速线加入问题列表。其中,问题列表中包括高速线的坐标、层面和名称。
通过对发生跨岛的高速线进行汇总加入问题列表,能够方法工作人员对发生跨岛的高速线进行进一步的处理。问题列表中的坐标、层面和名称信息用于对高速线进行定位指示,有利于工作人员在当前设计中快速定位发生跨岛的高速线。需要注意的是,本申请中高速线的坐标可以是高速线起点坐标、终点坐标或者中间点坐标,具体根据当前PCB设计中的情况确定,只要确保同一个设计中所选取的高速线坐标是相同位置的坐标即可,例如:全部选取起点坐标作为高速线的坐标。通常选取高速线的线段起点坐标作为高速线的坐标。例如:问题列表中可以采用如下方式进行显示:(424.653305.35)ETCH/TOP RJ45_P1_DN。该问题列表信息中,(424.653305.35)表示发生跨岛的高速线的起点坐标,ETCH/TOP表示高速线所在的层面,RJ45_P1_DN为高速线的名称。
进一步地,本申请中步骤S1之前还包括如下过程:
S01:获取设计中所有的走线层,组成走线层列表。
走线层一般是指PCB设计中除了电源层和地层之外的叠层,这些层面允许走线,因此成为走线层。走线层中存在有不同的走线,主要包括高速线和普通线。由于本申请是检查高速线跨岛的方法,因此,需要首先获取当前设计中所有的走线层,组成走线层列表,然后从走线层列表中选出高速线。编写脚本时,可以在代码中通过专有函数获取走线层,例如:采用抓取函数axlAddSelectAll。
S02:根据走线的名称,从走线层列表中筛选出所有的高速线,组成高速线列表。
走线层中为区别高速线和普通线,通常在走线名称中添加后缀,高速线的名称后缀为“DN”和“DP”,普通线没有这种名称后缀。因此,本申请根据走线名称,能够快速从走线层列表中筛选出所有走线层中的所有高速线,从而组成高速线列表。
S03:获取每个走线层所对应的参考层。
本申请实施例中参考层包括与当前走线层相邻的电源层或地层。
进一步地,执行步骤S3之后,本申请中检查高速线跨岛的方法还包括:
步骤S4:将发生跨岛的高速线进行高亮显示。
由于走线层中的走线都很长,针对发生跨岛的高速线,通过高速线中部分坐标进行定位的基础上,根据高速线的坐标、层面和名称信息对其进行高亮显示,从而起到直观的提示作用,能够使工作人员更加快速地定位发生跨岛的高速线,有利于提高检查效率。
例如:采用编写脚本的方式实现本申请中的方法时,可以在脚本中通过数据库标识符对发生跨岛的高速线进行标识。数据库标识符为PCB设计中所有设计对象都具有的唯一标识符,通过数据库标识符能够准确定位发生跨岛的高速线。
综上所述,可以将本申请所提供的检查高速线跨岛的方法通过编程来实现,通过编程形成自动化工具,从而实现快速查出发生跨岛的高速线。即:首先编写检查高速线跨岛的脚本,然后在Cadence allegro设计软件中运行所编写的脚本,最后在当前设计中逐一点击每个高速线的坐标,页面自动跳转至坐标处,查看高速线跨岛的情况并针对发生跨岛的高速线进行处理。
目前市面上有多款PCB设计软件,本申请优选Cadence allegro软件进行布局布线中检查高速线跨岛的方法的实现平台。Cadence allegro软件应用较广泛,便于本申请的推广使用,而且Cadence allegro软件能够提供开放式的二次开发接口和比较完善的开发语言库,能够使用户根据自身的需求进行开发。尤其是Cadence allegro软件中的skill语言能够提供丰富的交互式函数,通过skill语言,能够灵活编写本申请中检查高速线跨岛的方法步骤的脚本。
现以在Cadence allegro软件中进行高速线跨岛的检查为例,来详细描述本申请的一种实现方法。
(a)打开Cadence allegro软件,在命令行中输入load(“ckshp.il”),此命令用于加载程序。其中,ckshp.il为源程序文件。
(b)当步骤(a)中返回为t后,在命令行中输入ckshp,运行根据本申请中的方法所编写的程序。
其中,ckshp为在程序中定义的命令,输入此命令后即运行本申请所指的程序。
(c)运行完毕后自动生成检查报告,在检查报告中逐一点击坐标,查看运行结果,即当前设计中高速线跨岛的情况。
参见图2,图2为本申请实施例所提供的一种布局布线中检查高速线跨岛的系统的结构示意图。由图2可知,本申请中的系统主要包括:面积计算模块、判断模块和问题列表搭建模块三部分。
其中,面积计算模块用于依次计算高速线在当前走线层上的面积及其在参考层上的映射面积,参考层包括与当前走线层相邻的电源层或地层。可以利用面积计算函数编写相关脚本,通过软件的方式实现两个面积的快速计算。需要注意的是,在PCB设计中,与当前走线层相邻的一般为电源层、地层或其他走线层,而参考层不可选取其他走线层,只能选取与当前走线层相邻的电源层或底层。判断模块用于判断高速线在当前走线层上的面积及其在参考层上的映射面积是否相等,如果所述高速线在当前走线层上的面积及其在参考层上的映射面积相等,则判定所述高速线不跨岛,否则,判定所述高速线跨岛。问题列表搭建模块用于将发生跨岛的高速线加入问题列表,问题列表中包括高速线的坐标、层面和名称。
进一步地,本申请实施例中还包括走线层列表建立模块、高速线列表建立模块以及参考层获取模块。其中,走线层列表建立模块用于获取设计中所有的走线层,组成走线层列表;高速线列表建立模块用于根据走线的名称,从走线层列表中筛选出所有的高速线,组成高速线列表;参考层获取模块用于获取每个走线层所对应的参考层。
在PCB设计中,走线层中存在有不同的走线,主要包括高速线和普通线。为检查出高速线是否跨岛,需要首先获取当前设计中所有的走线层,组成走线层列表,然后从走线层列表中选出高速线。从走线层中选择高速线时,可以根据走线名称中的后缀来进行筛选,高速线的名称后缀为“DN”和“DP”,普通线没有这种名称后缀。为了通过面积判断高速线是否跨岛,需要建立参考面积的载体,本申请实施例优选与当前走线层相邻的电源层或底层。因此,高速线走线层列表建立模块、高速线列表建立模块以及参考层获取模块的设置,能够为面积计算模块的运行搭建相应的运行环境,有利于提高检查效率。
进一步地,本申请实施例中的系统还包括用于将发生跨岛的高速线进行高亮显示的显示模块。显示模块的设置,能够直观显示发生跨岛的高速线,便于工作人员更快地定位,有利于提高检查效率。
本申请所提供的布局布线中检查高速线跨岛的系统的工作原理和工作方法,在图1所示的实施例中已经详细阐述,两个实施例之间可以互相参照,在此不再赘述。
以上所述仅是本申请的具体实施方式,使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种布局布线中检查高速线跨岛的方法,其特征在于,所述方法包括:
依次计算高速线在当前走线层上的面积及其在参考层上的映射面积;
如果所述高速线在当前走线层上的面积及其在参考层上的映射面积相等,则判定所述高速线不跨岛,否则,判定所述高速线跨岛;
将发生跨岛的高速线加入问题列表,所述问题列表中包括高速线的坐标、层面和名称。
2.根据权利要求1所述的一种布局布线中检查高速线跨岛的方法,其特征在于,所述参考层包括与当前走线层相邻的电源层或地层。
3.根据权利要求1所述的一种布局布线中检查高速线跨岛的方法,其特征在于,所述依次计算高速线在当前走线层上的面积及其在参考层上的映射面积,包括如下过程:通过遍历走线层列表,依次计算每一条高速线在当前走线层上的面积及其在参考层上的映射面积。
4.根据权利要求1所述的一种布局布线中检查高速线跨岛的方法,其特征在于,依次计算高速线在当前走线层上的面积及其在参考层上的映射面积之前,所述方法还包括如下步骤:
获取设计中所有的走线层,组成走线层列表;
根据走线的名称,从走线层列表中筛选出所有的高速线,组成高速线列表;
获取每个走线层所对应的参考层。
5.根据权利要求4所述的一种布局布线中检查高速线跨岛的方法,其特征在于,根据走线的名称,从走线层列表中筛选出所有的高速线,组成高速线列表,包括如下过程:
从走线层列表中选择名称后缀为“DN”和“DP”的走线,组成高速线列表。
6.根据权利要求1-5中任意一项所述的一种布局布线中检查高速线跨岛的方法,其特征在于,将发生跨岛的高速线加入问题列表之前,所述方法还包括:
将发生跨岛的高速线进行高亮显示。
7.一种布局布线中检查高速线跨岛的系统,其特征在于,所述系统包括:
面积计算模块,用于依次计算高速线在当前走线层上的面积及其在参考层上的映射面积;
判断模块,用于判断高速线在当前走线层上的面积及其在参考层上的映射面积是否相等,如果所述高速线在当前走线层上的面积及其在参考层上的映射面积相等,则判定所述高速线不跨岛,否则,判定所述高速线跨岛;
问题列表搭建模块,用于将发生跨岛的高速线加入问题列表,所述问题列表中包括高速线的坐标、层面和名称。
8.根据权利要求7所述的一种布局布线中检查高速线跨岛的系统,其特征在于,所述参考层包括与当前走线层相邻的电源层或地层。
9.根据权利要求7所述的一种布局布线中检查高速线跨岛的系统,其特征在于,所述系统还包括:
走线层列表建立模块,用于获取设计中所有的走线层,组成走线层列表;
高速线列表建立模块,用于根据走线的名称,从走线层列表中筛选出所有的高速线,组成高速线列表;
参考层获取模块,用于获取每个走线层所对应的参考层。
10.根据权利要求7-9中任意一项所述的一种布局布线中检查高速线跨岛的系统,其特征在于,所述系统还包括显示模块,用于将发生跨岛的高速线进行高亮显示。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810280323.9A CN108549756A (zh) | 2018-04-02 | 2018-04-02 | 一种布局布线中检查高速线跨岛的方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810280323.9A CN108549756A (zh) | 2018-04-02 | 2018-04-02 | 一种布局布线中检查高速线跨岛的方法和系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108549756A true CN108549756A (zh) | 2018-09-18 |
Family
ID=63517587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810280323.9A Pending CN108549756A (zh) | 2018-04-02 | 2018-04-02 | 一种布局布线中检查高速线跨岛的方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108549756A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112685992A (zh) * | 2020-12-30 | 2021-04-20 | 浪潮电子信息产业股份有限公司 | 一种基于Skill快速查找跨平面走线的方法和系统 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW519594B (en) * | 2001-07-16 | 2003-02-01 | Changhwa Telecom Co Ltd | High-speed circuit design method of interface technique |
CN1707484A (zh) * | 2004-06-12 | 2005-12-14 | 鸿富锦精密工业(深圳)有限公司 | 主机板上横跨裂缝的布线检查系统及方法 |
JP2007242745A (ja) * | 2006-03-07 | 2007-09-20 | Renesas Technology Corp | プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド |
DE102008011223A1 (de) * | 2008-02-26 | 2009-09-03 | Valeo Schalter Und Sensoren Gmbh | Verfahren zur Optimierung eines Leiterplattenlayouts |
CN101996267A (zh) * | 2009-08-10 | 2011-03-30 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板布线系统及印刷电路板内层分割方法 |
CN103164544A (zh) * | 2011-12-09 | 2013-06-19 | 鸿富锦精密工业(深圳)有限公司 | 检测系统及检测方法 |
CN105208844A (zh) * | 2015-09-24 | 2015-12-30 | 浪潮电子信息产业股份有限公司 | 一种屏蔽pcb板高速信号干扰的方法 |
CN107145674A (zh) * | 2017-05-12 | 2017-09-08 | 郑州云海信息技术有限公司 | 一种用于调整高速线分段等长的方法、实现方法及系统 |
CN107194058A (zh) * | 2017-05-19 | 2017-09-22 | 郑州云海信息技术有限公司 | 一种基于pcb上差分对分段等长自动化检查方法及系统 |
CN206559719U (zh) * | 2017-02-16 | 2017-10-13 | 深圳市一博科技有限公司 | 一种增加表贴焊盘区域阻抗的pcb板结构 |
-
2018
- 2018-04-02 CN CN201810280323.9A patent/CN108549756A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW519594B (en) * | 2001-07-16 | 2003-02-01 | Changhwa Telecom Co Ltd | High-speed circuit design method of interface technique |
CN1707484A (zh) * | 2004-06-12 | 2005-12-14 | 鸿富锦精密工业(深圳)有限公司 | 主机板上横跨裂缝的布线检查系统及方法 |
JP2007242745A (ja) * | 2006-03-07 | 2007-09-20 | Renesas Technology Corp | プリント回路基板、cadプログラム、電磁界シミュレータ、回路シミュレータ、自動車、半導体装置、ならびにユーザガイド |
DE102008011223A1 (de) * | 2008-02-26 | 2009-09-03 | Valeo Schalter Und Sensoren Gmbh | Verfahren zur Optimierung eines Leiterplattenlayouts |
CN101996267A (zh) * | 2009-08-10 | 2011-03-30 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板布线系统及印刷电路板内层分割方法 |
CN103164544A (zh) * | 2011-12-09 | 2013-06-19 | 鸿富锦精密工业(深圳)有限公司 | 检测系统及检测方法 |
CN105208844A (zh) * | 2015-09-24 | 2015-12-30 | 浪潮电子信息产业股份有限公司 | 一种屏蔽pcb板高速信号干扰的方法 |
CN206559719U (zh) * | 2017-02-16 | 2017-10-13 | 深圳市一博科技有限公司 | 一种增加表贴焊盘区域阻抗的pcb板结构 |
CN107145674A (zh) * | 2017-05-12 | 2017-09-08 | 郑州云海信息技术有限公司 | 一种用于调整高速线分段等长的方法、实现方法及系统 |
CN107194058A (zh) * | 2017-05-19 | 2017-09-22 | 郑州云海信息技术有限公司 | 一种基于pcb上差分对分段等长自动化检查方法及系统 |
Non-Patent Citations (3)
Title |
---|
CHEN, HL;CHEN, C ;REN, YC: "Modeling and Characterization of Incomplete Shielding Effect of GND on Common-Mode EMI of a Power Converter", 《IEEE TRANSACTIONS ON ELECTROMAGNETIC COMPATIBILITY》 * |
胡彪: "DM6467与DDR2之间的PCB布线及信号完整性分析", 《自动化技术与应用》 * |
路宏敏等: "《工程电磁兼容(第二版)》", 30 September 2010 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112685992A (zh) * | 2020-12-30 | 2021-04-20 | 浪潮电子信息产业股份有限公司 | 一种基于Skill快速查找跨平面走线的方法和系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108549756A (zh) | 一种布局布线中检查高速线跨岛的方法和系统 | |
CN110135082B (zh) | 一种pcb设计中负片层铜皮避让过孔的方法 | |
CN113591430A (zh) | 检测版图布线线网违例的方法 | |
US10176288B1 (en) | System and method for placing components in an electronic circuit design | |
WO2013058117A1 (ja) | 三次元空間を用いた電子基板の電気設計装置、電気設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 | |
CN106934122B (zh) | 一种加速生成版图中导体图形连接关系的方法 | |
CN202799406U (zh) | 一种多定位系统的印制线路板 | |
CN110831331B (zh) | 一种自动化镀孔工艺的优化方法 | |
CN112446182B (zh) | 一种信号完整性优化的方法和设备 | |
JP2010147322A (ja) | 部品実装機の三次元搭載データ作成方法 | |
CN112466001B (zh) | 钻锣机加工精度的验证方法、装置、钻锣机及存储介质 | |
CN114444431A (zh) | 差动阻抗线自动挑选方法、装置和存储介质 | |
CN114331135A (zh) | 一种工艺流程管理方法、装置、设备及存储介质 | |
CN107908873B (zh) | 一种高速线跨参考平面的检查方法及装置 | |
CN101751483B (zh) | 可自动执行差动信号走线对的布局规则检验的布局方法 | |
JPH11213027A (ja) | プリント配線板改造設計編集方法及びシステム | |
CN117669488A (zh) | 一种基于电磁仿真软件的pcb差分过孔自动建模方法 | |
CN110582161B (zh) | 一种基于pcb过孔反焊盘自动检查方法及装置 | |
CN108536944A (zh) | 一种布局布线中检查重叠过孔的方法和系统 | |
CN113609577B (zh) | 一种汽车电器原理检查方法 | |
CN112861462B (zh) | 电性模拟的激发源规划方法及其系统 | |
US11714948B1 (en) | System and method for consolidating and applying manufacturing constraints | |
JP2563949B2 (ja) | シンボリックレイアウト方法 | |
CN117172187A (zh) | 自动标pnl板v-cut数据的方法,系统,pcb制造软件及加工设备 | |
CN101426341A (zh) | 印刷电路板的制作工艺分析方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180918 |
|
RJ01 | Rejection of invention patent application after publication |