JP2005294501A - コネクタ端子を有する電子回路ユニットおよび回路基板 - Google Patents

Abstract

【課題】 コネクタ端子部の共通フレームグランドを介して、ノイズが他の信号に、または、他の信号のフレームグランドに伝導すること防止する。
【解決手段】 回路素子群が搭載される回路基板１０と、外部との接続を行うための、複数のコネクタ端子３１−３７と、回路基板１０に設けられるフレームグランド３０とを有する。フレームグランド３０は、複数の分離領域３１−３７に分離された状態で、回路基板１０の縁部に沿って配置される。そして、複数の分離領域３１−３７は、複数のコネクタ端子４１−４７に対応して、分散して配置される。
【選択図】図１

Description

本発明は、コネクタ端子を有する電子回路ユニットおよびそれに用いられる回路基板に係り、特に、それらのノイズを低減する技術に関する。

近年、電子回路基板からの電気的なノイズを低減することが求められている。そのために、電子回路自体にノイズ対策を施した電子回路基板が提案されている。例えば、高周波ノイズを低減するものとして、パワーＩＣにおいて、小信号用の接地とその他の信号用の接地とを区別するという技術が開示されている（特許文献１）。

また、電子回路部品の動作時に電源層とアース層との間で電圧変動が生じることにより放射されるノイズ低減を図るものとして、電源層として、第１、第２の電源分離パターンと、第１、第２のアース層領域とを設け、第１の電源分離パターンの端部と第１のアース分離パターンとを接続する状態でバイパスコンデンサが、また、第２の電源分離パターンの端部と第２のアース分離パターンとを接続する状態でバイパスコンデンサが設けられ、バイパスコンデンサのそれぞれが、第１、第２電源分離パターンの端部に沿って略一定の間隔で配置されている構造としたものが開示されている（特許文献２）。

さらに、電子装置のケーブルから輻射する不要輻射ノイズを低減するものとして、フレームグランドに接地する接地板にケーブルを固定することによって接地するものが開示されている（特許文献３）。

特開２００２−３６８５４５号公報

特開平１１−８７８８０号公報 特開平１０−２４２６８２号公報

ところで、電子機器において問題となるのは、当該機器内部でのノイズの問題に限られない。すなわち、当該電子機器から他の機器に対してノイズを伝えてしまい、他の機器にノイズの影響を与えてしまうという問題がある。この問題が生ずる原因の１つは、コネクタ端子部の共通フレームグランドを介して、ノイズが伝導すること、または、ノイズが放射されることにある。

しかし、従来、この問題についての対策は採られていない。前述した特許文献１では、電子回路基板に搭載される内部回路における設置の問題を扱っている。また、特許文献２では、回路基板における電源層とアース層との間での電圧変動の影響を除去するという問題を扱っている。従って、いずれも、コネクタ端子部の共通フレームグランドを介したノイズを漏洩するための技術を示すものではない。

一方、特許文献３では、ケーブルから輻射するノイズを低減するものである。しかし、ケーブルを接地板に接触させて、フレームグランドに接触させるに過ぎない。これによっても、もちろんある程度のノイズの漏洩を防ぐことができる。

しかし、近年、外部に漏洩する電磁ノイズをできる限り低減することが求められており、この特許文献３の対策では十分ではない。もちろん、ノイズを低減させることは技術的に不可能ではない。しかし、コストをかけずにノイズを低減することは必ずしも容易ではない。

本発明は、コネクタ端子を介して外部に漏洩されるノイズを低減する技術を提供することを目的とする。

本発明は、コネクタ端子部のフレームグランドを介して、ノイズが他の信号に、または、他の信号のフレームグランドに伝導することを防止する技術を提供することを目的とする。

本発明の第１の態様によれば、回路素子群が搭載され、電子機器の筐体に収容される電子回路ユニットにおいて、
前記回路素子群が搭載される回路基板と、
外部との接続を行うための、複数のコネクタ端子と、
前記回路基板に設けられるフレームグランドと、を有し、
前記フレームグランドは、複数の分離領域に分離された状態で、前記回路基板の縁部に沿って配置され、かつ、前記複数の分離領域は、複数のコネクタ端子に対応して、分散して配置されることを特徴とする電子回路ユニットが提供される。

また、本発明の他の態様によれば、回路素子群およびコネクタ端子を搭載するための回路基板において、
フレームグランドを有し、
前記フレームグランドは、複数の分離領域に分離された状態で、当該回路基板の縁部に沿って配置され、かつ、前記複数の分離領域は、複数のコネクタ端子に対応して、分散して配置されること
を特徴とする回路基板が提供される。

本発明によれば、コネクタ端子部のフレームグランドを介して、ノイズが他の信号に、または、他の信号のフレームグランドに伝導することを防止することができる。

以下、本発明の実施形態について図面を参照して説明する。

図１は、本発明の第１の実施形態における回路基板の構成を示す平面図である。また、図２に、図１に示す回路基板に他の回路部品等搭載して、電子回路ユニットとして、筐体に収容した状態を示す。

図１に示す本発明の一実施形態に係る回路基板１０は、絶縁層１１を有し、図２に示す筐体１００に収容される。絶縁層１１は、例えば、ポリイミド、ガラスエポキシ樹脂等により構成される。一般的には複数層が積層され、各層に、銅等の金属により構成される導体配線が配置される。また、回路基板１０には、コネクタ端子群４０が設けられる。

コネクタ端子群４０には、ＡＣ入力用の電源用コネクタ端子４１、接点出力用コネクタ端子４２、ライン用コネクタ端子４３、電話用コネクタ端子４４、ＬＡＮ用コネクタ端子４６等の複数のコネクタ端子４１−４７が含まれる。コネクタ端子４１には、電源線５１が、また、他のコネクタ端子４２−４７には、それぞれ信号線５２−５７が接続される。

回路基板１０には、導体層として、１乃至複数層の電源／グランドパターン２０と、フレームグランド３０とが、予め定められたパターンにより設けられる。また、この他に、図示していないが、信号伝送のための配線パターンが異なる絶縁層上に設けられる。この回路基板１０に、図示していない各種回路素子が搭載され、また、コネクタ端子群４０が配置されている。

フレームグランド３０は、絶縁層１１の縁部、すなわち、回路基板１０が筐体１００に収容された際に、コネクタ端子群３０と近接する部分に、コネクタ端子群３０の配列に対応して配置される。また、フレームグランド３０は、間隙部Ｓ１からＳ６を挟んで、複数の分離領域３１−３７に分離されて設けられる。本実施形態の場合、コネクタ端子群４０を構成する各コネクタ端子４１−４７に対応して分散配置される。具体的には、一対一対応に設けられる。このフレームグランド３０は、電源／グランドパターン２０と同様の導体により、同様の製造プロセス、例えば、フォトエッチングプロセス等を経て設けることができる。

なお、分離領域３１−３７の全部または一部については、分離せずに設け、実装時に、導体を切削して間隙部Ｓ１からＳ６を設けることにより、分離するようにしてもよい。また、予め設けた各間隙部Ｓ１−Ｓ６において、分離領域３１−３７の隣接する領域について、それぞれ、導電性のフィルム、導体片等の短絡部材により接続して、電気的に一体化しておく。その上で、必要に応じて短絡部材を剥離する等により除去して、間隙部による分離を有効とする構成としてもよい。

各分離領域３１−３７の大きさは、そもそも、グランドとして機能するために、ある程度の面積が必要である。一方、それらが配置される領域等の事情により、その大きさには制約がある。例えば、それぞれが対応するコネクタ端子４１−４７の大きさ、コネクタ端子配列密度、間隙部Ｓ１−Ｓ６の間隔等に応じて大きさが制限される。

ここで、間隙部幅、すなわち、間隙部Ｓを挟む導体間の距離について検討する。間隙部幅は、低減すべきノイズの大きさに応じて定まる。例えば、ＶＣＣＩ（情報処理等電波自主規制協議会）のクラスＢ規制値では、次のようになる。

１５０ｋＨｚから３０ＭＨｚの範囲でのノイズである伝導ノイズについては、
伝導ノイズ：（４６ｄＢμＶ〜６７ｄＢμＶ）
（２００μＶ）〜（２．２ｍＶ）
となる。そして、この場合には、間隙部幅、すなわち、分離領域３１−３７の隣接する領域間の間隔は、２から３ｍｍ程度であればよい。

また、３０ＭＨｚから１ＧＨｚの範囲での電波ノイズ（放射ノイズ）については、
電波ノイズ：４０〜４７ｄＢμＶ／ｍ
（１００μＶ／ｍ）〜（２２０μＶ／ｍ）
となる。そして、この場合には、間隙部幅は、１から２ｍｍ程度であればよい。

一方、間隙部Ｓ１−Ｓ６のそれぞれの幅は、広いほどノイズの低減性能が向上する。例えば、ノイズレベルが前述した規制値を１０％程度超えるような場合、当該部位における間隙部幅を１０％広くすることにより、規制値に抑え込めるようにすることができる。

上述した回路基板は、コネクタ端子群３０を取り付け、かつ、図示していない回路素子群を搭載して、筺体１００に収容する。図２においては、筺体１００を分離領域３６において、切断した状態を示す。図２では、コネクタ端子の構造部についての図示は省略して、信号線５６のみを示している。

次に、本発明によるノイズ抑止の原理について、図３および図４を参照して説明する。図３に、フレームグランドを共通フレームグランドとした場合を示す。また、図４に、フレームグランドに、本発明を適用して複数の分離領域に分離したものを用いた場合を示す。いずれの場合も、信号グランドのＰ部に、局所的にノイズ電圧が発生した場合を例として説明する。なお、説明の便宜のため、図１に示す回路基板より簡単な回路構成としてある。
（信号グランドノイズ電流が他の信号線に伝導する場合）
図３に示す共通フレームグランドを用いた回路では、信号グランド２５のＰ部に局所的に発生したノイズ電圧が、ノイズ電流Ｉａとして、容量Ｃ１、Ｃ２を通って、信号ケーブル９０の信号線９１に伝導する。その結果、このノイズ電流に起因して、外部に放射ノイズを発生させ、ＥＭＩ特性を低下させる。ここで、Ｃ１は、信号グランド２５と共通フレームグランドＣＦＧとの間の浮遊容量である。また、Ｃ２は、共通フレームグランドＣＦＧと信号線９１との間の浮遊容量である。

信号グランドのような平板導体の場合、ノイズの平行平板共振によって、強度が局部的大きくなる部分（例えば、Ｐ部）が発生する。このようなノイズは、数百メガヘルツと高周波のため、容量Ｃ１、Ｃ２を通りやすく、外部に伝導しやすい。フレームグランドが共通の場合に、このノイズがすべての信号にのる可能性がある。この場合、ほとんどすべての信号についてフィルタを入れることによって対処することも考えられるが、ノイズ対策が複雑となる。

なお、局部的ノイズとしては、他にＬＳＩの電源電流ノイズ等が考えられる。

これに対して、本発明を適用して、フレームグランドを複数の分離領域３０ａから３０ｃに分離した場合、図４に示すように、各分離領域３０ａと３０ｂとの間、３０ｂと３０ｃとの間が、直流的には非導通となる。一方、高周波的にも、浮遊容量Ｃ３を小さくすることができることから、ここを通るノイズ電流を小さくすることができる。その結果、ノイズが他の部分に拡散することを防止することができるため、一部の信号についてフィルタを入れるだけで対処することが可能となる。従って、ノイズ対策が非常に簡便なものとなる。
（外部信号のフレームグランドノイズ電流が他の信号のケーブルフレームグランド９５または他の信号ラインに伝導する場合）
他の信号のケーブルフレームグランド９５または他の信号ラインに伝導したノイズ電流Ｉｃは、伝導ノイズまたは放射ノイズとなり、ＥＭＩ特性を低下させる。フレームグランドが共通の場合、このノイズがすべての信号にのる可能性がある。そのため、すべての信号についてフィルタを入れるなどの対策が必要となる。

しかし、本発明の場合、フレームグランンドが複数に分離されているため、前述した理由から、ノイズ電流Ｉｃがフレームグランド３０ｂから他のフレームグランド（例えば、３０ａ）に流れることがなくなる。そのため、すべてのフレームグランドにノイズがのるという事態になることが避けられる。そのため、一部の信号についてのみノイズ対策をすれば足り、対策が簡便になる。

なお、以上に述べた本発明が解決しようとする課題は、フレームグランドが筐体に対して浮いている場合でも、また、筐体と接続されている場合でも、同じである。

次に、本発明の他の実施形態について図５を参照して説明する。図５に示す実施形態は、分離領域の一つである分離領域３８を、複数（図５の例では２個）コネクタ端子４６、４７に対応させたものである。この実施形態の場合でも、前述した実施形態と同様に、間隙部幅を決定することができる。そして、同様の原理により、ノイズ電流の漏洩を低減することができる。

図１は本発明の第１の実施形態に斯かる回路基板の構成を示す平面図である。 図２は、第１の実施形態の回路基板を電子回路ユニットとして筺体に収容した状態を切断面で示す説明図である。 図３は、共通フレームグランドを用いた場合におけるノイズ伝導の状態を示す説明図である。 図４は、本発明の分離フレームグランドを使用した場合におけるノイズ伝導の状態を示す説明図である。 図５は、本発明の他の実施形態一実施形態に係る回路基板の構成を示す平面図である。

符号の説明

１０…回路基板、１１…絶縁層、２０…電源／グランドパターン、２５…信号グランド、３０…フレームグランド、３１−３７…分離領域、４０…コネクタ端子群、４１−４７…コネクタ端子、５１…電源線、５２−５７…信号線、１００…筐体。

Claims (6)

1. 回路素子群が搭載され、電子機器の筐体に収容される電子回路ユニットにおいて、
   前記回路素子群が搭載される回路基板と、
   外部との接続を行うための、複数のコネクタ端子と、
   前記回路基板に設けられるフレームグランドと、を有し、
   前記フレームグランドは、複数の分離領域に分離された状態で、前記回路基板の縁部に沿って配置され、かつ、前記複数の分離領域は、複数のコネクタ端子に対応して、分散して配置されること
   を特徴とする電子回路ユニット。
2. 請求項１に記載の電子回路ユニットにおいて、
   前記分離領域は、前記筐体の接地点に対して浮いた状態におかれることを特徴とする電子回路ユニット。
3. 請求項１および２のいずれか一項に記載の電子回路ユニットにおいて、
   前記分離領域のいずれかは、前記複数のコネクタ端子のうち、２以上のコネクタ端子に対応して配置されることを特徴とする電子回路ユニット。
4. 回路素子群およびコネクタ端子を搭載するための回路基板において、
   フレームグランドを有し、
   前記フレームグランドは、複数の分離領域に分離された状態で、当該回路基板の縁部に沿って配置され、かつ、前記複数の分離領域は、複数のコネクタ端子に対応して、分散して配置されること
   を特徴とする回路基板。
5. 請求項４に記載の回路基板において、
   前記各分離領域は、接地点に対する導通しない状態に形成されることを特徴とする回路基板。
6. 請求項４および５のいずれか一項に記載の回路基板において、
   前記分離領域のいずれかは、前記複数のコネクタ端子のうち、２以上のコネクタ端子に対応して配置されることを特徴とする回路基板。
   

Images