JPH0515317B2 - - Google Patents
Info
- Publication number
- JPH0515317B2 JPH0515317B2 JP33357288A JP33357288A JPH0515317B2 JP H0515317 B2 JPH0515317 B2 JP H0515317B2 JP 33357288 A JP33357288 A JP 33357288A JP 33357288 A JP33357288 A JP 33357288A JP H0515317 B2 JPH0515317 B2 JP H0515317B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- printed wiring
- conductive paste
- wiring board
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 description 8
- 230000005611 electricity Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はデイジタルICなどの電子部品を搭載
するプリント配線基板に係り、特に導電ペースト
処理を施したプリント配線基板に関する。
するプリント配線基板に係り、特に導電ペースト
処理を施したプリント配線基板に関する。
（従来の技術）
一般に、デイジタルICを使用して回路を構成
する場合には、両面のプリント配線基板が用いら
れる。ところで、近年、デイジタル機器の急増に
より、広い周波数領域の電磁波ノイズが増加して
いる。また、電子回路の高速化、低電圧化、低電
流化により、電子機器そのものが電磁波ノイズを
受け易くなつている。このような状況の中で、デ
イジタルICから発生される不要電波の影響によ
る障害が問題となつており、その電磁波を規制す
る規格が定められた。ところが、今までの両面プ
リント配線基板で、この規格をパスするためには
困難を有する。
する場合には、両面のプリント配線基板が用いら
れる。ところで、近年、デイジタル機器の急増に
より、広い周波数領域の電磁波ノイズが増加して
いる。また、電子回路の高速化、低電圧化、低電
流化により、電子機器そのものが電磁波ノイズを
受け易くなつている。このような状況の中で、デ
イジタルICから発生される不要電波の影響によ
る障害が問題となつており、その電磁波を規制す
る規格が定められた。ところが、今までの両面プ
リント配線基板で、この規格をパスするためには
困難を有する。
そこで、その対策として、今までの両面プリン
ト配線基板上に導電ペースト処理を施したプリン
ト配線基板が開発された。これは、例えば銅泊を
エツチングして配線パターンを形成した基板上
に、さらにスクリーン印刷により絶縁層を介して
銅ペースト層（導体層）を形成したものであり、
SGND（信号線用のアース）、Vcc，SGNDと見掛
け上では３層構造になる。
ト配線基板上に導電ペースト処理を施したプリン
ト配線基板が開発された。これは、例えば銅泊を
エツチングして配線パターンを形成した基板上
に、さらにスクリーン印刷により絶縁層を介して
銅ペースト層（導体層）を形成したものであり、
SGND（信号線用のアース）、Vcc，SGNDと見掛
け上では３層構造になる。
このような導電ペースト処理を施したプリント
配線基板の利点は、今までのプリント配線基板に
比べて優れた電磁波シールド特性を有し、マイグ
レーシヨンを極めて低いレベルに抑えることがで
き、しかもスクリーン印刷法により容易に多層化
でき、低コストにて製造できる点である。
配線基板の利点は、今までのプリント配線基板に
比べて優れた電磁波シールド特性を有し、マイグ
レーシヨンを極めて低いレベルに抑えることがで
き、しかもスクリーン印刷法により容易に多層化
でき、低コストにて製造できる点である。
しかしながら、欠点として、このプリント配線
基板上に筐体グランド（FGND）がある場合に
は、静電気がFGNDを流れる際に導電性のペー
スト層の絶縁層を破壊し、回路内に入り込んで、
誤動作を招く点がある。
基板上に筐体グランド（FGND）がある場合に
は、静電気がFGNDを流れる際に導電性のペー
スト層の絶縁層を破壊し、回路内に入り込んで、
誤動作を招く点がある。
（発明が解決しようとする課題）
上記したように、従来、導電ペースト処理を施
したプリント配線基板において、筐体グランドが
あると、静電気が導電性ペースト層の絶縁層を破
壊し、回路内に入り込んで、誤動作を招く欠点が
あつた。
したプリント配線基板において、筐体グランドが
あると、静電気が導電性ペースト層の絶縁層を破
壊し、回路内に入り込んで、誤動作を招く欠点が
あつた。
本発明は上記のような点に鑑みなされたもの
で、導電ペースト処理を施したプリント配線基板
において、静電気耐圧を改善したプリント配線基
板を提供することを目的とする。
で、導電ペースト処理を施したプリント配線基板
において、静電気耐圧を改善したプリント配線基
板を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
すなわち、本発明は、基板上に電子部品が接続
される配線パターン、および筐体アースが接続さ
れる筐体グランドパターンが形成されてなり、上
記配線パターン上に導電ペースト処理を施したプ
リント配線基板において、上記配線パターンと上
記筐体グランドパターンとの間隔を開けるように
したものである。
される配線パターン、および筐体アースが接続さ
れる筐体グランドパターンが形成されてなり、上
記配線パターン上に導電ペースト処理を施したプ
リント配線基板において、上記配線パターンと上
記筐体グランドパターンとの間隔を開けるように
したものである。
また、本発明は、基板上に電子部品が接続され
る配線パターン、および筐体アースが接続される
筐体グランドパターンが形成されてなり、上記配
線パターン上に導電ペースト処理を施したプリン
ト配線基板において、上記配線パターンと上記筐
体グランドパターンとを隔離するための溝を形成
したものである。
る配線パターン、および筐体アースが接続される
筐体グランドパターンが形成されてなり、上記配
線パターン上に導電ペースト処理を施したプリン
ト配線基板において、上記配線パターンと上記筐
体グランドパターンとを隔離するための溝を形成
したものである。
（作用）
上記の構成によれば、配線パターンと筐体グラ
ンドパターンとの間隔を開けたことにより、ある
いは配線パターンと筐体グランドパターンとを隔
離するための溝を形成したことにより、例えば
1KV／１mm（間隔あるいは溝の広さ１mmにつき、
1KV）の静電気耐圧を確保できる。
ンドパターンとの間隔を開けたことにより、ある
いは配線パターンと筐体グランドパターンとを隔
離するための溝を形成したことにより、例えば
1KV／１mm（間隔あるいは溝の広さ１mmにつき、
1KV）の静電気耐圧を確保できる。
（実施例）
以下、図面を参照して本発明の一実施例に係る
プリント配線基板を説明する。
プリント配線基板を説明する。
第１図は同実施例のプリント配線基板を一部破
断して示す斜視図である。第１図において、図中
１１は基板であり、プリント基板の強度を高める
絶縁基板からなる。１２ａ，１２ｂは導体層であ
り、電子回路を形成するための配線パターンとな
り、デイジタルICなどの電子部品が接続される。
１３ａ，１３ｂは絶縁層であり、それぞれ導体層
１２ａ，１２ｂを絶縁する。１４は導体性ペース
ト層であり、電子回路を形成するための配線パタ
ーンとなり、デイジタルICなどの電子部品のア
ースが接続される。１５は絶縁層であり、導体性
ペースト層１４を保護する。１６，１７は筐体
GND層であり、筐体アースが接続される。
断して示す斜視図である。第１図において、図中
１１は基板であり、プリント基板の強度を高める
絶縁基板からなる。１２ａ，１２ｂは導体層であ
り、電子回路を形成するための配線パターンとな
り、デイジタルICなどの電子部品が接続される。
１３ａ，１３ｂは絶縁層であり、それぞれ導体層
１２ａ，１２ｂを絶縁する。１４は導体性ペース
ト層であり、電子回路を形成するための配線パタ
ーンとなり、デイジタルICなどの電子部品のア
ースが接続される。１５は絶縁層であり、導体性
ペースト層１４を保護する。１６，１７は筐体
GND層であり、筐体アースが接続される。
このようなプリント配線基板にあつては、ま
ず、基板１１上に例えば銅箔からなる導体層１２
ａ，１２ｂを形成し、これをエツチング処理して
パターンを形成する。部品は、この導体層１２
ａ，１２ｂを利用して半田接続する。次に、スク
リーン印刷により、導体層１２ａ，１２ｂによつ
て形成される信号線上に信頼性の高い絶縁樹脂か
らなる絶縁層１３ａ，１３ｂを形成する。さら
に、スクリーン印刷により、絶縁層１３ａの上に
例えば銅ペーストからなる導電性ペースト層１４
を形成する。この導電性ペースト層１４は、部品
のアースパターンに接続されると共に、絶縁層１
３ａの上から信号線を覆う。最後に、この導電性
ペースト層１４を絶縁樹脂からなる絶縁層１５に
よつて保護する。
ず、基板１１上に例えば銅箔からなる導体層１２
ａ，１２ｂを形成し、これをエツチング処理して
パターンを形成する。部品は、この導体層１２
ａ，１２ｂを利用して半田接続する。次に、スク
リーン印刷により、導体層１２ａ，１２ｂによつ
て形成される信号線上に信頼性の高い絶縁樹脂か
らなる絶縁層１３ａ，１３ｂを形成する。さら
に、スクリーン印刷により、絶縁層１３ａの上に
例えば銅ペーストからなる導電性ペースト層１４
を形成する。この導電性ペースト層１４は、部品
のアースパターンに接続されると共に、絶縁層１
３ａの上から信号線を覆う。最後に、この導電性
ペースト層１４を絶縁樹脂からなる絶縁層１５に
よつて保護する。
なお、さらに多層構造にする場合には、導電性
ペースト層１４上に絶縁層を介して、次の導体層
を形成すれば良い。
ペースト層１４上に絶縁層を介して、次の導体層
を形成すれば良い。
このように、今までの両面プリント配線基板上
に、さらに導電性ペースト層１４を塗り、これを
絶縁層１５で覆う方法により、両面プリント配線
基板のインピーダンスを下げて、不要電波の発生
を極めて低いレベルに抑えることができる。
に、さらに導電性ペースト層１４を塗り、これを
絶縁層１５で覆う方法により、両面プリント配線
基板のインピーダンスを下げて、不要電波の発生
を極めて低いレベルに抑えることができる。
ところで、FGND（筐体グランド）があると、
静電気がFGNDを流れる際に、導電性ペースト
層１４の絶縁層１３ａを破壊し、回路内に入り込
んで、誤動作を招く問題がある。そこで、このよ
うな静電気対策として、本発明では、第２図に示
すように筐体GND層１６，１７の端から絶縁距
離ｄをとつて回路を形成するようにした。
静電気がFGNDを流れる際に、導電性ペースト
層１４の絶縁層１３ａを破壊し、回路内に入り込
んで、誤動作を招く問題がある。そこで、このよ
うな静電気対策として、本発明では、第２図に示
すように筐体GND層１６，１７の端から絶縁距
離ｄをとつて回路を形成するようにした。
すなわち、第１図に示すように基板１１上に筐
体アースを接続するための筐体GND層１６，１
７を形成する場合には、この筐体グランドパター
ンと電子部品が接続される配線パターンとの間に
溝を形成して、絶縁距離ｄを取るようにする。こ
れにより、例えば1KV／１mm（絶縁距離d1mmに
つき、1KV）の静電気耐圧を確保できる。
体アースを接続するための筐体GND層１６，１
７を形成する場合には、この筐体グランドパター
ンと電子部品が接続される配線パターンとの間に
溝を形成して、絶縁距離ｄを取るようにする。こ
れにより、例えば1KV／１mm（絶縁距離d1mmに
つき、1KV）の静電気耐圧を確保できる。
したがつて、例えば15KVの静電気がかかる場
合には、15mm程度の絶縁距離ｄを取れば、回路に
入り込む静電気を防止することができる。
合には、15mm程度の絶縁距離ｄを取れば、回路に
入り込む静電気を防止することができる。
［発明の効果］
以上のように本発明によれば、導電ペースト処
理を施したプリント配線基板において、配線パタ
ーンと筐体グランドパターンとの間隔を開けたこ
とにより、あるいは配線パターンと筐体グライド
パターンとを隔離するための溝を形成したことに
より、静電気耐圧を改善したプリント配線基板を
実現できる。
理を施したプリント配線基板において、配線パタ
ーンと筐体グランドパターンとの間隔を開けたこ
とにより、あるいは配線パターンと筐体グライド
パターンとを隔離するための溝を形成したことに
より、静電気耐圧を改善したプリント配線基板を
実現できる。
第１図は本発明の一実施例に係るプリント配線
基板を一部破断して示す斜視図、第２図は同実施
例における静電気対策を説明するための図であ
る。 １１……基板、１２ａおよび１２ｂ……導体
層、１３ａおよび１３ｂ……絶縁層、１４……導
電性ペースト層、１５……絶縁層、１６および１
７……筐体GND層。
基板を一部破断して示す斜視図、第２図は同実施
例における静電気対策を説明するための図であ
る。 １１……基板、１２ａおよび１２ｂ……導体
層、１３ａおよび１３ｂ……絶縁層、１４……導
電性ペースト層、１５……絶縁層、１６および１
７……筐体GND層。
Claims (1)
- 【特許請求の範囲】 １ 基板上に電子部品が接続される配線パター
ン、および筐体アースが接続される筐体グランド
パターンが形成されてなり、上記配線パターン上
に導電ペースト処理を施したプリント配線基板に
おいて、 上記配線パターンと上記筐体グランドパターン
との間隔を開けたことを特徴とするプリント配線
基板。 ２ 基板上に電子部品が接続される配線パター
ン、および筐体アースが接続される筐体グランド
パターンが形成されてなり、上記配線パターン上
に導電ペースト処理を施したプリント配線基板に
おいて、 上記配線パターンと上記筐体グランドパターン
とを隔離するための溝を形成したことを特徴とす
るプリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33357288A JPH02177587A (ja) | 1988-12-28 | 1988-12-28 | プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33357288A JPH02177587A (ja) | 1988-12-28 | 1988-12-28 | プリント配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177587A JPH02177587A (ja) | 1990-07-10 |
| JPH0515317B2 true JPH0515317B2 (ja) | 1993-03-01 |
Family
ID=18267542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33357288A Granted JPH02177587A (ja) | 1988-12-28 | 1988-12-28 | プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02177587A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3265669B2 (ja) * | 1993-01-19 | 2002-03-11 | 株式会社デンソー | プリント基板 |
| JP6873217B1 (ja) * | 2019-12-05 | 2021-05-19 | 三菱電機株式会社 | 電力変換装置 |
-
1988
- 1988-12-28 JP JP33357288A patent/JPH02177587A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02177587A (ja) | 1990-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488540A (en) | Printed circuit board for reducing noise | |
| US5010641A (en) | Method of making multilayer printed circuit board | |
| US5392019A (en) | Inductance device and manufacturing process thereof | |
| EP0379686B1 (en) | Printed circuit board | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| US6798666B1 (en) | Introducing loss in a power bus to reduce EMI and electrical noise | |
| JPH07169649A (ja) | 積層貫通型コンデンサアレイ | |
| JPH02187093A (ja) | 印刷配線板 | |
| JP4710496B2 (ja) | 回路基板及び電子回路装置 | |
| JP2761363B2 (ja) | 電磁放射に感応する電子装置の保護装置 | |
| JPH0268571A (ja) | 画像形成装置に於けるプリント基板 | |
| JPH09199818A (ja) | グランド間接続構造 | |
| US5025116A (en) | Printed wiring board having electromagnetic wave shielding layer | |
| JPH05191056A (ja) | プリント配線基板 | |
| JP3328399B2 (ja) | 積層コンデンサアレイ | |
| JPH1187880A (ja) | プリント配線板 | |
| JPH0515317B2 (ja) | ||
| JP3191517B2 (ja) | フレキシブル印刷配線板のシールド装置 | |
| JPS59188992A (ja) | プリント配線基板 | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JP2001326432A (ja) | プリント配線板とケーブルの接続構造及び電子機器 | |
| JP3559706B2 (ja) | 電子機器 | |
| JP3591894B2 (ja) | 多層プリント基板 | |
| KR100487723B1 (ko) | 과전압 보호 장치 | |
| JPH11284291A (ja) | 回路基板およびこの回路基板を搭載した液晶表示装置 |