JP5409312B2 - 多層プリント回路板 - Google Patents
多層プリント回路板 Download PDFInfo
- Publication number
- JP5409312B2 JP5409312B2 JP2009279911A JP2009279911A JP5409312B2 JP 5409312 B2 JP5409312 B2 JP 5409312B2 JP 2009279911 A JP2009279911 A JP 2009279911A JP 2009279911 A JP2009279911 A JP 2009279911A JP 5409312 B2 JP5409312 B2 JP 5409312B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- signal wiring
- signal
- wiring
- ground pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
た信号配線105に高速信号が流れた場合、高速信号のリターン電流経路が第1、第2のスリット部104、134によって阻害されるため、放射ノイズが増大するという問題があった。
きるプリント回路板を提供することを目的とするものである。
次に本発明の実施形態について、図面に基づいて具体的に説明する。図1及び図2は、本発明によるプリント回路板の一実施例を示すもので、図1は平面図、図2(a)は2つの導体層を分離して示す斜視図、(b)は信号配線の近傍のみを示す部分断面図である。図2に示すように多層プリント回路板1は、第1の導体層21と第2の導体層22からなる。また、第1の導体層21と第2の導体層22との間には、不図示の誘電体層が備えられている。
|B’|<|B| ・・・式(7)
となる。
次に本実施形態による効果を説明するために、図1に示すプリント回路板の電磁界シミュレーションを実施した。図4に電磁界シミュレーションに使用したモデルを示している。図4において図1と同じ部材には同じ符号を付している。プリント回路板1は長辺100mm、短辺80mmの長方形で、厚さ50μmの第1及び第2の導体層とその間に厚さ200μm、誘電率4.3の誘電体層を有した構造となっている。2つの接続部材の幅は2mmであり、0.5mmの間隙を空けて信号配線5に対称な位置に配置されている。第1のFGパターン2と第1、のSGパターン3は幅2mmの第1のスリット部4により分割されている。また、第2FGパターンと第2のSGパターンも幅2mmの第2のスリット部により分割されている。波源として、第1のFGパターン2に静電気ノイズを模擬した周波数0〜3GHzで強度1Wのガウシアンパルスを印加した。信号配線5、8は幅0.3mm、長さ30mmのマイクロストリップライン構造を有しており、それぞれが第1の導体層21に50Ωの抵抗で終端されている。
比較のために図10に示した従来のプリント回路板において、信号配線105に伝搬する静電気ノイズ電流を実験例1と同様にシミュレーションを行った。比較実験例1における実験例1との違いは第2の導体層122に設けられた接続部材の数が1つであり、信号配線105の直下に配置されていることである。接続部材120の幅は2mmである。上記の構成で実験例1と同様に電磁界シミュレーションを実施し、その結果得られた信号配線105に伝搬する静電気ノイズ電流を図5(b)に示している。図5(a)と図5(b)を比較すると、図5(a)における信号配線5に伝搬する静電気ノイズ電流の量の方が、図5(b)に比べて小さいことが分かる。すなわち実験例1は比較実験例1に比べて、静電気ノイズに対する耐性が高いと言える。
図6及び図7は、本発明の第2の実施の形態によるプリント回路板を示すもので、図6はその平面図、図7(a)は2つの導体層を分離して示す斜視図、(b)は信号配線の近傍のみを示す部分断面図である。
第2の実施形態における効果を説明するために、実験例1と同様に、多層プリント回路板の電磁界シミュレーションを実施した。
2 第1のフレームグラウンドパターン
3 第1のシグナルグラウンドパターン
4 第1のスリット部
5、8 信号配線
6 外部インターフェース部品
7、9、10 半導体素子
11、12、13、14、15、16 導電部材
17、117 金属筐体
18 第2のフレームグラウンドパターン
19 第2のシグナルグラウンドパターン
20、130 誘電体層
21、121 第1の導体層
22、122 第2の導体層
23、24、25、26 接続部材
32、33 端部
34 第2のスリット部
Claims (6)
- 誘電体層を介して配置された第1及び第2の導体層と、
前記第1の導体層に配置された第1のシグナルグラウンドパターン及び第1のフレームグラウンドパターンと、
前記第1のシグナルグラウンドパターンと前記第1のフレームグラウンドパターンとを分離する第1のスリット部と、
前記第2の導体層に配置された第2のシグナルグラウンドパターン及び第2のフレームグラウンドパターンと、
前記第2のシグナルグラウンドパターンと前記第2のフレームグラウンドパターンとを分離する第2のスリット部とを有し、
前記第1の導体層には、前記第1のスリット部を跨ぐように信号配線が設けられており、
前記第2の導体層には、前記第2のシグナルグラウンドパターンと前記第2のフレームグラウンドパターンとを接続する第1及び第2の接続部材が設けられており、
前記信号配線の配線方向に垂直な断面において、前記信号配線は前記第1及び前記第2の接続部材に挟まれた領域に対向して配置されていることを特徴とする多層プリント回路板。 - 前記第1の接続部材の配線幅と第2の接続部材の配線幅は等しく、前記信号配線に対して対称となる位置に配置されていることを特徴とする請求項1に記載の多層プリント回路板。
- 前記信号配線の配線方向に垂直な断面において、前記信号配線のうち前記誘電体層に接している辺の中点と、前記第1の接続部材の前記第2の接続部材に最も近接した位置となる端部との距離、および前記第2の接続部材の前記第1の接続部材に最も近接した位置となる端部との距離が、前記誘電体層の厚さよりも大きく前記厚さの7.5倍以下であることを特徴とする請求項1又は2に記載の多層プリント回路板。
- 前記信号配線の配線方向に垂直な断面において、前記信号配線のうち前記誘電体層に接している辺の中点と、前記第1の接続部材の前記第2の接続部材に最も近接した位置となる端部との距離、および前記第2の接続部材の前記第1の接続部材に最も近接した位置となる端部との距離が、前記誘電体層の厚さの1.1倍以上、5.0倍以下であることを特徴とする請求項1又は2に記載の多層プリント回路板。
- 前記第1の導体層において、前記第1のシグナルグラウンドパターンと前記第1のフレームグラウンドパターンを前記信号配線に沿って接続するための第3及び第4の接続部材を有し、
前記第3及び前記第4の接続部材は、前記第1のスリット部を跨ぐように前記信号配線を挟んで配置されていることを特徴とする請求項1ないし4のいずれか1つに記載の多層プリント回路板。 - 前記第3の接続部材の配線幅と第4の接続部材の配線幅は等しく、前記信号配線に対して対称となる位置に配置されていることを特徴とする請求項5に記載の多層プリント回路板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009279911A JP5409312B2 (ja) | 2009-01-30 | 2009-12-09 | 多層プリント回路板 |
CN201080005398.8A CN102293068B (zh) | 2009-01-30 | 2010-01-28 | 多层印刷电路板 |
PCT/JP2010/051547 WO2010087506A1 (en) | 2009-01-30 | 2010-01-28 | Multilayer printed circuit board |
US13/140,094 US8530750B2 (en) | 2009-01-30 | 2010-01-28 | Multilayer printed circuit board |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009019297 | 2009-01-30 | ||
JP2009019297 | 2009-01-30 | ||
JP2009279911A JP5409312B2 (ja) | 2009-01-30 | 2009-12-09 | 多層プリント回路板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010199553A JP2010199553A (ja) | 2010-09-09 |
JP2010199553A5 JP2010199553A5 (ja) | 2013-09-12 |
JP5409312B2 true JP5409312B2 (ja) | 2014-02-05 |
Family
ID=42026336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009279911A Expired - Fee Related JP5409312B2 (ja) | 2009-01-30 | 2009-12-09 | 多層プリント回路板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8530750B2 (ja) |
JP (1) | JP5409312B2 (ja) |
CN (1) | CN102293068B (ja) |
WO (1) | WO2010087506A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201316895A (zh) * | 2011-10-14 | 2013-04-16 | Hon Hai Prec Ind Co Ltd | 可抑制電磁干擾的電路板 |
JP5348259B2 (ja) | 2012-02-02 | 2013-11-20 | 横河電機株式会社 | 絶縁回路及び通信機器 |
US8913401B2 (en) | 2012-11-14 | 2014-12-16 | Fuji Xerox Co., Ltd. | Multilayer wiring board |
JP5803961B2 (ja) * | 2013-03-21 | 2015-11-04 | 株式会社豊田自動織機 | 基板間隔保持部材及びインバータ装置 |
JP6413099B2 (ja) * | 2014-03-18 | 2018-10-31 | パナソニックIpマネジメント株式会社 | 電子機器 |
JP6399969B2 (ja) * | 2015-05-22 | 2018-10-03 | 三菱電機株式会社 | プリント基板 |
JP7373705B2 (ja) * | 2018-02-15 | 2023-11-06 | パナソニックIpマネジメント株式会社 | 回路基板、電子機器 |
KR102616482B1 (ko) | 2018-07-26 | 2023-12-26 | 삼성전자주식회사 | 전원 배선에서 발생된 전자기파를 상쇄하기 위한 접지 배선을 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
JP7160012B2 (ja) * | 2019-10-03 | 2022-10-25 | 株式会社デンソー | 電子制御装置 |
CN115175441B (zh) * | 2022-08-01 | 2024-03-12 | 哈尔滨理工大学 | 真空低介电常数及低电导率的微电流传输电路板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10208791A (ja) * | 1997-01-21 | 1998-08-07 | Canon Inc | 筐体内部のフレームグラウンド間接続方法 |
JPH11177274A (ja) * | 1997-12-08 | 1999-07-02 | Canon Inc | プリント配線基板とケーブルおよび筐体との接続方法、および電子機器 |
US6573804B2 (en) * | 2000-03-14 | 2003-06-03 | Canon Kabushiki Kaisha | Electronic apparatus having a printed circuit board with multi-point grounding |
JP3703362B2 (ja) * | 2000-03-14 | 2005-10-05 | キヤノン株式会社 | 電子機器 |
US6507495B1 (en) * | 2000-06-28 | 2003-01-14 | Dell Products L.P. | Three-dimensional technique for improving the EMC characteristics of a printed circuit board |
US6937480B2 (en) * | 2001-05-14 | 2005-08-30 | Fuji Xerox Co., Ltd. | Printed wiring board |
JP2003163467A (ja) * | 2001-05-14 | 2003-06-06 | Fuji Xerox Co Ltd | プリント配線基板及びプリント配線基板設計支援装置 |
KR100731544B1 (ko) * | 2006-04-13 | 2007-06-22 | 한국전자통신연구원 | 다층배선 코플래너 웨이브가이드 |
JP5025376B2 (ja) * | 2006-09-11 | 2012-09-12 | キヤノン株式会社 | プリント配線板及び電子機器 |
-
2009
- 2009-12-09 JP JP2009279911A patent/JP5409312B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-28 CN CN201080005398.8A patent/CN102293068B/zh not_active Expired - Fee Related
- 2010-01-28 WO PCT/JP2010/051547 patent/WO2010087506A1/en active Application Filing
- 2010-01-28 US US13/140,094 patent/US8530750B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102293068B (zh) | 2014-03-05 |
JP2010199553A (ja) | 2010-09-09 |
US8530750B2 (en) | 2013-09-10 |
CN102293068A (zh) | 2011-12-21 |
WO2010087506A1 (en) | 2010-08-05 |
US20110247869A1 (en) | 2011-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5409312B2 (ja) | 多層プリント回路板 | |
JP5063529B2 (ja) | プリント回路板 | |
KR101609496B1 (ko) | 감소된 크로스-토크를 갖는 인쇄 회로 기판 | |
JP4942811B2 (ja) | 配線基板、電気信号伝送システムおよび電子機器 | |
JP5352019B1 (ja) | 多層回路基板及び高周波回路モジュール | |
US9326370B2 (en) | Printed circuit board | |
JP5868285B2 (ja) | プリント基板 | |
JP2010010183A (ja) | 導波路構造およびプリント配線板 | |
JP2010278132A (ja) | フレキシブル配線基板、フレキシブル配線基板の組付構造及び電子機器 | |
JP6504960B2 (ja) | プリント基板 | |
JP5669499B2 (ja) | プリント回路板 | |
JP6425632B2 (ja) | プリント基板 | |
WO2020217321A1 (ja) | 電子機器 | |
JP6399969B2 (ja) | プリント基板 | |
JP7226899B2 (ja) | 電子機器及び配線基板 | |
JP6733911B2 (ja) | プリント配線基板、電子部品付きプリント配線基板 | |
JP3956665B2 (ja) | 多層プリント配線板 | |
US9907158B2 (en) | Wiring structure and printed wiring substrate of wiring structure | |
JP4717431B2 (ja) | プリント配線板 | |
WO2012153835A1 (ja) | プリント配線基板 | |
KR101510727B1 (ko) | 프린트 배선판 및 프린트 회로판 | |
JP6343871B2 (ja) | 部品実装多層配線基板 | |
JP2006173401A (ja) | プリント配線板 | |
JP2018107221A (ja) | 多層回路基板 | |
JP2017017254A (ja) | 多層プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131105 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5409312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |