JP5409312B2 - 多層プリント回路板 - Google Patents

多層プリント回路板 Download PDF

Info

Publication number
JP5409312B2
JP5409312B2 JP2009279911A JP2009279911A JP5409312B2 JP 5409312 B2 JP5409312 B2 JP 5409312B2 JP 2009279911 A JP2009279911 A JP 2009279911A JP 2009279911 A JP2009279911 A JP 2009279911A JP 5409312 B2 JP5409312 B2 JP 5409312B2
Authority
JP
Japan
Prior art keywords
printed circuit
signal wiring
signal
wiring
ground pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009279911A
Other languages
English (en)
Other versions
JP2010199553A (ja
JP2010199553A5 (ja
Inventor
兼司 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009279911A priority Critical patent/JP5409312B2/ja
Priority to CN201080005398.8A priority patent/CN102293068B/zh
Priority to PCT/JP2010/051547 priority patent/WO2010087506A1/en
Priority to US13/140,094 priority patent/US8530750B2/en
Publication of JP2010199553A publication Critical patent/JP2010199553A/ja
Publication of JP2010199553A5 publication Critical patent/JP2010199553A5/ja
Application granted granted Critical
Publication of JP5409312B2 publication Critical patent/JP5409312B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子機器に搭載される多層プリント回路板に関するものである。
近年、プリンタ等の電子機器の小型化、高モールド率化が進み、機器を電磁気的にシールドする金属筐体の面積が縮小してきている。また、プリント回路板においても、高密度実装化に伴い、LSI等の実装部品の微細化や低電圧化が進んできている。こういった金属筐体面積の縮小、LSI微細化及び低電圧化により、静電気ノイズ等の外来ノイズによる機器回路の誤動作を招く確率は高くなっている。
図9は、従来の多層プリント回路板101において、静電気ノイズによる誤動作を防止するための構成を示すものである。図9(a)は平面図、図9(b)は斜視図である。多層プリント回路板101は、金属筐体117に配置され、第1の導体層121と第2の導体層122からなる。また、第1の導体層121と第2の導体層122との間には、不図示の誘電体層が備えられている。
第1の導体層121には、第1のフレームグラウンドパターン(以下第1のFGパターン)102と、第1のシグナルグラウンドパターン(以下第1のSGパターン)103が形成されている。第1のFGパターン102と第1のSGパターン103とは、スリット部104により分離されている。第1のFGパターン102には、コネクタやスイッチ等の外部インターフェース部品106が実装されている。第1のSGパターン103には、第1の半導体素子107、第2の半導体素子109、第3の半導体素子110が実装されている。外部インターフェース部品106と第1の半導体素子107とは、信号配線105により第1のスリット部104を跨いで接続されている。また、第2の半導体素子109と第3の半導体素子110とは、信号配線108により接続されている。なお、図9において、信号配線105、108と第1のFGパターン102及び第1のSGパターン103との間に形成されるクリアランスは省略してある。
また、第2の導体層122には、第1のFGパターン2および第1のSGパターン103と重なるように、第2のフレームグラウンドパターン(以下第2のFGパターン)118および第2のシグナルグラウンドパターン(第2のSGパターン)119が形成されている。第2のFGパターン118と第2のSGパターン119とは、第2のスリット部134により分離されている。
第1のFGパターン102と第2のFGパターン118とは、導電部材111、112により短絡されている。また、第1のSGパターン103と第2のSGパターン119とは、導電部材113、114、115、116により短絡されている。導電部材111、112、113、114、115、116は、スルーホールや非貫通のビアで形成することができる。
図9に示した多層プリント回路板において、外部インターフェース部品106の近傍に静電気ノイズが印加されたとする。静電気ノイズは第1のFGパターン102および、第1のFGパターン102から第2のFGパターン118に流れ込む。しかしながら、第1、第2のFGパターン102、118は、第1、第2のスリット部104、134により分離されているため、静電気ノイズは第1、第2のSGパターン103、119には、ほとんど流れ込まない。従って、多層プリント回路板101はスリットを跨がない信号配線108で信号のやりとりをしている半導体素子109、110は、静電気ノイズによる影響をほとんど受けないため、静電気ノイズに対する耐性は非常に高い。
しかしながら、スリット部104を跨いで外部インターフェース部品106に接続され
た信号配線105に高速信号が流れた場合、高速信号のリターン電流経路が第1、第2のスリット部104、134によって阻害されるため、放射ノイズが増大するという問題があった。
このような問題を解決するために、非特許文献1(Mark I. Montrose著「プリント回路のEMC設計」)に開示された構成が知られている。図10は、非特許文献1の構成を示した多層プリント回路板を示しており、図10(a)は平面図、図10(b)は斜視図である。なお、図9と同じ部材には同じ符号を付しその説明は省略する。
非特許文献1では、第1のスリット部104を跨ぐ信号配線105の直下において、第2の導体層122の第2のFGパターン118と第2のSGパターン119とを、導電性を有する接続部材120により接続している。接続部材120により、第1のスリット部104を跨ぐ信号配線105に信号が流れた際のリターン電流経路を確保でき、放射ノイズが抑制される。
Mark I.Montrose著「プリント回路のEMC設計」オーム社、1997年11月、p134−136
しかしながら、非特許文献1に開示された構成では、印加された静電気ノイズが第2のFGパターン118から第2のSGパターン119に流れ込む際に、接続部材120に集中してしまう。そして、接続部材120で発生した磁界が、第1のスリット部104を跨ぐ信号配線105と強く結合することで、信号配線105への静電気ノイズの伝播量が増加する。その結果、静電気ノイズに対する耐性が低くなってしまうという問題がある。
本発明は、静電気ノイズ等の外来ノイズに対する耐性が高く、かつ放射ノイズも抑制で
きるプリント回路板を提供することを目的とするものである。
上記目的を達成するため、誘電体層を介して配置された第1及び第2の導体層と、前記第1の導体層に配置された第1のシグナルグラウンドパターン及び第1のフレームグラウンドパターンと、前記第1のシグナルグラウンドパターンと前記第1のフレームグラウンドパターンとを分離する第1のスリット部と、前記第2の導体層に配置された第2のシグナルグラウンドパターン及び第2のフレームグラウンドパターンと、前記第2のシグナルグラウンドパターンと前記第2のフレームグラウンドパターンとを分離する第2のスリット部とを有し、前記第1の導体層には、前記第1のスリット部を跨ぐように信号配線が設けられており、前記第2の導体層には、前記第2のシグナルグラウンドパターンと前記第2のフレームグラウンドパターンとを接続する第1及び第2の接続部材が設けられており、前記信号配線の配線方向に垂直な断面において、前記信号配線は前記第1及び前記第2の接続部材に挟まれた領域に対向して配置されている多層プリント回路板を提供している。
上記構成によれば、導電性を持った接続部材を信号配線の両側に配置することにより、磁束を低減する効果を大きくすることができ、静電気ノイズ等の外来ノイズに対する耐性をより高めることができる。また、導電性を持った2つの接続部材を対称位置に配置することにより、磁束の打ち消し効果が得られるため、静電気ノイズ等の外来ノイズに対する耐性をより一層高めることができる。
第1の実施の形態における多層プリント回路板を示す平面図。 第1の実施の形態における多層プリント回路板を示す斜視図と断面図。 第1の実施の形態における静電気ノイズ電流の伝搬原理を説明する断面図。 実験例1におけるシミュレーションモデルを示す斜視図。 静電気ノイズ電流の値および低減効果を示すグラフ。 第2の実施の形態における多層プリント回路板を示す平面図。 第2の実施の形態における多層プリント回路板を示す斜視図と断面図。 実験例2における静電気ノイズ電流の値を示すグラフ。 従来技術における多層プリント回路板を示す平面図と斜視図。 従来技術における多層プリント回路板を示す平面図と斜視図。 従来技術における静電気ノイズ電流の伝搬原理を説明する断面図。
まず、図10に示した従来の多層プリント配線板における、静電気ノイズの信号配線105への伝搬の原理について、図11を用いて説明する。図11において、130は第1の導体層121と第2の導体層122の間に設けられている誘電体層である。また、132は導電部材120の中心部を示しており、第2のFGパターン118から第2のSGパターン119へ流れ込む静電気ノイズ電流の向きは、紙面に対して垂直奥方向である。また、矢印131は中心部132を流れた静電気電流により、信号配線105のうち誘電体層130に接している辺の中点に発生する磁束Bの向きを表している。なお図9と同じ部材には同じ符号を付しその説明は省略する。
このとき、導電部材120に流れる静電気ノイズ電流は、導電部材120と信号配線105との近接効果により導電部材120の中央部132に集中する。接続部材120を流れる電流を中心部132に流れる電流として計算すると、信号配線105の位置には
Figure 0005409312

・・・式(1)
の大きさの磁束が、131に示す向きに発生する。ここで、μ0は真空中の透磁率、Iは接続部材に流れる静電気ノイズ電流である。hは誘電体層130の厚さである。この磁束が鎖交することにより、信号配線105に誘導起電力が生じ、静電気ノイズ電流が伝搬する。
(第1の実施の形態)
次に本発明の実施形態について、図面に基づいて具体的に説明する。図1及び図2は、本発明によるプリント回路板の一実施例を示すもので、図1は平面図、図2(a)は2つの導体層を分離して示す斜視図、(b)は信号配線の近傍のみを示す部分断面図である。図2に示すように多層プリント回路板1は、第1の導体層21と第2の導体層22からなる。また、第1の導体層21と第2の導体層22との間には、不図示の誘電体層が備えられている。
第1の導体層21には、第1のフレームグラウンドパターン(以下第1のFGパターン)2と、第1のシグナルグラウンドパターン(第1のSGパターン)3が形成されている。第1のFGパターン2と第1のSGパターン3とは、スリット部4により分離されている。第1のFGパターン2には、コネクタやスイッチ等の外部インターフェース部品6が実装されている。第1のSGパターン3には、第1の半導体素子7、第2の半導体素子9、第3の半導体素子10が実装されている。外部インターフェース部品6と第1の半導体素子7とは、信号配線5により第1のスリット部4を跨いで接続されている。また、第2の半導体素子8と第3の半導体素子9とは、信号配線8により接続されている。
また、第2の導体層22には、第1のFGパターン2および第1のSGパターン3と重なるように、第2のフレームグラウンドパターン(以下第2のFGパターン)18および第2のシグナルグラウンドパターン(第2のSGパターン)19が形成されている。第2のFGパターン18と第2のSGパターン19とは、第2のスリット部34により分離されている。第2のスリット部34の第1のスリット部4を跨ぐ信号配線5の下部には、第2のFGパターン118と第2のSGパターン119とを接続する接続部材23、24が設けられている。
また、第1のFGパターン2と第2のFGパターン18とは、導電部材11、12により短絡されている。また、第1のSGパターン3と第2のSGパターン19とは、導電部材13、14、15、16により短絡されている。導電部材11、12、13、14、15、16は、スルーホールや非貫通のビアで形成することができる。また、金属筐体17に多層プリント回路板1を固定するネジ等を流用することもできる。
金属筐体17において、外部インターフェース部品6の近傍に静電気ノイズが印加されたとする。前述のように、静電気ノイズは第1、2のFGパターン2、18に流れ込み、大半は導電部材11、12を介して金属筐体17に流れる。しかしながら、一部は接続部材23、24を通って第2のSGパターン19へと流れる。このとき、導電性を有する接続部材が2つ配置されていることによって、静電気ノイズは2つに分散され、接続部材1つあたりから発生する磁束が減少する。
また、第1及び第2の接続部材23、24から発生する磁束は、信号配線5に鎖交する位置において逆向きの成分を持つため、磁界の打ち消しが発生し、信号配線5に鎖交する磁束は減少する。全体として、信号配線5に鎖交する磁束が減少するために、信号配線5に誘導されて半導体素子7に流れ込む静電気ノイズは減少し、静電気に対する耐性が向上する。
次に、図1に示した多層プリント配線板における、静電気ノイズの信号配線5への伝搬の原理の詳細について、図3を用いて説明する。図3において、接続部材23、24は同じ幅であり、信号配線5に対して対称に配置されている。図3において32は、接続部材23の最も接続部材24に近接した位置を示した端部であり、端部32を流れる静電気ノイズ電流の向きは、紙面に対して垂直奥方向である。矢印34は端部32を流れる静電気ノイズ電流により、信号配線5のうち誘電体層20に接している辺の中点に発生する磁束B1の向きを示している。33は、接続部材24の最も接続部材23に近接した位置を示した端部であり、端部33を流れる静電気ノイズ電流の向きは、紙面に対して垂直奥方向である。矢印35は端部33を流れる静電気ノイズ電流により、信号配線5のうち誘電体層20に接している辺の中点に発生する磁束B2の向きを示している。矢印31は磁束B1と磁束B2の合成磁束B’の向きを表している。
このとき、接続部材23及び24に流れる静電気ノイズ電流は、接続部材23と24との近接効果により、接続部材23では最も接続部材24に近接した端部32、接続部材24では最も接続部材23に近接した端部33に集中する。従って本原理説明においては、接続部材23及び24の端部32及び33を流れる電流について説明を行う。
第1のFGパターン18に印加された静電気ノイズ電流(I)は、第1及び第2の接続部材23、24によって2つに分配され、接続部材23、24の形状が同一であれば、それぞれに流れる静電気ノイズ電流の大きさはI/2となる。このとき信号配線5に鎖交する磁束B1およびB2の大きさは等しく、その大きさは、
Figure 0005409312

・・・式(2)
で表される。なお、hは誘電体層130の厚さであり、gは接続部材23と24の隙間の幅である。θは、接続部材23の端部32と信号配線5の中心点とを結んだ直線と、接続部材23の端部32と接続部材24は端部33とを結んだ直線とのなす角度である。接続部材23、24は信号配線5に対して対称に配置されているため、接続部材24の端部33と信号配線5の中心点とを結んだ直線と、接続部材24の端部33と接続部材23は端部32とを結んだ直線とのなす角度も同様にθである。
磁束B1と磁束B2の合成磁束B’は、
Figure 0005409312

・・・式(3)
となる。式(3)を変形すると、cosθの成分は打ち消されるため、
Figure 0005409312

・・・式(4)
となる。
式(1)〜(4)から、合成磁束B’の大きさ、は
Figure 0005409312

・・・式(5)
で表される。なお、式(5)の右辺の係数部分は、0<θ<90°の範囲において、
Figure 0005409312

・・・式(6)
であり、
|B’|<|B| ・・・式(7)
となる。
すなわち、図3で示した形態における合成磁束B’の大きさは、図11で示した形態における磁束Bと比較して小さい値となることが分かる。つまり信号配線に伝搬する静電気ノイズを低減することができるため、結果としてプリント回路板の静電気ノイズへの耐性を高めることができる。
(実験例1)
次に本実施形態による効果を説明するために、図1に示すプリント回路板の電磁界シミュレーションを実施した。図4に電磁界シミュレーションに使用したモデルを示している。図4において図1と同じ部材には同じ符号を付している。プリント回路板1は長辺100mm、短辺80mmの長方形で、厚さ50μmの第1及び第2の導体層とその間に厚さ200μm、誘電率4.3の誘電体層を有した構造となっている。2つの接続部材の幅は2mmであり、0.5mmの間隙を空けて信号配線5に対称な位置に配置されている。第1のFGパターン2と第1、のSGパターン3は幅2mmの第1のスリット部4により分割されている。また、第2FGパターンと第2のSGパターンも幅2mmの第2のスリット部により分割されている。波源として、第1のFGパターン2に静電気ノイズを模擬した周波数0〜3GHzで強度1Wのガウシアンパルスを印加した。信号配線5、8は幅0.3mm、長さ30mmのマイクロストリップライン構造を有しており、それぞれが第1の導体層21に50Ωの抵抗で終端されている。
以上のような条件でシミュレーションを行い、その結果得られた信号配線5に伝搬する静電気ノイズ電流を図5(a)に示している。図5(a)において、横軸は時間、縦軸は静電気ノイズ電流の値を示している。
(比較実験例1)
比較のために図10に示した従来のプリント回路板において、信号配線105に伝搬する静電気ノイズ電流を実験例1と同様にシミュレーションを行った。比較実験例1における実験例1との違いは第2の導体層122に設けられた接続部材の数が1つであり、信号配線105の直下に配置されていることである。接続部材120の幅は2mmである。上記の構成で実験例1と同様に電磁界シミュレーションを実施し、その結果得られた信号配線105に伝搬する静電気ノイズ電流を図5(b)に示している。図5(a)と図5(b)を比較すると、図5(a)における信号配線5に伝搬する静電気ノイズ電流の量の方が、図5(b)に比べて小さいことが分かる。すなわち実験例1は比較実験例1に比べて、静電気ノイズに対する耐性が高いと言える。
さらに、第1及び第2の接続部材23、24の配置を変化させた時の、信号配線に流れる静電気ノイズ電流の変化をシミュレーションし、接続部材の配置と静電気ノイズ電流の低減効果との関係を調べた。シミュレーションモデルは実験例1に用いたものと同じものを使用した。信号配線5と第1の接続部材23の端部32との間隙(r1)、および信号配線5と第2の接続部材24の端部33との間隙(r2)を変化させて、スリット部4をまたぐ信号配線5に流れる静電気ノイズ電流を算出した。なお本実施例では、接続部材23、24は、等しい配線幅とし、信号配線5に対して対称に配置しているため、共通の値rとして示している。
その結果を図5(c)に示す。図5(c)において、横軸は信号配線5の配線方向に垂直な断面から見たときに、前述の共通の値である距離rと、誘電体層の厚さhとの比である。また縦軸は、従来技術における静電気ノイズ電流を100とした時の、本発明による静電気ノイズ電流の低減率である。図5(c)より、距離rが誘電体層の厚さhよりも大きく、7.5倍以下であれば静電ノイズ低減効果があることがわかる。また好ましくは、距離rが誘電体層の厚さhよりも1.1倍以上、5.0倍以下であれば、10%以上の静電ノイズ低減効果があることがわかる。
また本実施の形態では、同じ導体層22の2つの接続部材23、24は、等しい配線幅とし、信号配線5に対して対称に配置した場合に付いて説明した。この場合、信号配線5と第1の接続部材23との間隙(r1)と信号配線5と第2の接続部材24との間隙(r2)が等しくなるため、前述の式(3)のcosθの成分を完全に打ち消すことができる。すなわち、図3における磁束の垂直方向の成分を完全に打ち消すことができ、最も効果的に静電ノイズ電流を抑止することができる。
しかしながら本発明は、2つの接続部材23、24は、等しい配線幅とし、信号配線5に対して対称に配置した場合のみに限らず、前述の距離r1およびr2が、誘電体層の厚さhよりも大きく、7.5倍以下であればよい。
さらに、第2の導体層22に接続部材23、24が配置されていることで、スリット部4を跨ぐ信号配線5に流れる信号のリターン電流経路は確保されるため、放射ノイズの抑制効果は維持することができる。
(第2の実施の形態)
図6及び図7は、本発明の第2の実施の形態によるプリント回路板を示すもので、図6はその平面図、図7(a)は2つの導体層を分離して示す斜視図、(b)は信号配線の近傍のみを示す部分断面図である。
本実施例は、第1の導体層21において、第1のFGパターン2と第1のSGパターン3とが、導電性を有する第3及び第4の接続部材25、26を介して接続されている点のみが、図1に示した第1の実施の形態と異なる。第3及び第4の接続部材25、26は、信号配線5の配線方向に延在し、信号配線5を挟んで対称位置に配置されている。
導電性を有する接続部材23、24、25、26が4つ配置されていることによって、静電気ノイズはさらに分散され、第1の実施の形態に比べて、接続部材1つあたりから発生する磁束がさらに減少する。また、導体層21に配置された第3及び第4の接続部材25、26から発生する磁束は、信号配線5に鎖交する位置において逆向きの成分を持つため、磁界の打ち消しが発生し、信号配線5に鎖交する磁束は減少する。全体として、信号配線5に鎖交する磁束の量をさらに低減することができるため、信号配線5に誘導されて半導体素子7に流れ込む静電気ノイズは減少し、静電気に対する耐性がより一層向上する。
(実験例2)
第2の実施形態における効果を説明するために、実験例1と同様に、多層プリント回路板の電磁界シミュレーションを実施した。
実験例2においては、実験例1の構成に加え、第1の導体層21に第3、第4の接続部材25、26が配置された構成となっている。第3、第4の接続部材25、26の幅は2mmであり、第1の導体層21に0.9mmの間隙を空けて信号配線5に対称な位置に配置されている。上記の構成で実験例1と同様に電磁界シミュレーションを実施し、その結果得られた信号配線5に伝搬する静電気ノイズ電流を図8に示している。
図5(a)と図8を比較すると、実験例2の構成は、実験例1に比べ信号配線5に伝搬する静電気ノイズ電流の量がさらに小さくなっているということが分かる。すなわち、実験例2の構成はさらに静電気ノイズへの耐性が向上していると言える。
このとき、同じ導体層21に配置された2つの接続部材25、26は、なるべく信号配線5に近接していることが望ましい。また、第3及び第4の接続部材25、26を等しい配線幅にすると、発生する磁束の対称性が向上するため、より一層磁界の打ち消し効果が高まる。
1、101 多層プリント回路板
2 第1のフレームグラウンドパターン
3 第1のシグナルグラウンドパターン
4 第1のスリット部
5、8 信号配線
6 外部インターフェース部品
7、9、10 半導体素子
11、12、13、14、15、16 導電部材
17、117 金属筐体
18 第2のフレームグラウンドパターン
19 第2のシグナルグラウンドパターン
20、130 誘電体層
21、121 第1の導体層
22、122 第2の導体層
23、24、25、26 接続部材
32、33 端部
34 第2のスリット部

Claims (6)

  1. 誘電体層を介して配置された第1及び第2の導体層と、
    前記第1の導体層に配置された第1のシグナルグラウンドパターン及び第1のフレームグラウンドパターンと、
    前記第1のシグナルグラウンドパターンと前記第1のフレームグラウンドパターンとを分離する第1のスリット部と、
    前記第2の導体層に配置された第2のシグナルグラウンドパターン及び第2のフレームグラウンドパターンと、
    前記第2のシグナルグラウンドパターンと前記第2のフレームグラウンドパターンとを分離する第2のスリット部とを有し、
    前記第1の導体層には、前記第1のスリット部を跨ぐように信号配線が設けられており、
    前記第2の導体層には、前記第2のシグナルグラウンドパターンと前記第2のフレームグラウンドパターンとを接続する第1及び第2の接続部材が設けられており、
    前記信号配線の配線方向に垂直な断面において、前記信号配線は前記第1及び前記第2の接続部材に挟まれた領域に対向して配置されていることを特徴とする多層プリント回路板。
  2. 前記第1の接続部材の配線幅と第2の接続部材の配線幅は等しく、前記信号配線に対して対称となる位置に配置されていることを特徴とする請求項1に記載の多層プリント回路板。
  3. 前記信号配線の配線方向に垂直な断面において、前記信号配線のうち前記誘電体層に接している辺の中点と、前記第1の接続部材の前記第2の接続部材に最も近接した位置となる端部との距離、および前記第2の接続部材の前記第1の接続部材に最も近接した位置となる端部との距離が、前記誘電体層の厚さよりも大きく前記厚さの7.5倍以下であることを特徴とする請求項1又は2に記載の多層プリント回路板。
  4. 前記信号配線の配線方向に垂直な断面において、前記信号配線のうち前記誘電体層に接している辺の中点と、前記第1の接続部材の前記第2の接続部材に最も近接した位置となる端部との距離、および前記第2の接続部材の前記第1の接続部材に最も近接した位置となる端部との距離が、前記誘電体層の厚さの1.1倍以上、5.0倍以下であることを特徴とする請求項1又は2に記載の多層プリント回路板。
  5. 前記第1の導体層において、前記第1のシグナルグラウンドパターンと前記第1のフレームグラウンドパターンを前記信号配線に沿って接続するための第3及び第4の接続部材を有し、
    前記第3及び前記第4の接続部材は、前記第1のスリット部を跨ぐように前記信号配線を挟んで配置されていることを特徴とする請求項1ないし4のいずれか1つに記載の多層プリント回路板。
  6. 前記第3の接続部材の配線幅と第4の接続部材の配線幅は等しく、前記信号配線に対して対称となる位置に配置されていることを特徴とする請求項5に記載の多層プリント回路板。
JP2009279911A 2009-01-30 2009-12-09 多層プリント回路板 Expired - Fee Related JP5409312B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009279911A JP5409312B2 (ja) 2009-01-30 2009-12-09 多層プリント回路板
CN201080005398.8A CN102293068B (zh) 2009-01-30 2010-01-28 多层印刷电路板
PCT/JP2010/051547 WO2010087506A1 (en) 2009-01-30 2010-01-28 Multilayer printed circuit board
US13/140,094 US8530750B2 (en) 2009-01-30 2010-01-28 Multilayer printed circuit board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009019297 2009-01-30
JP2009019297 2009-01-30
JP2009279911A JP5409312B2 (ja) 2009-01-30 2009-12-09 多層プリント回路板

Publications (3)

Publication Number Publication Date
JP2010199553A JP2010199553A (ja) 2010-09-09
JP2010199553A5 JP2010199553A5 (ja) 2013-09-12
JP5409312B2 true JP5409312B2 (ja) 2014-02-05

Family

ID=42026336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009279911A Expired - Fee Related JP5409312B2 (ja) 2009-01-30 2009-12-09 多層プリント回路板

Country Status (4)

Country Link
US (1) US8530750B2 (ja)
JP (1) JP5409312B2 (ja)
CN (1) CN102293068B (ja)
WO (1) WO2010087506A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201316895A (zh) * 2011-10-14 2013-04-16 Hon Hai Prec Ind Co Ltd 可抑制電磁干擾的電路板
JP5348259B2 (ja) 2012-02-02 2013-11-20 横河電機株式会社 絶縁回路及び通信機器
US8913401B2 (en) 2012-11-14 2014-12-16 Fuji Xerox Co., Ltd. Multilayer wiring board
JP5803961B2 (ja) * 2013-03-21 2015-11-04 株式会社豊田自動織機 基板間隔保持部材及びインバータ装置
JP6413099B2 (ja) * 2014-03-18 2018-10-31 パナソニックIpマネジメント株式会社 電子機器
JP6399969B2 (ja) * 2015-05-22 2018-10-03 三菱電機株式会社 プリント基板
JP7373705B2 (ja) * 2018-02-15 2023-11-06 パナソニックIpマネジメント株式会社 回路基板、電子機器
KR102616482B1 (ko) 2018-07-26 2023-12-26 삼성전자주식회사 전원 배선에서 발생된 전자기파를 상쇄하기 위한 접지 배선을 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치
JP7160012B2 (ja) * 2019-10-03 2022-10-25 株式会社デンソー 電子制御装置
CN115175441B (zh) * 2022-08-01 2024-03-12 哈尔滨理工大学 真空低介电常数及低电导率的微电流传输电路板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10208791A (ja) * 1997-01-21 1998-08-07 Canon Inc 筐体内部のフレームグラウンド間接続方法
JPH11177274A (ja) * 1997-12-08 1999-07-02 Canon Inc プリント配線基板とケーブルおよび筐体との接続方法、および電子機器
US6573804B2 (en) * 2000-03-14 2003-06-03 Canon Kabushiki Kaisha Electronic apparatus having a printed circuit board with multi-point grounding
JP3703362B2 (ja) * 2000-03-14 2005-10-05 キヤノン株式会社 電子機器
US6507495B1 (en) * 2000-06-28 2003-01-14 Dell Products L.P. Three-dimensional technique for improving the EMC characteristics of a printed circuit board
US6937480B2 (en) * 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board
JP2003163467A (ja) * 2001-05-14 2003-06-06 Fuji Xerox Co Ltd プリント配線基板及びプリント配線基板設計支援装置
KR100731544B1 (ko) * 2006-04-13 2007-06-22 한국전자통신연구원 다층배선 코플래너 웨이브가이드
JP5025376B2 (ja) * 2006-09-11 2012-09-12 キヤノン株式会社 プリント配線板及び電子機器

Also Published As

Publication number Publication date
CN102293068B (zh) 2014-03-05
JP2010199553A (ja) 2010-09-09
US8530750B2 (en) 2013-09-10
CN102293068A (zh) 2011-12-21
WO2010087506A1 (en) 2010-08-05
US20110247869A1 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
JP5409312B2 (ja) 多層プリント回路板
JP5063529B2 (ja) プリント回路板
KR101609496B1 (ko) 감소된 크로스-토크를 갖는 인쇄 회로 기판
JP4942811B2 (ja) 配線基板、電気信号伝送システムおよび電子機器
JP5352019B1 (ja) 多層回路基板及び高周波回路モジュール
US9326370B2 (en) Printed circuit board
JP5868285B2 (ja) プリント基板
JP2010010183A (ja) 導波路構造およびプリント配線板
JP2010278132A (ja) フレキシブル配線基板、フレキシブル配線基板の組付構造及び電子機器
JP6504960B2 (ja) プリント基板
JP5669499B2 (ja) プリント回路板
JP6425632B2 (ja) プリント基板
WO2020217321A1 (ja) 電子機器
JP6399969B2 (ja) プリント基板
JP7226899B2 (ja) 電子機器及び配線基板
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板
JP3956665B2 (ja) 多層プリント配線板
US9907158B2 (en) Wiring structure and printed wiring substrate of wiring structure
JP4717431B2 (ja) プリント配線板
WO2012153835A1 (ja) プリント配線基板
KR101510727B1 (ko) 프린트 배선판 및 프린트 회로판
JP6343871B2 (ja) 部品実装多層配線基板
JP2006173401A (ja) プリント配線板
JP2018107221A (ja) 多層回路基板
JP2017017254A (ja) 多層プリント基板

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R151 Written notification of patent or utility model registration

Ref document number: 5409312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees