CN102293068A - 多层印刷电路板 - Google Patents

Abstract

提供了多层印刷电路板，其包括：信号接地图案；通过缝隙部分形成的框架接地图案；外部接口组件，通过延伸越过缝隙部分的信号布线与半导体装置连接；以及两个具有导电性的连接部件，被对称地布置以使得连接部件夹着信号布线并且延伸越过缝隙部分。利用该配置，在框架接地图案和信号接地图案之间形成返回电流路径，由此提高对诸如静电放电噪声之类的外来噪声的耐性，并且抑制辐射噪声。

Description

多层印刷电路板

技术领域

本发明涉及安装在电子装置中的多层印刷电路板。

背景技术

近年来，随着诸如打印机之类的电子装置的尺寸进一步减少以及较高的成模率(mold rate)，电磁屏蔽该装置的金属外壳的面积已经被减少。此外在印刷电路板中，在较高密度封装的情况下，诸如LSI之类的安装部件进一步小型化，并且其需要的电压进一步降低。金属外壳的面积的减少、LSI的小型化以及电压的降低使得装置电路的由诸如静电放电噪声(在下文中称为“ESD噪声”)之类的外来噪声引起的误动作概率更高。

图9A和图9B示出了在传统的多层印刷电路板101中的用于防止由ESD噪声所引起的误动作的配置。图9A是平面图，而图9B是透视图。多层印刷电路板101被布置在金属外壳117上，并且包括第一导电层121和第二导电层122。电介质层(未示出)被形成在第一导电层121和第二导电层122之间。

在第一导电层121中，形成了第一框架(frame)接地图案(groundpattern)(在下文中称为“第一FG图案”)102和第一信号接地图案(在下文中称为“第一SG图案”)103。第一FG图案102和第一SG图案103通过第一缝隙部分104而彼此分离。在第一FG图案102上，安装有诸如连接器或开关之类的外部接口组件106。在第一SG图案103上，安装有第一半导体装置107、第二半导体装置109和第三半导体装置110。外部接口组件106和第一半导体装置107通过信号布线105越过第一缝隙部分104而彼此连接。此外，第二半导体装置109和第三半导体装置110通过信号布线108彼此连接。在图9A和图9B中，省略了在信号布线105和108与第一FG图案102和第一SG图案103之间限定的各个间隙。

此外，在第二导电层122中，第二框架接地图案(在下文中称为“第二FG图案”)118和第二信号接地图案(在下文中称为“第二SG图案”)119被形成为使得分别与第一FG图案102和第一SG图案103交迭。第二FG图案118和第二SG图案119通过第二缝隙部分134而彼此分离。

第一FG图案102和第二FG图案118通过导电部件111和112而短路。此外，第一SG图案103和第二SG图案119通过导电部件113、114、115和116而短路。导电部件111、112、113、114、115和116可以通过贯通孔或非贯通的过孔(via hole)来形成。

在图9A和图9B中示出的多层印刷电路板中，假设ESD噪声被施加到外部接口组件106附近。ESD噪声流到第一FG图案102中，并且还从第一FG图案102流到第二FG图案118中。然而，由于第一FG图案102和第二FG图案118分别通过第一缝隙部分104和第二缝隙部分134而与第一SG图案103和第二SG图案119分离，因此ESD噪声几乎不流到第一SG图案103和第二SG图案119中。因此，在多层印刷电路板101中，通过没有延伸越过缝隙的信号布线108传送信号的半导体装置109和110几乎不受ESD噪声的影响。因此，半导体装置109和110的对ESD噪声的耐性(resistance)非常高。

然而，在与外部接口组件106连接的越过缝隙部分104的信号布线105中流动高速信号时，高速信号的返回电流路径被第一缝隙部分104和第二缝隙部分134阻断，导致辐射噪声增大的问题。

为了解决上述问题，已经知道在Mark I.Montrose著的“EMCdesign of a printed circuit”(Ohmsha出版，1997年11月，第134到136页)中公开的一种配置。图10A和图10B示出了具有在MarkI.Montrose著的“EMC design of a printed circuit”(Ohmsha出版，1997年11月，第134到136页)中公开的配置的多层印刷电路板，其中图10A是平面图，而图10B是透视图。与图9A和图9B中相同的部件由相同的符号表示，并且省略了对它们的描述。

在Mark I.Montrose著的“EMC design of a printed circuit”(Ohmsha出版，1997年11月，第134到136页)中，第二导电层122的第二FG图案118和第二SG图案119通过具有导电性的连接部件120而彼此连接，该连接部件120在延伸越过第一缝隙部分104的信号布线105的正下方。连接部件120使得能够确保返回电流路径，其在延伸越过第一缝隙部分104的信号布线105中流动电流时形成，由此抑制辐射噪声。

然而，在Mark I.Montrose著的“EMC design of a printedcircuit”(Ohmsha出版，1997年11月，第134到136页)公开的配置中，在施加的ESD噪声从第二FG图案118流到第二SG图案119中时，ESD噪声被集中于连接部件120。然后，在连接部件120中产生的磁场被强烈地结合到延伸越过第一缝隙部分104的信号布线105，由此增大ESD噪声向信号布线105的传播量。结果，出现对ESD噪声的耐性恶化的问题。

发明内容

本发明的一个目的是，提供对诸如ESD噪声之类的外来噪声的耐性高并且能够抑制辐射噪声的多层印刷电路板。

根据本发明，提供了一种多层印刷电路板，其包括：第一导电层和通过电介质层形成的第二导电层；在第一导电层和第二导电层中的每一个中形成的信号接地图案和框架接地图案；在第一导电层和第二导电层中的每一个中形成的缝隙部分，用于使信号接地图案和框架接地图案彼此分离；信号布线，布置在第一导电层上以使得延伸越过缝隙部分；以及第二导电层中的沿信号布线的第一连接部件和第二连接部件，用于使信号接地图案和框架接地图案连接，其中关于信号布线对称地布置第一连接部件和第二连接部件，使得第一连接部件和第二连接部件夹着信号布线并且延伸越过缝隙部分。

从以下参考附图的示例性实施例的描述中本发明更多的特征将变得清晰。

附图说明

图1是示出根据第一实施例的多层印刷电路板的平面图。

图2A和图2B分别是示出根据第一实施例的多层印刷电路板的透视图和截面图。

图3是用于示出根据第一实施例的ESD噪声电流的传播原理的截面图。

图4是示出实验1中的仿真模型的透视图。

图5A、图5B和图5C是各示出ESD噪声电流的值和减少效果的曲线图。

图6是示出根据第二实施例的多层印刷电路板的平面图。

图7A和图7B分别是示出根据第二实施例的多层印刷电路板的透视图和截面图。

图8是示出实验2中的ESD噪声电流的值的曲线图。

图9A和图9B分别是示出传统技术中的多层印刷电路板的平面图和透视图。

图10A和图10B分别是示出传统技术中的多层印刷电路板的平面图和透视图。

图11是用于示出传统技术中的ESD噪声电流的传播原理的截面图。

具体实施方式

首先，参考图11描述图10A和图10B中示出的传统多层印刷电路板中的ESD噪声向信号布线105传播的原理。参考图11，电介质层130被形成在第一导电层121和第二导电层122之间。导电部件120的中心部分由132表示，并且从第二FG图案118流到第二SG图案119中的ESD噪声电流的方向是垂直纸面向后的方向。箭头131表示通过流过中心部分132的ESD噪声电流而在信号布线105的与电介质层130接触的一侧的中点处产生的磁通B的方向。与图9A和图9B中相同的部件由相同的符号表示，并且省略了对它们的描述。

由于由导电部件120和信号布线105的接近导致的结果，在导电部件120中流动的ESD噪声电流聚集在导电部件120的中心部分132处。因此，在连接部件120中流动的电流被计算作为流过中心部分132的电流时，在信号布线105的位置处在由箭头131表示的方向上产生具有由下面的公式(1)表示的幅度的磁通。

$\left|\stackrel{\→}{B}\right|=\frac{{\mathrm{\μ}}_0}{4\mathrm{\π}}\frac{I}{h^2}$ …公式(1)

其中μ0是真空中的磁导率，I是连接部件中流动的ESD噪声电流，而h是电介质层130的厚度。磁通的交链(linkage)产生了信号布线105中的感应电动势，并且允许ESD噪声电流传播通过它。

(实施例1)

现在，参考附图详细描述本发明的实施例。图1、2A和2B示出了根据本发明第一实施例的印刷电路板，其中图1是平面图，图2A是示出了分离的两个导电层的透视图，并且图2B是仅示出信号布线附近的部分截面图。如图2A所示出的，多层印刷电路板1包括第一导电层21和第二导电层22。此外，电介质层20被形成在第一导电层21和第二导电层22之间。

第一框架接地图案(在下文称为“第一FG图案”)2和第一信号接地图案(在下文称为“第一SG图案”)3被形成在第一导电层21中。第一FG图案2和第一SG图案3通过第一缝隙部分4而彼此分离。诸如连接器或开关之类的外部接口组件6被安装在第一FG图案2上。第一半导体装置7、第二半导体装置9和第三半导体装置10被安装在第一SG图案3上。外部接口组件6和第一半导体装置7通过越过第一缝隙部分4的信号布线5而彼此连接。此外，第二半导体装置9和第三半导体装置10通过信号布线8而彼此连接。

此外，第二框架接地图案(在下文称为“第二FG图案”)18和第二信号接地图案(在下文称为“第二SG图案”)19被形成在第二导电层22中，以使得分别与第一FG图案2和第一SG图案3交迭。第二FG图案18和第二SG图案19通过第二缝隙部分34而彼此分离。连接第二FG图案18和第二SG图案19的连接部件23和24被布置在第二缝隙部分34的在延伸越过第一缝隙部分4的信号布线5下方的部分处。连接部件23和24沿着信号布线5在不同侧被布置，以使得延伸越过第二缝隙部分34。

第一FG图案2和第二FG图案18通过导电部件11和12被短路。此外，第一SG图案3和第二SG图案19通过导电部件13、14、15和16被短路。导电部件11、12、13、14、15和16可以通过贯通孔或非贯通的过孔来形成。此外，将多层印刷电路板1固定到金属外壳17的螺钉可以被用于导电部件13、14、15和16。

在金属外壳17中，假设ESD噪声被施加到外部接口组件6附近。如上所述，ESD噪声流到第一FG图案2和第二FG图案18中，并且大部分的ESD噪声通过导体部件11和12流到金属外壳17中。然而，一部分ESD噪声通过连接部件23和24流到第二SG图案19中。在该情形下，在设置两个具有导电性的连接部件的情况下，ESD噪声被分成两个部分，并且由每个连接部件产生的磁通减少。

此外，由第一连接部件23和第二连接部件24产生的各自的磁通在其中磁通与信号布线5交链(link)的位置处具有相反的分量，因此磁通彼此抵消，并且减少了与信号布线5交链的磁通。总体上，由于减少了与信号布线5交链的磁通，因此减少了由信号布线5诱导的流到半导体装置7中的ESD噪声，并且提高了对静电的耐性。

现在，参考图3详细描述在图1中示出的多层印刷电路板中ESD噪声向信号布线5传播的原理。在图3中，连接部件23和24具有相同的宽度，并且关于信号布线5对称地布置。在图3中，连接部件23具有位置最接近连接部件24的端部32，并且在端部32中流动的ESD噪声电流的方向是垂直纸面向后的方向。箭头34表示通过在端部32中流动的ESD噪声电流而在信号布线5的与电介质层20接触的一侧的中点处产生的磁通B1的方向。连接部件24具有位置最接近连接部件23的端部33，在端部33中流动的ESD噪声电流的方向是垂直纸面向后的方向。箭头35表示通过在端部33中流动的ESD噪声电流而在信号布线5的与电介质层20接触的一侧的中点处产生的磁通B2的方向。箭头31表示磁通B1和磁通B2的合成磁通B′的方向。

在此时，由于连接部件23和24的接近导致的结果，在连接部件23和24中流动的ESD电流噪声聚集在连接部件23的最接近连接部件24的端部32以及连接部件24的最接近连接部件23的端部33处。因此，将说明关于在连接部件23的端部32和连接部件24的端部33流动的电流的原理。

施加到第一FG图案18的电磁噪声电流(I)被第一连接部件23和第二连接部件24分成两个电流，并且如果连接部件23和24的配置彼此相同，则在各连接部件23和24中流动的ESD噪声电流的幅度变为I/2。在该情况下，与信号布线5交链的磁通B1和B2的幅度彼此相等，并且该幅度由下面的公式(2)表示。

$\left|\stackrel{\→}{B}\right|=\frac{{\mathrm{\μ}}_0}{4\mathrm{\π}}\frac{I/2}{\{h^2+{\left(\frac{g}{2}\right)}^2\}}$ …公式(2)

其中h是电介质层130的厚度，而g是在连接部件23和24之间的间隙的宽度。θ是由将连接部件23的端部32和信号布线5的中心点连接的线与将连接部件23的端部32和连接部件24的端部33连接的线形成的角度。由于连接部件23和24关于信号布线5对称地布置，因此由将连接部件24的端部33和信号布线5的中心点连接的线与将连接部件24的端部33和连接部件23的端部32连接的线形成的角度也是θ。

磁通B1和磁通B2的合成磁通B′由下面的公式(3)表示。

…公式(3)

在修改公式(3)时，如由下面的公式(4)表示的那样消除cosθ的成分。

$\stackrel{\→}{B^{\′}}=\left|\stackrel{\→}{B_1}\right|\sin \mathrm{\θ}+\left|\stackrel{\→}{B_1}\right|\cos \mathrm{\θ}+\left|\stackrel{\→}{B_2}\right|\sin \mathrm{\θ}-\left|\stackrel{\→}{B_2}\right|\cos \mathrm{\θ}=2\left|\stackrel{\→}{B_1}\right|\sin \mathrm{\θ}$

                                        …公式(4)

合成磁通B′的幅度根据公式(1)～(4)由下面的公式(5)表示。

$\left|{\stackrel{\→}{B}}^{\′}\right|=2\left|{\stackrel{\→}{B}}_1\right|\sin \mathrm{\θ}=\frac{\sin \mathrm{\θ}}{\{1+\frac{g^2}{4h^2}\}}\×\left|\stackrel{\→}{B}\right|$ …公式(5)

在0＜θ＜90°的范围中公式(5)中的右侧的系数成分由下面的公式(6)表示。

$0<\frac{\sin \mathrm{\&theta;}}{\{1+\frac{g^2}{4h^2}\}}<1$ …公式(6)

满足下面的公式(7)。

|B′|＜|B|        …公式(7)

即，发现图3中示出的配置中的合成磁通B′的幅度比图11中示出的配置中的磁通B的幅度小。即，由于可以减小传播到信号布线的ESD噪声，因此可以提高对印刷电路板中的ESD噪声的耐性。

(实验1)

出于描述本实施例的优点的目的，执行在图1中示出的印刷电路板的电磁场仿真。图4示出了在电磁场仿真中使用的模型。在图4中，与图1中相同的部件由相同的符号表示。印刷电路板1具有长边为100mm且短边为80mm的矩形形状，并且具有如下的结构，该结构具有厚度为50μm的第一导电层和第二导电层以及置于第一导电层和第二导电层之间的厚度为200μm且介电常数为4.3的电介质层。两个连接部件为2mm宽，并且在其之间的间隙为0.5mm的情况下关于信号布线5对称地布置。第一FG图案2和第一SG图案3被2mm宽的第一缝隙部分4分离。此外，第二FG图案和第二SG图案也被2mm宽的第二缝隙部分分离。作为波源，模拟ESD噪声的在0～3GHz的频率下具有1W的强度的高斯脉冲被施加到第一FG图案2。信号布线5和8中的每一个具有0.3mm宽且30mm长的微带线(micro stripline)结构，并且终止于第一导电层21且具有50Ω的电阻。

在上述条件下，执行仿真，并且在图5A中示出结果得到的传播到信号布线5的ESD噪声电流。在图5A中，横坐标轴表示时间，并且纵坐标轴表示ESD噪声电流的值。

(比较实验1)

为了比较，在图10A和图10B中示出的传统的印刷电路板中，如实验1中的那样仿真传播到信号布线105的ESD噪声电流。比较实验1与实验1的不同之处在于，布置在第二导电层122上的连接部件的数量是一，并且该连接部件位于信号布线105的正下方。连接部件120的宽度是2mm。在上述配置的情况下，如实验1中那样执行电磁场仿真，并且在图5B中示出结果得到的传播到信号布线105的ESD噪声电流。当将图5A与图5B进行比较时，发现在图5A中的传播到信号布线5的ESD噪声电流的量比在图5B中的小。即，如与比较实验1比较的那样，在实验1中对ESD噪声的耐性高。

此外，仿真在改变第一连接部件23和第二连接部件24的布置时出现的信号布线中流动的ESD噪声电流的变化，并且研究在连接部件的布置与减小ESD噪声电流的效果之间的关系。使用与实验1中使用的仿真模型相同的仿真模型。改变在信号布线5和第一连接部件23的端部32之间的间隙(r1)以及在信号布线5和第二连接部件24的端部33之间的间隙(r2)，以便计算延伸越过缝隙部分4的信号布线5中流动的ESD噪声电流。在该比较实验1中，连接部件23和24具有相同的布线宽度，并且关于信号布线5对称地布置。因此，间隙由共同的值r表示。

结果被示出在图5C中。在图5C中，横坐标轴是作为上述共同值的距离r与从与信号布线5的布线方向垂直的截面观看时的电介质层的厚度h的比。纵坐标轴是在假设传统技术中的ESD噪声电流为100时的根据本发明的ESD噪声电流的减少率。从图5C中可以理解，在距离r比电介质层的厚度h大并且小于或等于7.5倍时获得ESD噪声减少效果。此外，优选地，发现在距离r大于或等于电介质层的厚度h的1.1倍并且小于或等于5.0倍时获得10％或更高的ESD噪声减少效果。

此外，在该比较实验1中，已经描述了其中同一导电层22的两个连接部件23和24具有相同的布线宽度并且关于信号布线5对称布置的情况。在该情况下，由于在信号布线5与第一连接部件23之间的间隙(r1)和在信号布线5与第二连接部件24之间的间隙(r2)变得彼此相等，因此可以完全消除上述公式(3)中的cosθ的成分。即，可以完全消除图3的磁通的垂直成分，并且可以最有效地抑制ESD噪声电流。

然而，本发明不限于其中两个连接部件23和24具有相同的布线宽度并且关于信号布线5对称布置的配置，而是可应用于其它配置，只要上述距离r1和r2比电介质层的厚度h大并且小于或等于7.5倍即可。

此外，通过将连接部件23和24布置在第二导电层22上来确保延伸越过缝隙部分4的信号布线5中流动的信号的返回电流路径，因此可以维持对辐射噪声的抑制效果。

(实施例2)

图6、7A和7B示出了根据本发明第二实施例的印刷电路板，其中图6是平面图，图7A是示出分离的两个导电层的透视图，而图7B是仅示出信号布线的附近的部分截面图。

本实施例与在图1中示出的第一实施例的不同之处仅在于，第一FG图案2和第一SG图案3通过第一导电层21中的具有导电性的第三连接部件25和第四连接部件26而彼此连接。第三连接部件25和第四连接部件26在信号布线5的布线方向上延伸，并且关于信号布线5对称地布置。

利用四个具有导电性的连接部件23、24、25和26的配置，与实施例1相比，进一步分散了ESD噪声，并且进一步减少了由每个连接部件产生的磁通。此外，由布置在导电层21上的第三连接部件25和第四连接部件26产生的磁通在其中那些磁通与信号布线5交链的位置处具有相反的分量。因此，消除了磁场，并且减少了与信号布线5交链的磁通。总体上，由于可以进一步减少与信号布线5交链的磁通的量，因此减少由信号布线5诱导的流到半导体装置7中的ESD噪声，并且进一步提高对静电的耐性。

(实验2)

出于描述实施例2的优点的目的，如实验1中那样执行多层印刷电路板的电磁场仿真。

在实验2中，除了实验1的配置之外，还将第三连接部件25和第四连接部件26布置在第一导电层21上。第三连接部件25和第四连接部件26为2mm宽，并且从第一导电层21中在间隙为0.9mm的情况下关于信号布线5对称地布置。利用上述配置如实验1中那样地执行电磁场仿真，并且在图8中示出结果得到的传播到信号布线5的ESD噪声电流。

当将图8与图5A进行比较时，发现与实验1相比，在实验2的配置中传播到信号布线5的ESD噪声电流的量被进一步减小。即，实验2的配置进一步提高对ESD噪声的耐性。

在该情况下，期望的是，布置在同一导电层21上的两个连接部件25和26尽可能地接近信号布线5。此外，在第三连接部件25和第四连接部件26具有相同的布线宽度时，提高产生的磁通的对称性。因此，进一步提高消除磁场的效果。

虽然已经参考示例性实施例描述了本发明，但是应当理解，本发明不限于所公开的示例性实施例。以下权利要求的范围将被给予最宽的解释从而包括所有这样的修改、等同的结构与功能。

本申请要求2009年1月30日提交的日本专利申请No.2009-019297和2009年12月9日提交的日本专利申请No.2009-279911的权益，上述两个申请的全部内容通过引用被并入于此。

Claims (6)

1.一种多层印刷电路板，包含：

第一导电层，所述第一导电层包括：

第一信号接地图案；

第一框架接地图案；

第一缝隙部分，所述第一缝隙部分使第一信号接地图案和

第一框架接地图案彼此分离；以及

信号布线，所述信号布线布置为延伸越过第一缝隙部分；以及

第二导电层，所述第二导电层通过电介质层层叠在第一导电层上，所述第二导电层包括：

第二信号接地图案；

第二框架接地图案；

第二缝隙部分，所述第二缝隙部分使第二信号接地图案和第二框架接地图案彼此分离；以及

第一连接部件和第二连接部件，用于使第二信号接地图案和第二框架接地图案彼此连接，

其中沿信号布线在不同侧布置第一连接部件和第二连接部件，使得第一连接部件和第二连接部件夹着信号布线并且延伸越过第二缝隙部分。

2.根据权利要求1所述的多层印刷电路板，其中第一连接部件和第二连接部件具有相同的布线宽度，并且关于信号布线对称地放置。

3.根据权利要求1所述的多层印刷电路板，其中，在与信号布线的布线方向垂直的截面中，在信号布线的与电介质层接触一侧的中点与第一连接部件的位置最接近第二连接部件的端部之间的距离以及在所述中点与第二连接部件的位置最接近第一连接部件的端部之间的距离均大于所述电介质层的厚度并且小于或等于所述厚度的7.5倍。

4.根据权利要求1所述的多层印刷电路板，其中，在与信号布线的布线方向垂直的截面中，在信号布线的与电介质层接触一侧的中点与第一连接部件的位置最接近第二连接部件的端部之间的距离以及在所述中点与第二连接部件的位置最接近第一连接部件的端部之间的距离均大于或等于所述电介质层的厚度的1.1倍并且小于或等于所述电介质层的厚度的5.0倍。

5.根据权利要求1所述的多层印刷电路板，

其中第一信号接地图案和第一框架接地图案由第三连接部件和第四连接部件连接，并且

其中第三连接部件和第四连接部件沿着信号布线在不同侧对称地布置，使得第一连接部件和第二连接部件夹着信号布线并且延伸越过第一缝隙部分。

6.根据权利要求5所述的多层印刷电路板，其中第三连接部件和第四连接部件具有相同的布线宽度。

Images