JP5324619B2

JP5324619B2 - 信号伝送回路

Info

Publication number: JP5324619B2
Application number: JP2011091408A
Authority: JP
Inventors: 康浩池田; 裕植松; 諭村岡
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2011-04-15
Filing date: 2011-04-15
Publication date: 2013-10-23
Anticipated expiration: 2031-04-15
Also published as: US20120262885A1; JP2012227617A

Description

本発明は、電子部品を実装した基板上に形成される信号伝送回路に関する。

近年、低コストかつ高速・大容量の計算機、ストレージ装置などに対する需要が高まっている。これら装置において、高速な信号処理を低コストで実現するため、安価な半導体パッケージ（ＴＳＯＰ：ＴｈｉｎＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅなど）のメモリを高密度に実装する場合がある。

かかる構成の下では、信号配線間の間隔が狭くなり、クロストークノイズが増大する。また、低コストの基板においては、ビアは基板を貫通する貫通ビアとして形成されており、スタブ（ビアの途中で信号経路が分岐すること）が生じやすい。スタブにおいて生じる信号反射は、信号伝送速度が低速である場合は影響が小さいが、信号伝送速度が高速になると、スタブによって生じる反射ノイズに起因する信号品質の劣化が顕著になる。

下記特許文献１には、信号線間のクロストークノイズを低減する技術として、異なるバスはそれぞれ異なるタイミングで変化する信号を伝達するようにする手法が記載されている。

下記特許文献２には、メモリコントローラとメモリをスタブレス接続する回路構成が記載されている。

特開２００３−７８２３号公報特開２００４−６２７２５号公報

回路基板上の信号線間で生じるクロストークノイズを抑制するためには、信号線間の配置間隔を広げることが望ましい。そのための手法として、信号線を回路基板内に埋め込んだ内層配線を用いることが考えられる。内層配線は、回路基板の厚さ方向に設けられたビアに基板内部で信号線を接続することによって設けられる。

しかし、コストを低減するため安価な半導体パッケージを実装した回路基板は、ビアを形成するコストを抑制する観点から、基板を貫通した貫通ビアを採用している。そのためビアの途中に内層配線を接続すると、分岐経路が生じてスタブが形成されてしまう。

本発明は、上記のような課題を解決するためになされたものであり、低コストかつ実装密度が高い回路基板を用いて、信号線間のクロストークノイズを低減するとともに、スタブによる反射ノイズを低減することのできる信号伝送回路を提供することを目的とする。

本発明に係る信号伝送回路において、電子部品のリード端子と貫通ビアは表層配線で接続され、貫通ビアの途中に分岐を設けないように構成されている。さらに、第２電子部品と送信回路を接続する第２配線間に、第１電子部品と送信回路を接続する第１配線を配置し、第１配線と第２配線の間で信号をインターリーブ送信する。

本発明に係る信号伝送回路によれば、貫通ビアの途中に分岐経路を設けないようにすることにより、スタブにおける反射ノイズを抑制することができる。また、信号をインターリーブ送信することにより、信号線間のクロストークノイズを抑制することができる。これらにより、低コストで実装密度が高く、信号品質の良い信号伝送回路を提供することができる。

実施形態１に係る信号伝送回路１０の構成図である。実施形態１に係る信号伝送回路１０の上面透視図および側断面図である。従来の信号伝送回路の側断面図である。信号伝送回路の解析モデルを示す図である。図４に示した解析モデルを用いて信号波形を解析した結果を示す図である。実施形態２に係る信号伝送回路１０の上面透視図である。実施形態２に係る信号伝送回路１０の別構成例を示す上面透視図である。実施形態３に係る信号伝送回路１０の側断面図である。実施形態４に係る信号伝送回路１０の側断面図である。実施形態５に係る信号伝送回路１０の側断面図である。実施形態６における信号送信回路３００の構成例を示す図である。実施形態７に係る信号伝送回路１０の構成図である。

＜実施の形態１＞
図１は、本発明の実施形態１に係る信号伝送回路１０の構成図である。信号伝送回路１０は、基板１００、電子部品２１０、２２０、２３０、および２４０、貫通ビア１１１および１１２、表層配線１２１、１２２、１３１、１３２を備える。

電子部品２１０と２２０は基板１００の表面に実装されており、それぞれリード端子２１１、２２１を備える。電子部品２３０と２４０は基板１００の裏面に実装されており、それぞれリード端子２３１、２４１を備える。記載の簡易のため、リード端子の本数はそれぞれ４本とした。

貫通ビア１１１と１１２は、それぞれ基板１００を貫通している。貫通ビア１１１は表層配線１２１とリード端子２１１を介して電子部品２１０に接続され、貫通ビア１１２は表層配線１２２とリード端子２２１を介して電子部品２２０に接続されている。

電子部品２３０は、リード端子２３１と表層配線１３１を介して貫通ビア１１１に接続されている。電子部品２４０は、リード端子２４１と表層配線１３２を介して貫通ビア１１２に接続されている。

表層配線１３１と１３２は、基板１００の裏面において集約され、後述する信号送信回路３００に接続されている。電子部品２１０、２２０、２３０、および２４０は、表層配線１３１と１３２を介して、信号送信回路３００から信号を受信する。

図２は、本実施形態１に係る信号伝送回路１０の上面透視図および側断面図である。上面透視図は、信号伝送回路１０を上方から透過して見た図である。上方から見て同じ位置にある部品は、図面中の符号を併記して記載した。

表層配線１３２は、電子部品２１０のリード端子２１１の間を通過して、信号伝送回路３００に接続されている。リード端子２１１は表層配線１２１および表層配線１３１に接続されているので、結果として表層配線１３１と１３２は交互に配置されることになる。

貫通ビア１１１は、基板１００の表面と裏面で、それぞれ表層配線１２１と１３１に接続され、途中で分岐経路を有さない。これにより、貫通ビア１１１にはスタブ部分が生じないので、スタブによって生じる反射ノイズを低減することができる。

信号送信回路３００が送信した信号は、表層配線１３１を介して電子部品２３０に到達し、さらに貫通ビア１１１と表層配線１２１を介して電子部品２１０に到達する。電子部品２１０と２３０は、信号送信回路３００からの信号線路を終端する終端抵抗２１２および２３２（例えば、ＯＤＴ：ＯｎＤｉｅＴｅｒｍｉｎａｔｉｏｎ）をそれぞれ内蔵している。

電子部品２２０と２４０、貫通ビア１１２についても、上記と同様の構成を備える。ただし表層配線１３１と１３２は交互に配置されているので、信号伝送回路３００が信号をそのまま送信すると、表層配線１３１と１３２の間でクロストークノイズが生じる。そこで信号送信回路３００は、信号を表層配線１３１と１３２の間でインターリーブ送信する。これにより、クロストークノイズを低減することができる。

図３は、従来の信号伝送回路の側断面図である。本発明に係る信号伝送回路１０と比較するために従来の構成を示した。従来の信号伝送回路は、基板１００の内部に埋め込まれた内層配線１４１が貫通ビア１１１の途中に接続されており、これによって貫通ビア１１１が分岐してスタブ１１１１が形成される。

図４は、信号伝送回路の解析モデルを示す図である。図４（ａ）は本実施形態１に係る信号伝送回路１０の解析モデル、図４（ｂ）は図３に示した従来の信号伝送回路の解析モデルを示す。

本実施形態１に係る信号伝送回路１０において、信号送信回路３００は、抵抗３０１と波形生成器３０２によってモデル化することができる。電子部品２１０〜２４０は、抵抗２５１とコンデンサ２５２を備えた受信素子２５０としてモデル化することができる。リード端子はインダクタ４０２でモデル化する。各表層配線は信号線路４０１でモデル化する。貫通ビア１１１と１１２は信号線路４０３でモデル化する。

従来の信号伝送回路も同様にモデル化することができるが、スタブ１１１１を信号線路４０４でモデル化している点が、本実施形態１に係る信号伝送回路１０とは異なる。

図５は、図４に示した解析モデルを用いて信号波形を解析した結果を示す図である。図５（ａ）は電子部品２３０におけるアイパターン、図５（ｂ）は電子部品２１０におけるアイパターンを示す。それぞれ左図は従来の信号伝送回路におけるアイパターン、右図は本実施形態１にかかる信号伝送回路１０のアイパターンを示す。信号伝送速度は８００Ｍｂｐｓ、信号線路４０１、４０３、４０４の特性インピーダンスは５０Ω、抵抗２５１は５０Ωとした。図５に示すように、本実施形態１に係る信号伝送回路１０では、ノイズを低減し、信号の有効ウィンドウ幅が広くなっていることがわかる。

＜実施の形態１：まとめ＞
以上のように、本実施形態１に係る信号伝送回路１０において、貫通ビア１１１および１１２は途中で分岐しないように構成されており、電子部品と貫通ビアは表層配線のみで接続される。これにより、貫通ビアの途中で信号経路が分岐せず、スタブを形成しないようにすることができる。

また、本実施形態１に係る信号伝送回路１０は、貫通ビアの途中で信号経路を分岐させずに基板１００の実装面で表層配線を集約し、各表層配線間で信号をインターリーブ送信する。これにより、表層配線を高密度で実装しつつ、クロストークノイズを低減することができる。

また、本実施形態１に係る信号伝送回路１０において、表層配線１３１と１３２は交互に配置されており、信号送信回路３００はこれら表層配線の間で信号をインターリーブ送信する。これにより、同時に信号が送信される配線の間隔が大きく、かつシールド線が入るので、インターリーブ送信の効果と併せてクロストークノイズをより効果的に低減することができる。

＜実施の形態２＞
実施形態１では、表層配線１３２をリード端子間に通し、表層配線１３１と１３２を交互に配置することとした。この配置は、リード端子の間隔が十分であれば特に支障はないが、表層配線の幅に対してリード端子の間隔が十分に大きくない場合には、配線を形成する工程の制約上、支障が生じる。そこで本発明の実施形態２では、電子部品２３０を迂回するように表層配線１３２を配置することとした。

図６は、本実施形態２に係る信号伝送回路１０の上面透視図である。本実施形態２において、表層配線１３２は、電子部品２３０を迂回するように配置されている。

表層配線１３１については、必ずしも表層配線１３２の配置に合わせる必要はないが、配線密度を高める観点からは、表層配線１３１と１３２をできる限り交互に配置することが望ましい。そこで本実施形態２では、表層配線１３１を表層配線１３２の配置位置に向かって延ばし、両者が合流した位置からこれらを交互に配置することとした。

ただし、表層配線１３１と表層配線１３２が交差しないように、２つ目の貫通ビア１１３と１１４を設けて配線を基板１００の表面に改めて延ばし、図６における貫通ビア１１３よりも左側の領域においてのみ、表層配線１３１と表層配線１３２を交互に配置することとした。

図６に示す構成の下では、貫通ビア１１３よりも左側の領域において表層配線１３１と１３２が交互に配置されているため、この領域においてインターリーブ送信の効果を発揮することができる。

図７は、本実施形態２に係る信号伝送回路１０の別構成例を示す上面透視図である。図７に示す構成では、電子部品２１０と２２０を、信号伝送回路３００に向かって互いに横方向に隣接して配置している。電子部品２３０と２４０についても同様である。

図７に示す構成により、表層配線１３２は電子部品２１０と２３０を迂回して配置されることになるので、図６と同様の効果を発揮することができる。さらには、信号伝送回路３００から電子部品２２０と２４０までの間の信号線路が短くなり、その結果としてインターリーブ送信を実施しない区間が図６よりも短くなるので、信号をより安定して送信することができる。

＜実施の形態３＞
本発明の実施形態３では、表層配線１３１または１３２を全て表層配線として形成するだけの実装スペースが取れないような場合において、これら表層配線の一部を内層配線として構成した例を説明する。

図８は、本実施形態３に係る信号伝送回路１０の側断面図である。本実施形態３に係る信号伝送回路１０の構成は、実施形態１〜２で説明した構成と概ね同様であるが、表層配線１３１の一部が基板１００に埋め込まれた内層配線１３３として構成されている点が異なる。表層配線１３２についても同様に配置することもできるが、説明は省略する。

図８において、表層配線１３１のうち、信号送信回路３００と電子部品２３０の間の区間の一部は、内層配線１３３となっている。内層配線１３３と表層配線１３１の間は、貫通ビア１１５で接続されている。貫通ビア１１５と内層配線１３３によって分岐経路が生じ、スタブが形成される。スタブの影響をできる限り抑えるため、内層配線１３３はできる限り基板１００の表面に近い位置に配置することが望ましい。

図８に示す構成によれば、表層配線１３１の一部を内層配線１３３として構成することにより、実施形態１〜２と概ね同等の効果を発揮しつつ、表層配線１３１を実装する面積を低減することができる。また、貫通ビア１１５と内層配線１３３によって生じるスタブの長さをできる限り短く抑えることにより、実施形態１〜２と同等の効果に近づけることができる。

＜実施の形態４＞
本発明の実施形態４では、電子部品を基板１００の表面のみに実装する場合における構成を説明する。

図９は、本実施形態４に係る信号伝送回路１０の側断面図である。本実施形態４では、基板１００の表面のみに電子部品２１０と２２０が実装され、これらは信号伝送回路３００から同じ信号を受信するものとする。

図９において、電子部品２２０は信号伝送回路３００から見て奥側に配置されているので、信号伝送回路３００から電子部品２２０に至る信号線は、電子部品２１０を迂回するか、または電子部品２１０のリード端子２１１の間を通過するなどして、電子部品２１０を回避する必要がある。

実装面積などの都合上、これら手法をいずれも採用することができない場合には、図９に示すように貫通ビア１１１を介して表層配線１３１をいったん基板１００の裏面に延ばし、裏面の表層配線１３２、貫通ビア１１２、表面の表層配線１２２を介して電子部品２２０に信号を送信するようにすればよい。信号送信回路３００が信号をインターリーブ送信する点は、実施形態１〜３と同様である。

以上のように、本実施形態４に係る信号伝送回路１０によれば、リード端子間に表層配線を通すことが難しい場合でも、貫通ビアを介して電子部品を迂回することができる。貫通ビア１１１と１１２が分岐経路を有さない点については、実施形態１〜３と同様であるので、同様の効果を発揮することができる。

＜実施の形態５＞
図１０は、本発明の実施形態５に係る信号伝送回路１０の側断面図である。本実施形態５において、電子部品２１０は終端抵抗２１２を内蔵していないため、外付け終端抵抗２１３を新たに設け、リード端子２１１に接続した。その他の構成は実施形態１〜４と同様である。なお図１０では、実施形態１と同様の構成を前提とした。

本実施形態５に係る信号伝送回路１０も、実施形態１〜４と同様の効果を発揮することができる。

＜実施の形態６＞
本発明の実施形態６では、信号送信回路３００の具体例について説明する。その他の構成は実施形態１〜５と同様である。以下では実施形態１で説明した構成を前提として説明する。

図１１は、本実施形態６における信号送信回路３００の構成例を示す図である。信号送信回路３００は、送信器３０３、受信器３０４、抵抗素子３０５、スイッチ３０６を備える。

送信器３０３が送信する信号は、スイッチ３０６がＯＦＦのときは表層配線１３１と１３２を介して各電子部品に送信される。スイッチ３０６がＯＮのときは、抵抗素子３０５を介して信号線を終端する。抵抗素子３０５の抵抗値は基板配線の特性インピーダンスに整合させておくことが望ましい。

抵抗素子３０５の抵抗値をインピーダンス整合させておくことにより、インターリーブ送信の過程で使用していない信号線にクロストークノイズが生じたとしても、抵抗素子３０５において信号反射が生じず、ノイズがグラウンドに流れ出る。これにより、インターリーブ送信において使用している信号線間におけるクロストークノイズを低減することができる。

＜実施の形態７＞
図１２は、本発明の実施形態７に係る信号伝送回路１０の構成図である。本実施形態７に係る信号伝送回路１０の構成は、信号送信回路３００の構成を除いて、実施形態６と同様である。

本実施形態７において、信号送信回路３００は、送信器３０３、受信器３０４、バススイッチ３１０を備える。送信器３０３と受信器３０４については実施形態６と同様である。バススイッチ３１０は、抵抗素子３１１、スイッチ３１２を備える。

表層配線１３１または１３２に接続されたスイッチ３１２がＯＮのときは、送信器３０３が送信する信号は各表層配線を介して各電子部品に送信される。抵抗素子３１１に接続されたスイッチ３１２がＯＮのときは、表層配線１３１または１３２に接続されたスイッチ３１２はＯＦＦとなり、信号線は抵抗素子３１２を介して終端する。

本実施形態７によれば、信号送信回路３００自身がインターリーブ送信機能を備えていない場合でも、バススイッチ３１０を新たに追加することにより、実施形態１〜６と同様の効果を発揮することができる。

本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることもできる。また、ある実施形態の構成に他の実施形態の構成を加えることもできる。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることができる。

また、上記各構成は、それらの一部または全部を、多段構成にすることにより性能を改善してもよい。例えば、信号バス数の増加による接続する半導体素子の多段化がある。

また、信号配線や各構成の素子は説明上必要と考えられるものを示しており、製品上必ずしも全ての信号配線や各構成の素子を示しているとは限らない。実際には各構成を結ぶ信号配線トポロジーの種類や各構成の素子数が複数になる場合があると考えてもよい。

１００：基板
１１１〜１１５：貫通ビア
１１１１：スタブ
１２１、１２２、１３１、１３２：表層配線
１３３、１４１：内層配線
２１０、２２０、２３０、２４０：電子部品
２１１、２２１、２３１、２４１：リード端子
２５０：受信回路
２１２、２２２、２３２、２５１：抵抗
２５２：コンデンサ
３００：信号送信回路
３０１：抵抗
３０２：波形生成器
３０３：送信器
３０４：受信器
３０５：抵抗素子
３０６：スイッチ
３１０：バススイッチ
３１１：抵抗素子
３１２：スイッチ
４０１、４０３、４０４：信号線路
４０２：インダクタ

Claims

第１電子部品および第２電子部品を実装する基板と、
前記基板を貫通するビアと、
前記第１電子部品および前記第２電子部品に信号を送信する送信回路と、
前記第１電子部品を前記送信回路に接続する第１配線と、
前記第２電子部品を前記送信回路に接続する第２配線と、
を備え、
前記第１電子部品に電気的に接続されている前記ビアと、前記第２電子部品に電気的に接続されている前記ビアは、前記基板内部で分岐して各分岐経路がそれぞれ異なる電子部品に電気的に接続されることがないように構成されており、
前記第１電子部品のリード端子と前記第２電子部品のリード端子は、前記基板上の表層配線のみで前記ビアに接続されており、
前記第１配線は、複数の前記第２配線の間に配置されており、
前記送信回路は、前記第１配線と前記第２配線の間で前記信号をインターリーブ送信する
ことを特徴とする信号伝送回路。
前記第２配線は、前記第１電子部品が備える複数のリード端子の間に配置されている
ことを特徴とする請求項１記載の信号伝送回路。
前記第２配線は、前記第１電子部品を迂回して配置されている
ことを特徴とする請求項１記載の信号伝送回路。
前記第１電子部品と前記第２電子部品は、前記送信回路が配置されている方向に向かって互いに横に隣接して配置されている
ことを特徴とする請求項３記載の信号伝送回路。
前記第１配線の一部または前記第２配線の一部は、前記基板内の内層配線として構成されている
ことを特徴とする請求項１記載の信号伝送回路。
前記第１電子部品のリード端子または前記第２電子部品のリード端子に接続された外付け終端抵抗を備えた
ことを特徴とする請求項１記載の信号伝送回路。
前記送信回路は、
前記第１配線と前記第２配線に前記信号を送信するか否かを切り替えるスイッチと、
前記第１配線および前記第２配線を終端する終端抵抗と、
を備え、
前記終端抵抗は、
抵抗値が前記第１配線の特性インピーダンスおよび前記第２配線の特性インピーダンスに整合するように構成されている
ことを特徴とする請求項１記載の信号伝送回路。