JP2007035799A - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP2007035799A JP2007035799A JP2005214850A JP2005214850A JP2007035799A JP 2007035799 A JP2007035799 A JP 2007035799A JP 2005214850 A JP2005214850 A JP 2005214850A JP 2005214850 A JP2005214850 A JP 2005214850A JP 2007035799 A JP2007035799 A JP 2007035799A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- printed wiring
- wiring board
- board according
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】 信号多重反射による誤動作や送受信デバイスの破損を防止し、高速伝送及び機器の小型化を実現させるプリント配線板の提供。
【解決手段】 複数の内層にストリップラインが設けられていると共に、当該ストリップラインの少なくとも一部に該ストリップラインの配線幅と略同一の横幅を有する抵抗器が設けられているプリント配線板;複数の内層にストリップラインが設けられていると共に、当該ストリップラインの少なくとも一部がスルーホールを介して他層の抵抗器に接続され、かつ当該抵抗器が配線を介してデバイスに接続されて、同じ層の隣り合う配線には接続されていないプリント配線板。
【選択図】 図1
【解決手段】 複数の内層にストリップラインが設けられていると共に、当該ストリップラインの少なくとも一部に該ストリップラインの配線幅と略同一の横幅を有する抵抗器が設けられているプリント配線板;複数の内層にストリップラインが設けられていると共に、当該ストリップラインの少なくとも一部がスルーホールを介して他層の抵抗器に接続され、かつ当該抵抗器が配線を介してデバイスに接続されて、同じ層の隣り合う配線には接続されていないプリント配線板。
【選択図】 図1
Description
本発明は抵抗器を内蔵したプリント配線板、特に、信号多重反射による誤動作や送受信デバイスの破損を防止し、高速伝送及び器機の小型化を実現させるためのプリント配線板に関する。
このようなプリント配線板に関する従来例としては、下記の特許文献1〜3などが知られている。即ち、特許文献1には、高周波プリント配線板及びその製造方法に関するものであって、同軸ケーブルや高周波コネクタを用いることなく複数のプリント配線板間を伝送する信号の反射や損失を低減できるようにした技術が開示されている。
また、特許文献2には、配線用補助パッケージ及び該パッケージを備えたプリント配線板構造に関するものであって、内部回路配線に対しインピーダンス整合を取り高速信号伝送ができると共に、高密度配線も可能にした技術が開示されている。
更に、特許文献3には、プリント配線板及びその製造方法に関するものであって、機械的強度の低下を招くことなく補強材なしで単一の低誘電率樹脂の厚膜積層構造を実現するようにした技術が開示されている。
更に、特許文献3には、プリント配線板及びその製造方法に関するものであって、機械的強度の低下を招くことなく補強材なしで単一の低誘電率樹脂の厚膜積層構造を実現するようにした技術が開示されている。
しかしながら、斯かる従来の何れの技術によっても、信号多重反射による誤作動や送受信デバイスの破損を防止し、高速伝送及び機器の小型化を実現させることは困難であり、未だ十分満足できるものではなかったのが実状であった。
一方、図6は従来の一般的なプリント配線板の要部概略平面説明図である。この図において、100は信号送出部であり、200は信号受信部である。また、ストリップライン301〜303はチップ抵抗器401〜403及び図示しないスルーホールを介してそれぞれ配線301’〜303’に接続されている。
このような構成からなる従来例においては、プリント配線板内層のストリップライン301〜303や配線301’〜303’からなる伝送線路にダンピング処理を目的としてチップ抵抗器401〜403が図示しないスルーホールを介して表層のチップ部品へ引き回し接続挿入されることがある。このため、スルーホールを含む表層への引き回し配線や線路を太らせるように形成したランド部分やチップ部品をロウ付けした半田接続部において、伝送線路としての不連続な部位が発生してしまう結果、ランダムな信号の反射や減衰が発生し易く、高速伝送では問題となっていた。
また、プリント配線板内層でストリップラインなどの伝送線路を実現した製品においては、終端処理を行なうための抵抗器を接続することが知られている。これは、器機の誤動作を防止するために線路の入出力端へ接続するデバイスの入出力インピーダンスを整合して有害な信号反射を防止するために行なわれるものである。
これらの抵抗器は、伝送線路の端部や途中に予め部品をチップ接続するためのランドを形成しておき、該ランド部分へチップ部品をロウ付け処理として半田を介し実装して用いられる。
また、一般に抵抗器等の電子部品は、プリント配線板の表層にしか配置することができない。しかし、ストリップラインの伝送線路は複数の多層プリント配線板の内層に形成されるため、これらの抵抗器を接続する為に必ずスルーホールを介して表層へ配線引き出しを行ない端部にランドを設けて設置する必要がある。
上述のような高速伝送路では、複数の同期した信号をバスラインとして取り扱うことが一般的であるが、終端処理やダンピング目的の抵抗器はスルーホールを介して配線されランド上に半田などを用いて接続することが一般的であり、無駄な配線による信号のタイミング不整合、或いは、スルーホールや部品を実装したランド部分での信号の反射や減衰が発生し易く、シグナルインテグリティーの観点から問題となっていた。
また、昨今の高密度化した電子機器に用いられるプリント配線板では、伝送される信号量が増大しており、バス幅増加による伝送線路の過密配置や高周波化による電気的特性による影響が増大していた。このため、機器の誤動作や物理的な寸法の増大により機器全体が小型化できなかったり、仮に小型化できたとしても上述の抵抗器が配置できないという問題もあった。
更に、プリント配線板で高速伝送路を実現した製品において、伝送信号の終端処理を行なうための終端抵抗器の挿入や多重反射を防止する為にダンピング処理を目的として抵抗器を配線の途中に挿入する必要があった。このため、ギガ帯などの高速伝送路においては、その抵抗器を実装する為のランドや接合に用いる導電性物質はんだの形状が配線との間で不連続となってしまうため、そこでの特性インピーダンスの不整合等による伝送信号の反射や減衰が発生するという問題もあった。
特開2001−135899号公報
特開2003−309121号公報
特開2001−119111号公報
本発明は上述のような問題などに鑑みてなされたものであり、その課題は、プリント配線板上に形成した高速信号を伝送するストリップラインにおいて、信号多重反射による誤動作や送受信デバイスの破損を防止する為の終端抵抗器やダンピング抵抗器を配線板内に内蔵し、高速伝送及び機器の小型化を実現させるようなプリント配線板を提供することにある。
上記課題を解決すべく請求項1に係る本発明は、プリント配線板において、複数の内層にストリップラインを設けると共に、当該ストリップラインの少なくとも一部に該ストリップラインの配線幅と略同一幅を有する抵抗器を設けたことを特徴とするものである。これにより、信号多重反射による誤動作や送受信デバイスの破損を防止する為の終端抵抗器やダンピング抵抗器を配線板内に内蔵し、機器の小型化と高速伝送を実現させることができる。
また、請求項2に係る本発明は、前記抵抗器がストリップラインと一体的に形成されていることを特徴とする。
また、請求項3に係る本発明は、前記抵抗器が金属薄膜抵抗器であることを特徴とする。
また、請求項4に係る本発明は、前記抵抗器が有機樹脂製厚膜抵抗器であることを特徴とする。
また、請求項3に係る本発明は、前記抵抗器が金属薄膜抵抗器であることを特徴とする。
また、請求項4に係る本発明は、前記抵抗器が有機樹脂製厚膜抵抗器であることを特徴とする。
また、請求項5に係る本発明は、前記有機樹脂製厚膜抵抗器がポリマーペースト印刷抵抗器であることを特徴とする。
また、請求項6に係る本発明は、前記抵抗器が無機材料製厚膜抵抗器であることを特徴とする。
また、請求項7に係る本発明は、前記無機材料製厚膜抵抗器がセラミック系厚膜抵抗器であることを特徴とする。
また、請求項8に係る本発明は、前記抵抗器がチップ抵抗器であることを特徴とする。
また、請求項6に係る本発明は、前記抵抗器が無機材料製厚膜抵抗器であることを特徴とする。
また、請求項7に係る本発明は、前記無機材料製厚膜抵抗器がセラミック系厚膜抵抗器であることを特徴とする。
また、請求項8に係る本発明は、前記抵抗器がチップ抵抗器であることを特徴とする。
一方、上記課題を解決すべく請求項9に係る本発明は、複数の内層にストリップラインを設けると共に、当該ストリップラインの少なくとも一部をスルーホールを介して他層の抵抗器に接続させ、かつ当該抵抗器を配線を介してデバイスに接続せしめ、同じ層の隣り合う配線には接続させないことを特徴とするものである。
また、請求項10に係る発明は、前記抵抗器の幅をストリップラインの幅及び/又は配線の幅と略同一にしたことを特徴とする。
また、請求項11に係る本発明は、前記抵抗器がチップ抵抗器であることを特徴とする。
また、請求項10に係る発明は、前記抵抗器の幅をストリップラインの幅及び/又は配線の幅と略同一にしたことを特徴とする。
また、請求項11に係る本発明は、前記抵抗器がチップ抵抗器であることを特徴とする。
本発明によれば、抵抗器がストリップラインと略同一の幅となっているため、ストリップライン上で部分的な特性インピーダンスの不整合による信号反射や減衰の影響を受けず、理想的な信号処理が可能となる。
また、本発明によれば、多層プリント配線板の複数の内層へ抵抗器を配置する事が可能であるため、当該抵抗器を接続するために必須であったスルーホールや配線引き回しが不要となり、配線不連続や等長配線ルールが崩れない。従って、信号の反射や減衰が生じない上、等長配線の原則が貫かれ、信号のタイミング不整合による信号の信頼性低下なども生じない。
更に、本発明において、複数の内層に設けられたストリップラインの一部に抵抗器を設け、かつ当該抵抗器と他層のストリップラインをスルーホールを介して接続させた場合には、抵抗器の配置の自由度が増大するという利点がある。
以下、本発明の最良の実施の形態について図を用いて説明する。なお、本発明は以下に詳述する実施の形態により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
図1は本発明の実施の形態を示す要部概略平面説明図であり、図中、100は信号送出部;200は信号受信部;311〜313、311’〜313’はストリップライン;501〜503は抵抗器である。ここに、抵抗器501〜503としては、例えば金属箔膜抵抗器、ポリマーペースト印刷抵抗器等の有機樹脂製厚膜抵抗器、セラミック系厚膜抵抗器等の無機材料製厚膜抵抗器が好適に用いられる。また、抵抗器501〜503は、ストリップライン311〜313、311’〜313’と一体的に形成し、例えば形成抵抗を構成するのが好ましい。
図2は図1のA−A’断面説明図であり、図中、図1と同一記号は同一意味を持たせて使用したので、ここでの重複説明は省略する。
図2中、500、510はソルダーレジスト;600、610は例えば60μmの厚さに積層されたガラスエポキシ樹脂などからなる第1絶縁層;321〜323はストリップライン;800、810は例えば60μmの厚さに積層されたガラスエポキシ樹脂などからなる第2絶縁層;900、901、902は電源層(又はグラウンド層);1000は例えば400μmの厚さに積層されたガラスエポキシ樹脂などでなるコア基材である。なお、L1〜L6は多層プリント配線板の各層を示している。
この実施の形態において、図1の抵抗器501〜503の各線幅は、ストリップライン311〜313、311’〜313’の各ライン幅とそれぞれ大よそ等しくなっている。
なお、抵抗器501〜503としては上述のように金属薄膜抵抗器や有機樹脂製厚膜抵抗器等が用いられるが、ストリップラインのダンピング及び信号終端目的であるため、100Ω以下の低抵抗のものが好ましい。また、温度特性が良好であることが要求される場合には、特に金属箔膜抵抗器が好適に用いられる。
また、ストリップラインの幅は、通常0.05mmから0.20mm程度とするのが好ましい。また、信号のクロストークを防止するために、配線のスペースはストリップラインの2〜3倍、具体的には0.20〜0.40mm程度に設定するのが好ましい。
このデザインルールを維持してストリップラインの一部を例えば金属薄膜を用いた抵抗体として形成し配置できる。これにより、伝送特性を阻害するスルーホールやビアランド及び部品配置上必要となる無駄な配線引き回しを一切行なわず、理想的な信号伝送形態が取れるようになる。
一方、図3は本発明の他の実施の形態を示す要部概略平面説明図であり、図中、図1と同一記号は同一意味を持たせて使用したのでここでの重複説明は省略する。
図3中、331〜333はストリップライン;331’〜333’は配線;411は例えばチップ抵抗器からなる抵抗器である。
図3中、331〜333はストリップライン;331’〜333’は配線;411は例えばチップ抵抗器からなる抵抗器である。
図4は図3のB−B’断面説明図であり、図5は図3のC−C’断面説明図である。これらの図において、図1〜図3と同一記号は同一意味を持たせて使用したので、ここでの重複説明は省略する。
図4及び図5中、412は例えばチップ抵抗器からなる抵抗器;1110、1120、1102、1112、1122は導通性のスルーホールである。
図4及び図5中、412は例えばチップ抵抗器からなる抵抗器;1110、1120、1102、1112、1122は導通性のスルーホールである。
この実施の形態においては、スルーホール1102、1112を介してストリップライン331や配線331’が抵抗器412に電気的に接続されていると共に、スルーホール1110、1120を介してストリップライン332と配線332’が抵抗器411に電気的に接続されている。
すなわち、この実施の形態は、図1及び図2に示した実施の形態とは異なり、複数の内層に設けられたストリップラインの一部(例えば332)にスルーホール(例えば1110)を介して接続される抵抗器(例えば411)が、配線332’を介して例えば信号装置部(100)に接続され、同じ層の隣り合う配線には接続されていない構成になっている。
このため、図1及び図2に示した実施の形態の場合に比較すると信号の反射や損失を低減させる効果が少ないものの、図6に示した従来例の場合に比較すると、プリント配線板上の信号ラインを流れる信号は、曲がり配線が少ないため特性インピーダンスの変化が小さくなり、信号の反射や損失を低減することができるようになる。
また、図6を用いて詳述した前記従来例の場合に比して、抵抗器の配置の自由度か増大するという利点もある。
また、図6を用いて詳述した前記従来例の場合に比して、抵抗器の配置の自由度か増大するという利点もある。
なお、本発明は上述の実施の形態に限定されることなく種々の変形が可能であり、例えば、高速伝送路を設けた多層プリント配線板において、その内層の複数層に渡ってストリップラインを設け、そのストリップラインの一部で且つ電気的に都合の良い位置への配線の幅と同一の大きさの抵抗器を形成するようにしても良い。
100:信号送信部
200:信号受信部
301〜303、311〜313、311’〜313’、321〜323、331〜333:ストリップライン
301’〜303’、331’〜333’:配線
401〜403、411、412、501〜503:抵抗器
500、510:ソルダーレジスト
600、610:第1絶縁層
800、810:第2絶縁層
900、901、902:グラウンド層
1000:コア基材
1110、1120、1102、1112、1122:スルーホール
200:信号受信部
301〜303、311〜313、311’〜313’、321〜323、331〜333:ストリップライン
301’〜303’、331’〜333’:配線
401〜403、411、412、501〜503:抵抗器
500、510:ソルダーレジスト
600、610:第1絶縁層
800、810:第2絶縁層
900、901、902:グラウンド層
1000:コア基材
1110、1120、1102、1112、1122:スルーホール
Claims (11)
- 複数の内層にストリップラインが設けられていると共に、当該ストリップラインの少なくとも一部に該ストリップラインの配線幅と略同一幅を有する抵抗器が設けられていることを特徴とするプリント配線板。
- 前記抵抗器が、ストリップラインと一体的に形成されていることを特徴とする請求項1記載のプリント配線板。
- 前記抵抗器が、金属薄膜抵抗器であることを特徴とする請求項1又は2記載のプリント配線板。
- 前記抵抗器が、有機樹脂製厚膜抵抗器であることを特徴とする請求項1又は2記載のプリント配線板。
- 前記有機樹脂製厚膜抵抗器が、ポリマーペースト印刷抵抗器であることを特徴とする請求項4記載のプリント配線板。
- 前記抵抗器が、無機材料製厚膜抵抗器であることを特徴とする請求項1又は2記載のプリント配線板。
- 前記無機材料製厚膜抵抗器が、セラミック系厚膜抵抗器であることを特徴とする請求項6記載のプリント配線板。
- 前記抵抗器が、チップ抵抗器であることを特徴とする請求項1又は2記載のプリント配線板。
- 複数の内層にストリップラインが設けられていると共に、当該ストリップラインの少なくとも一部がスルーホールを介して他層の抵抗器に接続され、かつ当該抵抗器が配線を介してデバイスに接続されて、同じ層の隣り合う配線には接続されていないことを特徴とするプリント配線板。
- 抵抗器の幅が、ストリップラインの幅及び/又は配線の幅と略同一であることを特徴とする請求項9記載のプリント配線板。
- 前記抵抗器が、チップ抵抗器であることを特徴とする請求項9又は10記載のプリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005214850A JP2007035799A (ja) | 2005-07-25 | 2005-07-25 | プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005214850A JP2007035799A (ja) | 2005-07-25 | 2005-07-25 | プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007035799A true JP2007035799A (ja) | 2007-02-08 |
Family
ID=37794705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005214850A Pending JP2007035799A (ja) | 2005-07-25 | 2005-07-25 | プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007035799A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
-
2005
- 2005-07-25 JP JP2005214850A patent/JP2007035799A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5506737B2 (ja) | 信号伝送回路 | |
JP4371065B2 (ja) | 伝送線路、通信装置及び配線形成方法 | |
US7746657B2 (en) | 10G XFP compliant PCB | |
EP3242535B1 (en) | Printed circuit board design for high speed application | |
US10292257B2 (en) | Cross-talk reduction for high speed signaling at ball grid array region and connector region | |
KR100726458B1 (ko) | 기판조립체 | |
WO2007120184A2 (en) | Printed circuit boards for high-speed communication | |
JP6570976B2 (ja) | 光モジュール | |
JP4656212B2 (ja) | 接続方法 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP2006222370A (ja) | 異種材料の組み合わせによる回路基板 | |
JP2010087037A (ja) | 差動伝送用多層配線基板 | |
US10709013B2 (en) | Multilayer wiring board and differential transmission module | |
WO2009119849A1 (ja) | 複合配線基板 | |
US20230369257A1 (en) | Semiconductor device | |
US9854674B1 (en) | Flexible printed circuit and printed circuit board soldered structure | |
JP2012227617A (ja) | 信号伝送回路 | |
JP2007035799A (ja) | プリント配線板 | |
KR100814375B1 (ko) | 신호 종단 장치 및 다층 인쇄회로기판 | |
JP2006066507A (ja) | プリント配線板 | |
GB2462014A (en) | Landing pad structure to reduce impedance mismatch | |
JP2006140365A (ja) | 多層配線基板 | |
TWI287958B (en) | Printed circuit board having improved vias | |
WO2020115978A1 (ja) | 伝送装置、印刷配線基板、並びに情報機器 | |
JP2023142839A (ja) | プリント基板セット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |