TW201417525A - 等化器 - Google Patents

Abstract

一種等化器，包括一電路板、設置於該電路板上的等化模組、第一及第二接地貫孔，該等化模組包括兩個接入端、第一及第二訊號貫孔、第一及第二電阻、兩個輸出端、一第一微帶線及一第二微帶線。該第一微帶線從第一訊號貫孔與底層電連接處的焊盤上遠離第二電阻的一側延伸而出且在彎折後與連接第二電阻的第一端的焊盤相連，該第二微帶線從第二訊號貫孔與底層電連接處的焊盤上遠離第二電阻的一側延伸而出且在彎折後與連接第二電阻的第二端的焊盤相連。

Description

等化器

本發明涉及一種等化器。

高頻訊號如數位訊號在傳輸過程中容易發生高頻衰減，導致數位訊號傳輸錯誤率上升，故，在傳輸數位訊號前常需通過等化器對數位訊號進行高頻補償，但習知的等化器通常僅能對數位訊號進行一級高頻補償，並不能根據實際需要進行多級高頻補償，對於數位訊號的高頻補償效果較為有限。另，習知的電路板上元件愈來愈多，因此，如何能夠節省佈線空間成為了習知設計電路板的重要問題。

鑒於上述狀況，有必要提供一種補償效果較佳且走線區域面積較小的等化器。

一種等化器，包括一電路板、設置於該電路板上的等化模組、第一及第二接地貫孔，該電路板為一多層板，該等化模組包括第一及第二接入端、第一及第二訊號貫孔、第一及第二電阻、第一及第二輸出端、第一微帶線及第二微帶線，該第一及第二訊號貫孔均貫穿該多層電路板，且該第一訊號貫孔與頂層、中間層以及底層分別通過第一至第三焊盤電性連接，第二訊號貫孔與頂層、中間層及底層分別通過第四至第六焊盤電性連接，該第一接入端連接至第一焊盤，該第二接入端連接至第四焊盤，該第一輸出端連接至第二焊盤，該第二輸出端連接至第五焊盤；該第一電阻的兩端分別連接於第三及第六焊盤，一第七焊盤及一第八焊盤位於底層上且設置於第三及第六焊盤的同一側，第七焊盤與第三焊盤之間的連線平行於第八焊盤與第六焊盤之間的連線，該第二電阻的兩端分別連接於第七及第八焊盤；該第一微帶線從第三焊盤上遠離第七焊盤的一側延伸而出且彎折後與第七焊盤相連，該第二微帶線從第六焊盤上遠離第八焊盤的一側延伸而出且彎折後與第八焊盤相連；該第一及第二接地貫孔均電性連接電路板的所有地平面，且該第一接地貫孔設置於第一訊號貫孔遠離第二訊號貫孔的一側，第二接地貫孔設置於第二訊號貫孔遠離第一訊號貫孔的一側。

該等化器可對高頻訊號進行多級補償，補償效果較佳，可以有效地降低傳輸訊號的錯誤率，且其走線區域面積較小，可增加電路可佈線空間。

請參閱圖1-3，本發明等化器100的較佳實施方式包括一多層電路板10、設置於該多層電路板10上的等化模組30以及兩接地貫孔50、55。該多層電路板10接入待等化的訊號，然後通過該等化模組30對該接入的訊號進行等化處理，實現對該訊號的多級高頻補償。於本發明實施方式中，以一八層電路板10為例進行說明（圖1中僅示出三層）。

該等化模組30包括第一接入端31、第二接入端310、一第一訊號貫孔32、一第二訊號貫孔33、電阻R1、電阻R2、第一輸出端35、第二輸出端350以及兩根微帶線36、38。

該第一訊號貫孔32及第二訊號貫孔33貫穿該八層電路板10設置，且該第一訊號貫孔32與頂層11、第三層13以及底層18分別通過焊盤21、23及25電性連接。第二訊號貫孔33與頂層11、第三層13以及底層18分別通過焊盤22、24及26電性連接。本實施方式中，該第一訊號貫孔32及第二訊號貫孔33均成圓柱體狀。

該第一接入端31及第二接入端310分別連接至焊盤21及22。於本實施方式中，該第一接入端31及第二接入端310為對應該第一訊號貫孔32及第二訊號貫孔33的兩個矩形片體狀，該兩個矩形片體狀均設置於頂層11的表面上。該第一接入端31及第二接入端310用於將電路板10的頂層11上接入的待等化的訊號接入至該等化模組30進行均衡處理。

該第一輸出端35及第二輸出端350分別連接至焊盤23及24。於本實施方式中，該第一輸出端35及第二輸出端350為對應該第一訊號貫孔32及第二訊號貫孔33的兩個矩形片體，該兩個矩形片體均設置於第三層13的表面上。該第一輸出端35及第二輸出端350用以將由電路板10的頂層11上接入的且經過等化模組30等化處理後的訊號輸出至後端電子元件。

該焊盤25及26上還分別電性連接電阻R1的兩端，該焊盤27及28位於焊盤25及26的同一側，且焊盤25與27之間的連線平行於焊盤26與28之間的連線。該焊盤27及28上分別電性連接電阻R2的兩端。

該兩根微帶線36及38的結構相同，下面將以微帶線36為例對兩根微帶線的結構進行描述。該微帶線36包括第一段360、第二段362及第三段366，其中第一段360從焊盤25未朝向焊盤27的一側邊向遠離焊盤27的方向延伸而成，第三段366從焊盤27上朝向焊盤25的一側邊向焊盤25的方向延伸而成，第二段362大致呈U字形，且第二段362的一端與第一段360上未與焊盤25相連的一端相連，第二段362的第二端與第三段366上未與焊盤27相連的一端相連。

該兩接地貫孔50、55與第一訊號貫孔32、第二訊號貫孔33呈直線排列，且該兩接地貫孔50及55均電性連接電路板10的所有地平面，以為第一訊號貫孔32及第二訊號貫孔33提供完整的電流回流路徑。其中，該接地貫孔50設置於第一訊號貫孔32遠離第二訊號貫孔33的一側，接地貫孔55設置於第二訊號貫孔33遠離第一訊號貫孔32的一側。

該接地貫孔50設置於微帶線36的第二段362上未鄰近電阻R1的一側，接地貫孔55設置於微帶線38的第二段上未鄰近電阻R1的一側。

由第一接入端31及第二接入端310接入的第一訊號經過第一訊號貫孔32及第二訊號貫孔33時，部分第一訊號直接從第一輸出端35及第二輸出端350輸出；部分第一訊號經第一訊號貫孔32及第二訊號貫孔33被傳送至電阻R1，然後電阻R1反射回的部分第一訊號將沿原路徑返回至第一輸出端35及第二輸出端350，與第一接入端31及第二接入端310接入的完整的第一訊號疊加形成一第二訊號，再由第一輸出端35及第二輸出端350輸出，實現對該第一訊號的一級補償。待該接入的第一訊號經過第一訊號貫孔32、第二訊號貫孔33、電阻R1以及微帶線36、38傳送至電阻R2時，訊號將被電阻R2沿原路徑反射，其中部分訊號將多次反射於電阻R2與電阻R1之間，部分訊號則經過電阻R1與被電阻R1反射回去的訊號一起經過第一訊號貫孔32及第二訊號貫孔33傳送至第一輸出端35及第二輸出端350，並與接入的完整的第一訊號疊加形成一第三訊號，再由第一輸出端35及第二輸出端350輸出，實現對該第一訊號的二級補償。其中，通過搭配電阻R1及R2的不同電阻值和微帶線36及38的長度，可產生不同程度之等化效應。

請參閱圖4，其中曲線L1為未使用等化器之差模輸入損耗波形圖，曲線L2為使用本發明的等化器的波形圖，其中曲線L2是等化器中電阻R1的值取100歐姆，電阻R2的值取10歐姆獲得的。比對該曲線L1與曲線L2可知：本發明的等化效應在2.5GHz頻率之前呈現平緩的回應，能夠有效補償高頻傳輸損耗。

請參閱圖5及圖6，其中圖5是待測SAS訊號未經過等化器時的仿真眼圖，圖6是待測SAS訊號經過本發明等化器後的仿真眼圖。比對兩圖可見：當不加上等化器時，因為通道衰減以及符際幹擾效應，SAS訊號之訊號完整性不能符合SAS訊號之要求。相對來說，當加上本發明等化器時，雖然訊號低頻成分降低，但因為等化器能有效加強波形之高頻能量，反而能有效對抗通道衰減以及符際幹擾效應，使訊號完整性符合SAS訊號之要求。

本發明的等化器100可依次實現對高頻訊號的多級補償，補償效果較佳，可以有效降低傳輸訊號的錯誤率。而且，本發明等化器100的走線區域面積較小，增加電路可佈線空間。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。

100．．．等化器

10．．．電路板

11．．．頂層

13．．．第三層

18．．．底層

30．．．等化模組

31．．．第一接入端

310．．．第二接入端

32．．．第一訊號貫孔

33．．．第二訊號貫孔

R1、R2．．．電阻

35．．．第一輸出端

350．．．第二輸出端

36、38．．．微帶線

360．．．第一段

362．．．第二段

366．．．第三段

21-28．．．焊盤

50、55．．．接地貫孔

圖1及是本發明等化器的較佳實施方式的立體圖。

圖2是圖1的另一方向的立體圖。

圖3是圖1所示等化器中的等化模組的較佳實施方式的立體圖。

圖4是訊號未經過本發明較佳實施方式的等化器時的時域波形與經過圖1所示的等化器後的時域波形的對比圖。

圖5是SAS訊號未經過本發明較佳實施方式的等化器時的仿真眼圖。

圖6是SAS訊號經過圖1所示的等化器後的仿真眼圖。

100．．．等化器

10．．．電路板

11．．．頂層

13．．．第三層

18．．．底層

31．．．第一接入端

310．．．第二接入端

32．．．第一訊號貫孔

33．．．第二訊號貫孔

21、22．．．焊盤

50、55．．．接地貫孔

Claims (7)

1. 一種等化器，包括一電路板、設置於該電路板上的等化模組、第一及第二接地貫孔，該電路板為一多層板，該等化模組包括第一及第二接入端、第一及第二訊號貫孔、第一及第二電阻、第一及第二輸出端、第一微帶線及第二微帶線，該第一及第二訊號貫孔均貫穿該多層電路板，且該第一訊號貫孔與頂層、中間層以及底層分別通過第一至第三焊盤電性連接，第二訊號貫孔與頂層、中間層及底層分別通過第四至第六焊盤電性連接，該第一接入端連接至第一焊盤，該第二接入端連接至第四焊盤，該第一輸出端連接至第二焊盤，該第二輸出端連接至第五焊盤；該第一電阻的兩端分別連接於第三及第六焊盤，一第七焊盤及一第八焊盤位於底層上且設置於第三及第六焊盤的同一側，第七焊盤與第三焊盤之間的連線平行於第八焊盤與第六焊盤之間的連線，該第二電阻的兩端分別連接於第七及第八焊盤；該第一微帶線從第三焊盤上遠離第七焊盤的一側延伸而出且彎折後與第七焊盤相連，該第二微帶線從第六焊盤上遠離第八焊盤的一側延伸而出且彎折後與第八焊盤相連；該第一及第二接地貫孔均電性連接電路板的所有地平面，且該第一接地貫孔設置於第一訊號貫孔遠離第二訊號貫孔的一側，第二接地貫孔設置於第二訊號貫孔遠離第一訊號貫孔的一側。
2. 如申請專利範圍第1項所述之等化器，其中該第一微帶線包括第一段、第二段及第三段，其中第一段從第三焊盤上未朝向第七焊盤的一側邊向遠離第七焊盤的方向延伸而成，第三段從第七焊盤上朝向第三焊盤的一側邊向第三焊盤的方向延伸而成，第二段呈U字形，且其一端與第一段上未連接於第三焊盤的一端相連，該第二段的另一端與第三段上未與第七焊盤相連的一端相連；該第二微帶線包括第一段、第二段及第三段，其中第一段從第六焊盤上未朝向第八焊盤的一側邊向遠離第八焊盤的方向延伸而成，第三段從第八焊盤上朝向第六焊盤的一側邊向第六焊盤的方向延伸而成，第二段呈U字形，且其一端與第一段上未連接於第六焊盤的一端相連，該第二段的另一端與第三段上未與第八焊盤相連的一端相連。
3. 如申請專利範圍第1項或第2項所述之等化器，其中該第一及第二接入端均為矩形導電片。
4. 如申請專利範圍第3項所述之等化器，其中該第一及第二接入端設置於頂層的表面上。
5. 如申請專利範圍第1項或第2項所述之等化器，其中該第一及第二輸出端均為矩形導電片。
6. 如申請專利範圍第5項所述之等化器，其中該第一及第二輸出端設置於中間層的表面上。
7. 如申請專利範圍第1項所述之等化器，其中該第一及第二訊號貫孔、第一及第二接地貫孔呈直線排列。