TW201345209A - 等化器 - Google Patents
等化器 Download PDFInfo
- Publication number
- TW201345209A TW201345209A TW101113679A TW101113679A TW201345209A TW 201345209 A TW201345209 A TW 201345209A TW 101113679 A TW101113679 A TW 101113679A TW 101113679 A TW101113679 A TW 101113679A TW 201345209 A TW201345209 A TW 201345209A
- Authority
- TW
- Taiwan
- Prior art keywords
- holes
- equalizer
- signal
- circuit board
- disposed
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Filters And Equalizers (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
一種等化器,用於補償訊號在傳輸通道中損耗的高頻分量,該等化器包括一電路板以及設置於該電路板上的均衡模組,所述電路板為一多層板,該等化器包括接入端、至少兩組貫孔、至少二電阻以及輸出端,所述至少兩組貫孔均貫穿該多層電路板設置,每一組貫孔並列設置,使該至少兩組貫孔呈矩陣排布,所述呈矩陣排布的同一排的貫孔依次串聯,所述每一個電阻分別設置於一組貫孔的一端,所述接入端設置於電路板的表層,並連接至一組貫孔,所述輸出端設置於接入端與電連接至輸入端的第一個電阻之間。
Description
本發明涉及一種等化器,尤其涉及一種階梯式等化器。
高頻訊號如數位訊號在傳輸過程中容易發生高頻衰減,導致數位訊號傳輸錯誤率上升,故,在傳輸數位訊號前常需藉由等化器對數位訊號進行高頻補償,但習知的等化器通常僅能對數位訊號進行一級高頻補償,並不能根據實際需要進行多級高頻補償,對於數位訊號的高頻補償效果較為有限。
鑒於上述狀況,有必要提供一種補償效果較佳的等化器。
一種等化器,用於補償訊號在傳輸通道中損耗的高頻分量,該等化器包括一電路板以及設置於該電路板上的均衡模組,所述電路板為一多層板,該等化器包括接入端、至少兩組貫孔、至少二電阻以及輸出端,所述至少兩組貫孔均貫穿該多層電路板設置,每一組貫孔並列設置,使該至少兩組貫孔呈矩陣排布,所述呈矩陣排布的同一排的貫孔依次串聯,所述每一個電阻分別設置於一組貫孔的一端,所述接入端設置於電路板的表層,並連接至一組貫孔,所述輸出端設置於接入端與電連接至輸入端的第一個電阻之間。
一種等化器,用於補償訊號在傳輸通道中損耗的高頻分量,該等化器包括一電路板以及設置於該電路板上的均衡模組,所述電路板為一多層板,該等化器包括接入端、至少兩組貫孔、至少兩電阻以及一輸出端,所述至少兩組貫孔均貫穿該多層電路板設置,並相互串聯,所述每一電阻連接至一組貫孔的一端,接入端接入待均衡的訊號並依次傳送至輸出端以及所述電阻,所述每一電阻將待傳送的訊號部分傳送至下一電阻,部分則反射並與接入的訊號加和形成一級補償,再藉由輸出端輸出該經過補償的訊號。
所述等化器可對高頻訊號進行多級補償,補償效果較佳,得有效地降低傳輸訊號的錯誤率。
請一併參閱圖1,本發明等化器100的較佳實施方式包括一多層電路板10以及設置於該多層電路板10上的均衡模組30。所述多層電路板10接入待均衡的訊號,然後藉由所述均衡模組30對該接入的訊號進行均衡處理,實現對該訊號的多級高頻補償。
於本發明實施方式中,以具有兩層訊號層11以及兩層接地層13的四層電路板10為例進行說明,且所述每層訊號層11與接地層13交替設置。
請一併參閱圖2,所述均衡模組30包括一接入端31、一第一組貫孔32、一第二組貫孔33、一第三組貫孔34、電阻R1、電阻R2以及一輸出端35。
所述第一組貫孔32、第二組貫孔33以及第三組貫孔34貫穿該四層電路板10設置,且每一組貫孔並列設置,使該三組貫孔呈矩陣排布,所述呈矩陣排布的同一排的貫孔依次串聯。於本發明實施方式中,每組貫孔的數量均為二,使該三組貫孔呈兩排的矩陣排布,所述呈矩陣排布的同一排的三個貫孔之間分別藉由一連接片37依次串聯。得理解,每組貫孔的數量也得均為4個,使該三組貫孔呈4排的矩陣排布。於本實施方式中,所述每一個貫孔均成圓柱體狀。
所述接入端31連接至第一組貫孔32遠離第二組貫孔33的一端。於本實施方式中,該接入端31具有對應所述第一組貫孔32的二貫孔的二矩形片體狀,該二矩形片體狀均設置於第一層的訊號層11表面上。該接入端31用以將電路板10上的第一層訊號層11接入的待均衡的訊號接入至該均衡模組30進行均衡處理。
所述電阻R1連接至第二組貫孔33的一端。所述電阻R2連接至第三組貫孔34的末端。於本實施方式中,所述電阻R1以及電阻R2均成矩形塊狀,但是也得是圓柱體狀等其他形狀。所述輸出端35與接入端31結構相似,具有對應所述第一組貫孔32的二貫孔的二矩形片體狀,設置於電阻R1、電阻R2之前,於接入端31與電阻R1之間。由接入端31接入的第一訊號(圖未標)經過第一組貫孔32時,部分第一訊號直接從輸出端35輸出;部分第一訊號經過傳送至電阻R1,然後電阻R1反射回的部分第一訊號將沿原路徑返回至輸出端35,與接入端31接入的完整的第一訊號加和形成一第二訊號(圖未標),再由輸出端35輸出,實現對該第一訊號的一級補償。待所述接入的第一訊號經過電阻R1、第二組貫孔33以及第三組貫孔34傳送至電阻R2時,訊號將被電阻R2沿原路徑反射,其中部分訊號將多次反射於電阻R2與電阻R1之間,部分訊號則經過電阻R1與被電阻R1反射回去的訊號一起經過第一組貫孔32傳送至輸出端35,並與接入的完整的第一訊號加和形成一第三訊號(圖未標),再由輸出端35輸出,實現對該第一訊號的二級補償。於本發明實施方式中,該輸出端35設置於第二層的訊號層11表面,以藉由該第二層的訊號層11輸出經過均衡處理後的訊號。於本發明實施方式中,該第一訊號優選為差分訊號。
請一併參閱圖3,其中曲線L1為未使用等化器之波形圖,曲線L2為使用本發明的階梯式等化器的波形圖。其中,曲線L1與L2中電位保持不變(高電位或者低電位)的波形承載著訊號中的低頻成分,而電位變化的波形(低頻與高頻切換過程的波形)承載著高頻成分。比對該曲線L1與曲線L2可知:本發明的階梯式均衡效應會使數位方波產生兩組似階梯之均衡效應波形(分別為第二訊號與第三訊號),可增加該波形的高頻成分,對應降低低頻成分的能量,所述兩組階梯對應實現對高頻能量的二級補償,從而能有效補償高頻傳輸損耗。
請一併參閱圖4及圖5,其中圖4是訊號未經過等化器時的仿真眼圖,圖5是訊號經過電阻R1為100歐姆、電阻R2為33歐姆的本發明的等化器後的仿真眼圖。比對兩圖可見:當不加等化器100時,因為通道衰減以及符際干擾等效應,訊號抖動較大,眼高較低;在經過本發明的階梯式等化器100後,不僅減小了訊號的抖動,還增加了眼高。
得理解,所述電阻不局限於二,當設置複數電阻時,對應可實現多級補償。
本發明的等化器100可依次實現對高頻訊號的多級補償,補償效果較佳,得有效降低傳輸訊號的錯誤率。
最後所應說明的是,以上實施例僅用以說明本發明的技術方案而非限制,儘管參照以上較佳實施例對本發明進行了詳細說明,本領域的普通技術人員應當理解,可以對本發明的技術方案進行修改或等同替換,而不脫離本發明技術方案的精神和範圍。
100...等化器
10...電路板
11...訊號層
13...接地層
30...均衡模組
31...接入端
32...第一組貫孔
33...第二組貫孔
34...第三組貫孔
R1、R2...電阻
35...輸出端
37...連接片
圖1是本發明較佳實施方式的等化器的結構圖。
圖2是圖1所示等化器中的均衡模組的結構圖。
圖3是訊號未經過本發明較佳實施方式的等化器時的時域波形與經過圖1所示的等化器後的時域波形的對比圖。
圖4是訊號未經過本發明較佳實施方式的等化器時的仿真眼圖。
圖5是訊號經過圖1所示的等化器後的仿真眼圖。
31...接入端
32...第一組貫孔
33...第二組貫孔
34...第三組貫孔
R1、R2...電阻
35...輸出端
37...連接片
Claims (9)
- 一種等化器,用於補償訊號在傳輸通道中損耗的高頻分量,該等化器包括一電路板以及設置於該電路板上的均衡模組,其改良在於:所述電路板為一多層板,該等化器包括接入端、至少兩組貫孔、至少二電阻以及輸出端,所述至少兩組貫孔均貫穿該多層電路板設置,每一組貫孔並列設置,使該至少兩組貫孔呈矩陣排布,所述呈矩陣排布的同一排的貫孔依次串聯,所述每一個電阻分別設置於一組貫孔的一端,所述接入端設置於電路板的表層,並連接至一組貫孔,所述輸出端設置於接入端與電連接至輸入端的第一個電阻之間。
- 如申請專利範圍第1項所述之等化器,其中所述每組貫孔的數量均為二,該至少兩組貫孔呈兩排的矩陣排布。
- 如申請專利範圍第1項所述之等化器,其中所述均衡模組還包括若干連接片,所述呈矩陣排布的同一排的貫孔藉由所述連接片依次串聯。
- 如申請專利範圍第2項所述之等化器,其中所述接入端的數量設置為二,且均為矩形片體狀。
- 如申請專利範圍第2項所述之等化器,其中所述輸出端的數量設置為二,且均為矩形片體狀。
- 一種等化器,用於補償訊號在傳輸通道中損耗的高頻分量,該等化器包括一電路板以及設置於該電路板上的均衡模組,其改良在於:所述電路板為一多層板,該等化器包括接入端、至少兩組貫孔、至少兩電阻以及一輸出端,所述至少兩組貫孔均貫穿該多層電路板設置,並相互串聯,所述每一電阻連接至一組貫孔的一端,接入端接入待均衡的訊號並依次傳送至輸出端以及所述電阻,所述每一電阻將待傳送的訊號部分傳送至下一電阻,部分則反射並與接入的訊號加和形成一級補償,再藉由輸出端輸出該經過補償的訊號。
- 如申請專利範圍第6項所述之等化器,其中所述接入端的數量設置為二,且均為矩形片體狀。
- 如申請專利範圍第6項所述之等化器,其中所述輸出端的數量設置為二,且均為矩形片體狀。
- 如申請專利範圍第6項所述之等化器,其中所述接入端設置於電路板的表層,並連接至一組貫孔,所述輸出端設置於接入端與電連接至輸入端的第一個電阻之間。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101113679A TW201345209A (zh) | 2012-04-17 | 2012-04-17 | 等化器 |
US13/685,942 US8766740B2 (en) | 2012-04-17 | 2012-11-27 | Equalizer for loss-compensation of high-frequency signals generated in transmission channels |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101113679A TW201345209A (zh) | 2012-04-17 | 2012-04-17 | 等化器 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201345209A true TW201345209A (zh) | 2013-11-01 |
Family
ID=49325043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101113679A TW201345209A (zh) | 2012-04-17 | 2012-04-17 | 等化器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8766740B2 (zh) |
TW (1) | TW201345209A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI685282B (zh) * | 2018-07-17 | 2020-02-11 | 廣達電腦股份有限公司 | 高速電路及低頻減少被動等化器 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI462538B (zh) * | 2012-06-21 | 2014-11-21 | Hon Hai Prec Ind Co Ltd | 等化器 |
TW201417525A (zh) * | 2012-10-31 | 2014-05-01 | Hon Hai Prec Ind Co Ltd | 等化器 |
TW201419800A (zh) * | 2012-11-02 | 2014-05-16 | Hon Hai Prec Ind Co Ltd | 等化器陣列 |
TW201424114A (zh) * | 2012-12-13 | 2014-06-16 | Hon Hai Prec Ind Co Ltd | 等化器 |
TWI469586B (zh) * | 2012-12-13 | 2015-01-11 | Hon Hai Prec Ind Co Ltd | 等化器 |
US9276549B1 (en) * | 2014-09-12 | 2016-03-01 | ScienBiziP Consulting(Shenzhen)Co., Ltd. | Via system of printed circuit board and method of making same |
DE202014008844U1 (de) * | 2014-11-06 | 2014-11-24 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Elektrisches Interface |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012156921A (ja) * | 2011-01-28 | 2012-08-16 | Hitachi Ltd | 伝送回路、プリント回路基板 |
-
2012
- 2012-04-17 TW TW101113679A patent/TW201345209A/zh unknown
- 2012-11-27 US US13/685,942 patent/US8766740B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI685282B (zh) * | 2018-07-17 | 2020-02-11 | 廣達電腦股份有限公司 | 高速電路及低頻減少被動等化器 |
US10667384B2 (en) | 2018-07-17 | 2020-05-26 | Quanta Computer Inc. | Low frequency reduced passive equalizer |
Also Published As
Publication number | Publication date |
---|---|
US8766740B2 (en) | 2014-07-01 |
US20130272363A1 (en) | 2013-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201345209A (zh) | 等化器 | |
Oh et al. | A 12-Gb/s multichannel I/O using MIMO crosstalk cancellation and signal reutilization in 65-nm CMOS | |
Lin et al. | Using stepped-impedance lines for common-mode noise reduction on bended coupled transmission lines | |
TWI528657B (zh) | 用於資料傳輸裝置中之串音最小化之設備及方法 | |
WO2014101782A1 (zh) | 一种模拟线缆自串扰的方法及装置 | |
WO2011076259A1 (en) | Tapped transmission line structure, test board, automated test equipment and method for providing signals to a plurality of devices | |
Aihara et al. | Minimizing differential crosstalk of vias for high-speed data transmission | |
Oh et al. | A 5Gb/s 2× 2 MIMO crosstalk cancellation scheme for high-speed I/Os | |
TWI685282B (zh) | 高速電路及低頻減少被動等化器 | |
TW201417525A (zh) | 等化器 | |
TWI462538B (zh) | 等化器 | |
Shin et al. | On-package continuous-time linear equalizer using embedded passive components | |
US20160349319A1 (en) | Frequency-domain high-speed bus signal integrity compliance model | |
US9118511B1 (en) | Reflective analog finite impulse response filter | |
TWI469586B (zh) | 等化器 | |
Oh et al. | 4× 12 Gb/s 0.96 pJ/b/lane analog-IIR crosstalk cancellation and signal reutilization receiver for single-ended I/Os in 65 nm CMOS | |
TW201419800A (zh) | 等化器陣列 | |
TW201424114A (zh) | 等化器 | |
Zhang et al. | A hybrid stack-up of printed circuit board for high-speed networking systems | |
CN103516311B (zh) | 均衡器 | |
Lee et al. | Multi-slot main memory system for post DDR3 | |
CN103379062A (zh) | 均衡器 | |
Beyene et al. | Performance analysis of multi-gigahertz parallel bus with transmit pre-emphasis equalization | |
Kogo et al. | Power, signal integrity for 25-Gbps, 40-dB compensation signal conditioner for backplane architecture | |
Warnakulasuriyarachchi | Design and simulation of a PCI Express Gen 3.0 communication channel |