CN109344479B - 优化bga区信号线阻抗的方法、装置、设备及存储介质 - Google Patents
优化bga区信号线阻抗的方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN109344479B CN109344479B CN201811102071.7A CN201811102071A CN109344479B CN 109344479 B CN109344479 B CN 109344479B CN 201811102071 A CN201811102071 A CN 201811102071A CN 109344479 B CN109344479 B CN 109344479B
- Authority
- CN
- China
- Prior art keywords
- impedance
- bga
- bga area
- dielectric constant
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004590 computer program Methods 0.000 claims description 14
- 230000000694 effects Effects 0.000 abstract description 5
- 239000003989 dielectric material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Insulated Conductors (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明公开了一种优化BGA区信号线阻抗的方法,只需调节BGA区介质层的介电常数来进一步调节BGA区的阻抗,不必增大BGA区信号线的线宽和线间距,也就避免了由于调节BGA区线宽和线间距的局限性而不能保证BGA区与非BGA区阻抗不连续的情况发生。保证了BGA区的阻抗和其他非BGA区的阻抗的连续性。此外,本发明还公开了一种优化BGA区信号线阻抗的装置、设备及存储介质,效果如上。
Description
技术领域
本发明涉及服务器技术领域,特别涉及一种优化BGA区信号线阻抗的方法、装置及存储介质。
背景技术
在服务器系统高速信号链路设计过程中,链路阻抗的优化设计非常重要,若链路阻抗连续性较差,会引起信号反射、增加链路损耗,进而影响信号的传输质量。
在服务器系统的高速信号链路中,芯片下方的BGA区走线是影响整个链路的阻抗连续性的重要因素,保证BGA区的阻抗和其他非BGA区的阻抗的连续性是保证链路整体阻抗连续性的重要因素。BGA区包括上下两个介质层和信号线。目前,为了保证BGA区的信号线的阻抗和其他正常区的信号线的阻抗的连续性,是尽量增大BGA区的信号线的线间距和线宽,从而降低BGA区和其他非BGA区的线间距和线宽的差距,进一步降低BGA区的阻抗以保证BGA区和其他非BGA区的阻抗的连续性。但是由于BGA区的布线空间非常有限,增大BGA区的线间距和线宽具有很大的局限性,很难保证BGA区的阻抗和其他非BGA区的阻抗的连续性。
因此,如何保证BGA区的阻抗和其他非BGA区的阻抗的连续性是本领域技术人员需要解决的问题。
发明内容
本发明的目的在于提供一种优化BGA区信号线阻抗的方法、装置、设备及存储介质,保证了BGA区和其他非BGA区的阻抗的连续性。
为实现上述目的,本发明实施例提供了如下技术方案:
第一,本发明实施例提供了一种优化BGA区信号线阻抗的方法,包括:
确定BGA区信号线的走线信息和与非BGA区对应的标准阻抗;
依据所述走线信息调节所述BGA区介质层的介电常数,以使所述BGA区的阻抗处于与所述标准阻抗对应的标准范围;
将处于所述标准范围的介电常数作为目标介电常数,并确定与所述目标介电常数对应的介质为所述BGA区介质层的目标介质,以使所述BGA区的阻抗与所述标准阻抗相连续。
优选的,所述走线信息包括BGA区的线宽和线间距,对应的,所述依据所述走线信息调节所述BGA区介质层的介电常数包括:
保持所述线宽和所述线间距不变,调节所述BGA区的第一介质层的第一介电常数。
优选的,所述走线信息包括BGA区的线宽和线间距,对应的,所述依据所述走线信息调节所述BGA区介质层的介电常数包括:
保持所述线宽和所述线间距不变,调节所述BGA区的第二介质层的介质的介电常数。
优选的,所述依据所述走线信息调节所述BGA区介质层的介质的介电常数还包括:
保持所述线宽和所述线间距不变,同时调节所述BGA区的第一介质层和第二介质层的第二介电常数。
优选的,若所述BGA区的阻抗处于与所述标准阻抗对应的标准范围,还包括:
判断所述BGA区的阻抗与所述标准阻抗的差值是否满足预设要求;
若否,则进入依据所述走线信息调节所述BGA区介质层的介质的介电常数的步骤;
若是,则进入将处于所述标准范围的介电常数作为目标介电常数,并确定与所述目标介电常数对应的介质为所述BGA区的目标介质的步骤。
第二,本发明实施例提供了一种优化BGA区信号线阻抗的装置,包括:
第一确定模块,用于确定BGA区信号线的走线信息和与非BGA区对应的标准阻抗;
调节模块,用于依据所述走线信息调节所述BGA区介质层的介质的介电常数,以使所述BGA区的阻抗处于与所述标准阻抗对应的标准范围;
第二确定模块,用于将处于所述标准范围的介电常数作为目标介电常数,并确定与所述目标介电常数对应的介质为所述BGA区的目标介质,以使所述BGA区的阻抗与所述标准阻抗相连续。
优选的,所述走线信息包括BGA区的线宽和线间距,对应的,所述调节模块包括:
保持所述线宽和所述线间距不变,调节所述BGA区的第一介质层的第一介电常数。
优选的,还包括:
判断模块,用于判断BGA区的阻抗与标准阻抗的差值是否满足要求,若是,则进入所述第二确定模块,若否,则进入所述调节模块。
第三,本发明实施例提供了一种优化BGA区信号线阻抗的设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述存储器中存储的计算机程序以实现以上任一种提到的优化BGA区信号线阻抗的方法的步骤。
最后,本发明实施例公开了一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如上任一种所述的优化BGA区信号线阻抗的方法的步骤。
可见,本发明实施例公开的一种优化BGA区信号线阻抗的方法,首先确定BGA区信号线的走线信息和与非BGA区对应的标准阻抗,然后依据走线信息调节BGA区介质层的介电常数,以使BGA区的阻抗处于与标准阻抗对应的标准范围,最后将处于标准范围的介电常数作为目标介电常数,并确定与目标介电常数对应的介质作为BGA区介质层的目标介质,以使BGA区的阻抗与标准阻抗相连续。因此,采用本方案,只需调节BGA区介质层的介电常数来进一步调节BGA区的阻抗,不必增大BGA区信号线的线宽和线间距,也就避免了由于调节BGA区线宽和线间距的局限性而不能保证BGA区与非BGA区阻抗不连续的情况发生。保证了BGA区的阻抗和其他非BGA区的阻抗的连续性。此外,本发明实施例还公开了一种优化BGA区信号线阻抗的装置、设备及存储介质,效果如上。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例公开的一种优化BGA区信号线阻抗的方法流程示意图;
图2为本发明实施例公开的一种优化BGA区信号线阻抗的装置结构示意图;
图3为本发明实施例公开的一种优化BGA区信号线阻抗的设备结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例公开了一种优化BGA区信号线阻抗的方法、装置、设备及存储介质,保证了BGA区和其他非BGA区的阻抗的连续性。
请参见图1,图1为本发明实施例公开的一种优化BGA区信号线阻抗的方法流程示意图,该方法包括:
S101、确定BGA区信号线的走线信息和与非BGA区对应的标准阻抗。
具体的,本实施例中,BGA区的概念可以参见现有技术,本发明实施例中的BGA区的信号线的阻抗与非BGA区的信号线的阻抗不连续。本发明实施例中的BGA区信号线的走线信息包括线宽和线间距,对于BGA区信号线的线间距包括差分对内线间距和差分对间线间距,其中,对内线间距指的是一对信号线之间的间距,差分对间线间距指的是不同对信号线之间的距离,差分对内线间距和差分对间线间距的概念也可以参见现有技术,本发明实施例在此不再详细赘述。芯片的BGA区包括信号线和BGA区的上下两层的介质层,对于上层介质层和下层介质层,都可以对应有介质层厚度和不同的介质材料,BGA区的信号线对应有线宽和线间距,因此,BGA区的信号线的阻抗由BGA区的信号线的线宽和线间距以及BGA区的介质层决定。本发明实施例中的BGA区的走线信息即满足BGA区功能正常实现的布线结构(线宽和线间距能满足BGA区功能的正常实现),非BGA区的标准阻抗指的是非BGA区中信号线的阻抗。本发明实施例中的BGA区信号线的走线信息(线宽和线间距)对应的阻抗与非BGA区的标准阻抗之间是不连续的,因此,针对本实施例中BGA区信号线的阻抗与非BGA区信号线的标准阻抗不连续的问题提出以下实施例中的技术方案。
S102、依据走线信息调节BGA区介质层的介电常数,以使BGA区的阻抗处于与标准阻抗对应的标准范围。
具体的,本实施例中,对于不同的BGA区介质层的介电常数具有不同阻抗,BGA区的介质层一般可以分为信号线的上下两层介质层,根据实际情况,BGA区的介质层也可以为更多层,本发明实施例中优选为两层介质层,在本发明实施例中以第一介质层和第二介质层加以区分,对于第一介质层和第二介质层可以是采用相同的介质材料,第一介质层和第二介质层也可以采用不同的介质材料,当第一介质层和第二介质层采用不同的介质材料时,第一介质层和第二介质层的介电常数也对应不同。下面对本发明实施例提供的技术方案的进行详细的说明,首先在确定一种拓扑结构后,对应便确定了BGA区的走线信息(线间距和线宽)、介电常数和非BGA区的标准阻抗,对于该拓扑结构的走线信息对应有BGA区的阻抗,因此,在保证BGA区的走线信息不变的情况下,调节BGA区的介质层的介电常数,从而找到某一介电常数下BGA区的阻抗与非BGA区的标准阻抗的平衡点,当某一介电常数下的信号线的阻抗与标准阻抗的差距较小时,此时的介电常数则为满足BGA区阻抗和非BGA区的标准阻抗相连续的目标介电常数,针对此目标介电常数选定对应的介质材料,使得BGA区的阻抗与非BGA区的标准阻抗相连续。
进一步,BGA区的阻抗处于与标准阻抗对应的标准范围为:在标准阻抗的误差允许范围内波动的阻抗均为本发明实施例中的标准范围。例如,标准阻抗为85ohm,将84ohm至86ohm的范围作为本发明实施例中的标准范围,当某一介电常数下,对应的BGA区的阻抗处于84ohm至86ohm的范围,则此时的介电常数为目标介电常数。选用具有该目标介电常数的介质材料作为BGA区的介质从而使得BGA区的阻抗与标准阻抗相连续。
其中,由于BGA区介质层一般具有两层,本发明实施例中称为第一介质层和第二介质层。为了使得BGA介质层的介电常数的调节过程简单,基于上述实施例,作为优选的实施例,走线信息包括BGA区的线宽和线间距,对应的依据走线信息调节BGA区介质层的介电常数包括:
保持线宽和线间距不变,调节BGA区的第一介质层的第一介电常数。或者保持线宽和线间距不变,调节BGA区的第二介质层的第二介电常数。
另一方面,考虑到对BGA区介质层的介电常数进行调节的时效性,作为优选的实施例,保持线宽和线间距不变,同时调节BGA区的第一介质层和第二介质层的第二介电常数。
S103、将处于标准范围的介电常数作为目标介电常数,并确定与目标介电常数对应的介质作为BGA区介质层的目标介质,以使BGA区的阻抗与标准阻抗相连续。
具体的,本实施例中,当确定某一介电常数下的BGA区的阻抗处于与标准阻抗对应的标准范围后,此时将该介电常数作为最终的满足要求的目标介电常数,然后选定该目标介电常数对应的介质为BGA区介质层的目标介质,如此,BGA区的阻抗与非BGA区的标准阻抗即相一致(连续)。
可见,本发明实施例公开的一种优化BGA区信号线阻抗的方法,首先确定BGA区信号线的走线信息和与非BGA区对应的标准阻抗,然后依据走线信息调节BGA区介质层的介电常数,以使BGA区的阻抗处于与标准阻抗对应的标准范围,最后将处于标准范围的介电常数作为目标介电常数,并确定与目标介电常数对应的介质作为BGA区介质层的目标介质,以使BGA区的阻抗与标准阻抗相连续。因此,采用本方案,只需调节BGA区介质层的介电常数来进一步调节BGA区的阻抗,不必增大BGA区信号线的线宽和线间距,也就避免了由于调节BGA区线宽和线间距的局限性而不能保证BGA区与非BGA区阻抗不连续的情况发生。保证了BGA区的阻抗和其他非BGA区的阻抗的连续性。
当BGA区的阻抗处于与标准阻抗对应的标准范围时,为了进一步提高BGA区的阻抗与标准阻抗的高度连续性,可以再对处于标准范围内的BGA区的阻抗进行进一步的筛选,基于上述实施例,作为优选的实施例,若BGA区的阻抗处于与标准阻抗对应的标准范围,还包括:
判断BGA区的阻抗与标准阻抗的差值是否满足预设要求。
若否,则进入步骤S102。
若是,则进入步骤S103。
具体的,本实施例中,预设要求为BGA阻抗与标准阻抗的连续性要求,即BGA阻抗与标准阻抗之间的差距大小。
下面对本发明实施例公开的一种优化BGA区信号线阻抗的装置进行介绍,请参见图2,图2为本发明实施例公开的一种优化BGA区信号线阻抗的装置结构示意图,该装置包括:
第一确定模块201,用于确定BGA区信号线的走线信息和与非BGA区对应的标准阻抗;
调节模块202,用于依据所述走线信息调节所述BGA区介质层的介质的介电常数,以使所述BGA区的阻抗处于与所述标准阻抗对应的标准范围;
第二确定模块203,用于将处于所述标准范围的介电常数作为目标介电常数,并确定与所述目标介电常数对应的介质为所述BGA区的目标介质,以使所述BGA区的阻抗与所述标准阻抗相连续。
基于上述实施例,作为优选的实施例,调节模块202包括:
调节单元,用于保持线宽和线间距不变,调节BGA区的第一介质层的第一介电常数。
基于以上实施例,作为优选的实施例,还包括:
判断模块,用于判断BGA区的阻抗与标准阻抗的差值是否满足要求,若是,则进入第二确定模块203,若否,则进入调节模块202。
可见,本发明实施例公开的一种优化BGA区信号线阻抗的装置,首先确定BGA区信号线的走线信息和与非BGA区对应的标准阻抗,然后依据走线信息调节BGA区介质层的介电常数,以使BGA区的阻抗处于与标准阻抗对应的标准范围,最后将处于标准范围的介电常数作为目标介电常数,并确定与目标介电常数对应的介质作为BGA区介质层的目标介质,以使BGA区的阻抗与标准阻抗相连续。因此,采用本方案,只需调节BGA区介质层的介电常数来进一步调节BGA区的阻抗,不必增大BGA区信号线的线宽和线间距,也就避免了由于调节BGA区线宽和线间距的局限性而不能保证BGA区与非BGA区阻抗不连续的情况发生。保证了BGA区的阻抗和其他非BGA区的阻抗的连续性。
此外,本发明实施例还公开了一种优化BGA区信号线阻抗的设备,请参见图3,图3为本发明实施例公开的一种优化BGA区信号线阻抗的设备结构示意图,该设备包括:
存储器301,用于存储计算机程序;
处理器302,用于执行所述存储器中存储的计算机程序以实现以上任一实施例提到的优化BGA区信号线阻抗的方法的步骤。
可见,本发明实施例公开的一种优化BGA区信号线阻抗的设备,由于可以通过处理器调用存储器存储的计算机程序,实现如上述任一实施例提供的优化BGA区信号线阻抗的方法的步骤,所以本存储器具有同上述优化BGA区信号线阻抗的方法同样的实际效果。
为了更好地理解本方案,本发明实施例提供的一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如上任一实施例提到的优化BGA区信号线阻抗的方法的步骤。
本实施例提供的计算机可读存储介质,由于可以通过处理器调用计算机可读存储介质存储的计算机程序,实现如上述任一实施例提供的优化BGA区信号线阻抗的方法的步骤,所以本计算机可读存储介质具有同上述优化BGA区信号线阻抗的方法同样的实际效果。
为了更好的说明本发明提供的技术方案的效果,将应用本发明的技术方案得到的BGA区的信号线的阻抗与原始BGA区的信号线的阻抗进行对比说明。
在原始的BGA区设计叠层中,BGA区走线的介质层的第一介质层的介电常数为3.46和3.51,BGA区信号线的线宽为3.5mil,BGA区的差分对内线间距为4mil,差分对间线间距为17mil,此时BGA区的差分阻抗为90ohm,对于非BGA区的差分阻抗为85ohm,BGA区走线长度L1为2inch,表层非BGA区走线为5inch。显而易见,原始设计叠层中,BGA区的差分阻抗与非BGA区的差分阻抗相差较大(即不连续),应用本发明实施例提供的技术方案后,对BGA区介质层的介电常数进行调节,从而找到一个较优的介电常数,使得该介电常数下,BGA区的差分阻抗与非BGA区的差分阻抗相连续。在对介质层的介电常数进行改进优化后,得到介质层优化后介电常数为4,对应的BGA区的差分阻抗为85.01ohm。为了更好地对原始BGA区和应用本发明实施例提供的技术方案改进后的BGA区进行对比,请参见表1,表1为本发明实施例提供的一种原始BGA区各参数和改进后的BGA区各参数的对比表。
表1 BGA区各参数改进前后对比表
如上表所示,对于BGA区,保持初始BGA区的厚度、线宽以及线间距不变,调节BGA区的介电常数,使得BGA区的阻抗接近非BGA区的差分阻抗,显而易见,当BGA区的介电常数为4时,BGA区的差分阻抗为85.01ohm,和非BGA区的差分阻抗85ohm最为接近,此时,则将介电常数4作为目标介电常数,并选取介电常数为4的介电材料作为BGA区的介质。例如,将介电常数为4的IT170GRA1介质材料的BGA区的介质材料。使得采用该介质材料构成的BGA区和非BGA区的阻抗相连续。
以上对本申请所提供的一种优化BGA区信号线阻抗的方法、装置、设备及存储介质进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
Claims (10)
1.一种优化BGA区信号线阻抗的方法,其特征在于,包括:
确定BGA区信号线的走线信息和与非BGA区对应的标准阻抗;
依据所述走线信息调节所述BGA区介质层的介电常数,以使所述BGA区的阻抗处于与所述标准阻抗对应的标准范围;
将处于所述标准范围的介电常数作为目标介电常数,并确定与所述目标介电常数对应的介质为所述BGA区介质层的目标介质,以使所述BGA区的阻抗与所述标准阻抗相连续;
所述依据所述走线信息调节所述BGA区介质层的介电常数,以使所述BGA区的阻抗处于与所述标准阻抗对应的标准范围具体为:
在保证线宽和线间距不变的基础上,调节所述BGA区介质层的介电常数,以使所述BGA区的阻抗处于与所述标准阻抗对应的标准范围;
其中,所述走线信息包括BGA区的所述线宽和所述线间距。
2.根据权利要求1所述的优化BGA区信号线阻抗的方法,其特征在于,所述走线信息包括BGA区的线宽和线间距,对应的,所述依据所述走线信息调节所述BGA区介质层的介电常数包括:
保持所述线宽和所述线间距不变,调节所述BGA区的第一介质层的第一介电常数。
3.根据权利要求1所述的优化BGA区信号线阻抗的方法,其特征在于,所述走线信息包括BGA区的线宽和线间距,对应的,所述依据所述走线信息调节所述BGA区介质层的介电常数包括:
保持所述线宽和所述线间距不变,调节所述BGA区的第二介质层的介质的介电常数。
4.根据权利要求2或3所述的优化BGA区信号线阻抗的方法,其特征在于,所述依据所述走线信息调节所述BGA区介质层的介质的介电常数还包括:
保持所述线宽和所述线间距不变,同时调节所述BGA区的第一介质层和第二介质层的第二介电常数。
5.根据权利要求1所述的优化BGA区信号线阻抗的方法,其特征在于,若所述BGA区的阻抗处于与所述标准阻抗对应的标准范围,还包括:
判断所述BGA区的阻抗与所述标准阻抗的差值是否满足预设要求;
若否,则进入依据所述走线信息调节所述BGA区介质层的介质的介电常数的步骤;
若是,则进入将处于所述标准范围的介电常数作为目标介电常数,并确定与所述目标介电常数对应的介质为所述BGA区的目标介质的步骤。
6.一种优化BGA区信号线阻抗的装置,其特征在于,包括:
第一确定模块,用于确定BGA区信号线的走线信息和与非BGA区对应的标准阻抗;
调节模块,用于依据所述走线信息调节所述BGA区介质层的介质的介电常数,以使所述BGA区的阻抗处于与所述标准阻抗对应的标准范围;
第二确定模块,用于将处于所述标准范围的介电常数作为目标介电常数,并确定与所述目标介电常数对应的介质为所述BGA区的目标介质,以使所述BGA区的阻抗与所述标准阻抗相连续;
所述调节模块具体用于:
在保证线宽和线间距不变的基础上,调节所述BGA区介质层的介电常数,以使所述BGA区的阻抗处于与所述标准阻抗对应的标准范围;
其中,所述走线信息包括BGA区的所述线宽和所述线间距。
7.根据权利要求6所述的优化BGA区信号线阻抗的装置,其特征在于,所述走线信息包括BGA区的线宽和线间距,对应的,所述调节模块包括:
保持所述线宽和所述线间距不变,调节所述BGA区的第一介质层的第一介电常数。
8.根据权利要求6所述的优化BGA区信号线阻抗的装置,其特征在于,还包括:
判断模块,用于判断BGA区的阻抗与标准阻抗的差值是否满足要求,若是,则进入所述第二确定模块,若否,则进入所述调节模块。
9.一种优化BGA区信号线阻抗的设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述存储器中存储的计算机程序以实现如权利要求1-5任一项所述的优化BGA区信号线阻抗方法的步骤。
10.一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,其特征在于,所述计算机程序被处理器执行以实现如权利要求1-5任一项所述的优化BGA区信号线阻抗方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811102071.7A CN109344479B (zh) | 2018-09-20 | 2018-09-20 | 优化bga区信号线阻抗的方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811102071.7A CN109344479B (zh) | 2018-09-20 | 2018-09-20 | 优化bga区信号线阻抗的方法、装置、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109344479A CN109344479A (zh) | 2019-02-15 |
CN109344479B true CN109344479B (zh) | 2021-10-29 |
Family
ID=65305891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811102071.7A Active CN109344479B (zh) | 2018-09-20 | 2018-09-20 | 优化bga区信号线阻抗的方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109344479B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109918330A (zh) * | 2019-04-10 | 2019-06-21 | 苏州浪潮智能科技有限公司 | 一种sata链路阻抗优化设计方法 |
CN110290637B (zh) * | 2019-07-30 | 2021-02-02 | 广东浪潮大数据研究有限公司 | 一种降低pcb板信号串扰的方法、系统及相关组件 |
CN113392613B (zh) * | 2020-03-13 | 2023-07-21 | 浙江宇视科技有限公司 | 一种电路板布线方法、系统及装置 |
CN114727477B (zh) * | 2022-04-22 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 一种优化高速时钟链路阻抗的pcb板 |
CN116029251B (zh) * | 2023-03-23 | 2023-07-07 | 青岛青软晶尊微电子科技有限公司 | 基于电路性能均衡化的电路布线优化方法及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004200452A (ja) * | 2002-12-19 | 2004-07-15 | Toppan Printing Co Ltd | Bga基板 |
CN102549739A (zh) * | 2009-10-13 | 2012-07-04 | 阿尔特拉公司 | 具有非均匀介电层厚度的ic封装 |
CN104470212A (zh) * | 2013-09-25 | 2015-03-25 | 珠海方正科技高密电子有限公司 | 一种电路板阻抗线补偿方法及装置 |
CN104582290A (zh) * | 2015-01-30 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种高速线阻抗连续性的实现方法 |
CN105407627A (zh) * | 2015-12-04 | 2016-03-16 | 广州兴森快捷电路科技有限公司 | 高速印刷电路板及其差分布线方法 |
CN105810602A (zh) * | 2016-04-28 | 2016-07-27 | 浪潮(北京)电子信息产业有限公司 | 一种保持bga封装内部布线阻抗连续的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666544B2 (en) * | 2015-06-02 | 2017-05-30 | Sarcina Technology LLC | Package substrate differential impedance optimization for 25 GBPS and beyond |
-
2018
- 2018-09-20 CN CN201811102071.7A patent/CN109344479B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004200452A (ja) * | 2002-12-19 | 2004-07-15 | Toppan Printing Co Ltd | Bga基板 |
CN102549739A (zh) * | 2009-10-13 | 2012-07-04 | 阿尔特拉公司 | 具有非均匀介电层厚度的ic封装 |
CN104470212A (zh) * | 2013-09-25 | 2015-03-25 | 珠海方正科技高密电子有限公司 | 一种电路板阻抗线补偿方法及装置 |
CN104582290A (zh) * | 2015-01-30 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种高速线阻抗连续性的实现方法 |
CN105407627A (zh) * | 2015-12-04 | 2016-03-16 | 广州兴森快捷电路科技有限公司 | 高速印刷电路板及其差分布线方法 |
CN105810602A (zh) * | 2016-04-28 | 2016-07-27 | 浪潮(北京)电子信息产业有限公司 | 一种保持bga封装内部布线阻抗连续的方法 |
Non-Patent Citations (2)
Title |
---|
Electrical analysis and design of differential pairs used in high-speed flip-chip BGA packages;Weiliang Yuan等;《2006 17th International Zurich Symposium on Electromagnetic Compatibility》;20060515;578-581 * |
MPC8379E与 DDR2之间的PCB布线及仿真设计;程增艳 等;《电子设计工程》;20130228;187-193 * |
Also Published As
Publication number | Publication date |
---|---|
CN109344479A (zh) | 2019-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109344479B (zh) | 优化bga区信号线阻抗的方法、装置、设备及存储介质 | |
US10433422B2 (en) | High-speed printed circuit board and differential wiring method thereof | |
US10375820B2 (en) | Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures | |
US7205668B2 (en) | Multi-layer printed circuit board wiring layout | |
US8344821B2 (en) | Differential transmission line printed circuit board layout based on eye diagram parameters | |
CN108055760B (zh) | 一种差分对等长补偿阻抗匹配方法 | |
CN110290637B (zh) | 一种降低pcb板信号串扰的方法、系统及相关组件 | |
US10057975B2 (en) | Electronic assemblies and method for manufacturing the same | |
CN111447732A (zh) | 一种pcb差分对走线的阻抗匹配方法 | |
US20090199149A1 (en) | Methods and apparatus for layout of multi-layer circuit substrates | |
US9936572B2 (en) | Differential trace pair system | |
CN110276151B (zh) | 一种内存区域走线的方法、系统、设备及可读存储介质 | |
CN114357932B (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
CN108990315B (zh) | 一种差分过孔阻抗控制方法 | |
CN112135414A (zh) | 一种印刷电路板及其挖空区布线调整方法、装置及设备 | |
CN106358364B (zh) | 一种印刷电路板及Fanout布线方法 | |
CN115496026A (zh) | 差分对的等时控制方法、装置、设备及存储介质 | |
CN111832247A (zh) | 一种基于bp神经网络的过孔反焊盘尺寸确定方法、装置 | |
CN113939091B (zh) | 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板 | |
CN112512209B (zh) | 一种优化电容阻抗的pcb板及包括其的服务器 | |
CN112004307A (zh) | 一种差分线布线结构及差分线布线结构生成方法 | |
TWI310668B (en) | Method for matching impedance between difference vias and transmission lines | |
CN109121325B (zh) | 多层电路板、制造方法及计算机可读存储介质 | |
US20200253036A1 (en) | High speed serial link intra pair skew correction | |
CN114024177B (zh) | 一种夹板连接器阻抗优化的方法、系统、设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |