CN112004307A - 一种差分线布线结构及差分线布线结构生成方法 - Google Patents

一种差分线布线结构及差分线布线结构生成方法 Download PDF

Info

Publication number
CN112004307A
CN112004307A CN202010751184.0A CN202010751184A CN112004307A CN 112004307 A CN112004307 A CN 112004307A CN 202010751184 A CN202010751184 A CN 202010751184A CN 112004307 A CN112004307 A CN 112004307A
Authority
CN
China
Prior art keywords
differential
line
wiring structure
connector
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010751184.0A
Other languages
English (en)
Inventor
梁磊
秦清松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Inspur Data Technology Co Ltd
Original Assignee
Beijing Inspur Data Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Inspur Data Technology Co Ltd filed Critical Beijing Inspur Data Technology Co Ltd
Priority to CN202010751184.0A priority Critical patent/CN112004307A/zh
Publication of CN112004307A publication Critical patent/CN112004307A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structure Of Printed Boards (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明公开了一种差分线布线结构，所述差分线布线结构包括两条平行分布的差分线；每个差分线上与连接器反焊盘对应部位开设有用于避让所述连接器反焊盘的避让槽。可以看出，该差分线布线结构中的差分线设置有避让槽，该避让槽设置在差分线与连接器反焊盘相近的部分，从而通过该避让槽避让连接器反焊盘，避免差分线距离过孔太近造成串扰增加，同时避免差分线跨越连接器反焊盘造成阻抗不连续，从而提高信号的传输质量，提升产品的可靠性；本发明还公开了一种连接器区域的差分线布线结构生成方法，同样能实现上述技术效果。

Description

一种差分线布线结构及差分线布线结构生成方法
技术领域
本发明涉及差分布线技术领域，更具体地说，涉及一种差分线布线结构及差分线布线结构生成方法。
背景技术
随着存储服务器高速高密需求的增加，PCB(Printed Circuit Board，印制电路板)上经常用到高速连接器及差分线，但是，目前高速连接器的体积小密度大，压缩了差分线的走线空间，对差分线的阻抗控制提出了挑战；参见图1，为现有方案中一种典型的连接器局部区域差分线布线图；通过图1可以看出，为保证阻抗设计要求，需设置差分线的宽为W，线距为P；同时，连接器差分过孔的antipad(反焊盘)区域进行椭圆挖空；由于连接器区域的空间限制，当差分线从正常布线区域进入到连接器区域时，会因为差分线距离过孔太近会造成串扰增加，同时差分线会跨越椭圆挖空区域造成阻抗不连续的现象出现。
发明内容
本发明的目的在于提供一种差分线布线结构及差分线布线结构生成方法，以保证差分线阻抗连续的同时，避免产生串扰，避免差分线跨越反焊盘。
为实现上述目的，本发明提供一种差分线布线结构，所述差分线布线结构包括两条平行分布的差分线；每个差分线上与连接器反焊盘对应部位开设有用于避让所述连接器反焊盘的避让槽。
其中，所述差分线位于连接器区域内的线宽均与所述避让槽的线宽相同。
其中，所述差分线位于连接器区域内的线距与当前线宽的阻抗值相匹配。
其中，所述差分线上与连接器反焊盘两端对应部位设置有阻抗补偿区域。
其中，所述阻抗补偿区域为等腰梯形。
其中，所述阻抗补偿区域为半圆形。
为实现上述目的，本发明进一步提供一种连接器区域的差分线布线结构生成方法，包括：
确定满足差分线阻抗要求的原线宽和原线距；
确定连接器区域中差分线允许的最大走线距离；
利用阻抗计算参数及阻抗计算工具对所述原线宽和原线距进行调整，生成目标线宽和目标线距；其中，所述阻抗计算参数包括所述最大走线距离、所述原线宽和所述原线距；
根据所述目标线宽和目标线距在差分线上确定避让槽，生成差分线布线结构；所述避让槽设置在差分线与连接器反焊盘的对应部位，用于避让所述连接器反焊盘。
其中，所述确定所述连接器区域中差分线允许的最大走线距离，包括：
根据所述连接器区域中位于差分线两侧的过孔间距确定连接器的反焊盘间距；利用所述反焊盘间距确定所述连接器区域中差分线允许的最大走线距离。
其中，生成差分线布线结构之后，还包括：
在所述差分线布线结构中设置阻抗补偿区域，所述阻抗补偿区域设置在所述差分线与连接器反焊盘两端对应的部位。
其中，在所述差分线布线结构中设置阻抗补偿区域之后，还包括：
测量当前差分线布线结构的差分阻抗；
若所述差分阻抗在预定的波动范围内，则将当前差分线布线结构作为最终的差分线布线结构；否则，重新对所述目标线宽、所述目标线距和所述阻抗补偿区域中的至少一者进行调整，直至调整后的差分线布线结构的差分阻抗在预定的波动范围内。
通过以上方案可知，本发明实施例提供的一种差分线布线结构，所述差分线布线结构包括两条平行分布的差分线；每个差分线上与连接器反焊盘对应部位开设有用于避让所述连接器反焊盘的避让槽。可以看出，该差分线布线结构中的差分线设置有避让槽，该避让槽设置在差分线与连接器反焊盘相近的部分，从而通过该避让槽避让连接器反焊盘，避免差分线距离过孔太近造成串扰增加，同时避免差分线跨越连接器反焊盘造成阻抗不连续，从而提高信号的传输质量，提升产品的可靠性；本发明还公开了一种连接器区域的差分线布线结构生成方法，同样能实现上述技术效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有方案中的一种典型的连接器局部区域差分线布线图；
图2为本发明实施例公开的一种差分线布线结构示意图；
图3为本发明实施例公开的一种差分线布线结构整体示意图；
图4为本发明实施例公开的另一种差分线布线结构整体示意图。
图5为本发明实施例公开的一种连接器区域的差分线布线结构生成方法示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种差分线布线结构及差分线布线结构生成方法，以保证差分线阻抗连续的同时，避免产生串扰，避免差分线跨越反焊盘。
参见图2，本发明实施例提供的一种差分线布线结构，该差分线布线结构包括两条平行分布的差分线1；每个差分线1上与连接器反焊盘对应部位开设有用于避让所述连接器反焊盘的避让槽2。
具体来说，本申请中的差分布线结构中的差分线上设置有避让槽，该避让槽的作用就是增大差分线与过孔和连接器反焊盘的距离，避免距离过孔太近增加串扰，避免距离连接器反焊盘太近，出现差分线跨越连接器反焊盘的显现出现，从而造成阻抗不连续。也就是说，设置避让槽出的差分线的线宽要小于原线宽，在调整线宽时，可根据polorsi9000阻抗计算工具计算得出尽量接近阻抗设计要求的线宽。参见图3，为本发明实施例提供的一种差分线布线结构整体示意图，原线宽为W，原线距为P，并且本申请保持其他部分的线宽和线距不变，将跨越antipad的差分线宽度由W变成w，从而在两根差分线对应反焊盘的位置生成避让槽，该方式虽然会造成局部w部分的阻抗升高，但对于优化跨分割和串扰同样效果很好。
基于上述实施例，在本实施例中，该差分线位于连接器区域内的线宽均与避让槽的线宽相同，该差分线位于连接器区域内的线距与当前线宽的阻抗值相匹配，该差分线上与连接器反焊盘两端对应部位设置有阻抗补偿区域。
具体来说，若避让槽过大，会导致变更的线宽w过小，从而导致局部阻抗值过高的问题，因此在本申请中，在生成避让槽后，可将连接器区域内的差分线的线宽均设置为与避让槽的线宽相同，并同时调整差分线的线距，参见图4，为本发明实施例提供的另一种差分线布线结构整体示意图，可以看出，在本实施例中将差分线的线宽由W减小至避让槽的线宽w，并将间距由P减小至p，具体来说，本申请根据polorsi9000阻抗计算工具，计算得出尽量接近阻抗设计要求的w和p值，因此，该p值与当前线宽w阻抗值相匹配。同时，本申请在椭圆形挖空部位与差分线的夹角区域，增加阻抗补偿区域，该区域可为等腰梯形或者半圆形的图形，以补偿因线宽变细造成的阻抗不连续。
下面对本发明实施例提供的差分线布线结构生成方法进行介绍，下文描述的差分线布线结构生成方法与上文描述的差分线布线结构可以相互参照。
参见图5，本发明实施例提供的一种连接器区域的差分线布线结构生成方法，包括：
S101、确定满足差分线阻抗要求的原线宽和原线距；
S102、确定连接器区域中差分线允许的最大走线距离；
其中，所述确定所述连接器区域中差分线允许的最大走线距离，包括：根据所述连接器区域中位于差分线两侧的过孔间距确定连接器的反焊盘间距；利用所述反焊盘间距确定所述连接器区域中差分线允许的最大走线距离。
具体来说，在生成连接器区域的差分线布线结构时，首先可定义满足差分线阻抗要求的原线宽W、原线距P。进一步，本申请还需要确定该连接器区域中差分线允许的最大走线距离，在确定该距离时，首先需要根据连接器过孔间距、位置等信息确定antipad的间距，然后根据antipad的间距确定差分线允许的最大走线空间S，该空间S具体可以为差分线允许的最大走线距离，该最大走线距离可以设置为antipad的间距，并要求2*w+p<S。
S103、利用阻抗计算参数及阻抗计算工具对原线宽和原线距进行调整，生成目标线宽和目标线距；该阻抗计算参数至少包括最大走线距离、原线宽和原线距；
在本申请中，需要运用polarsi9000调整w和p，使得计算所得差分阻抗尽量接近设计要求，该w即为目标线宽，p即为目标线距。具体来说，该阻抗计算参数包括：原线宽、原线距、PCB材料、传导率等信息，以便利用阻抗计算工具根据输入的各项参数调整线宽和线距。
S104、根据目标线宽和目标线距在差分线上确定避让槽，生成差分线布线结构，该避让槽设置在差分线与连接器反焊盘的对应部位，用于避让连接器反焊盘。
其中，本申请生成差分线布线结构之后，还包括：在差分线布线结构中设置阻抗补偿区域，该阻抗补偿区域设置在差分线与连接器反焊盘两端对应的部位。具体来说，本申请在设置避让槽后，还可以在antipad和差分线的夹脚部分添加阻抗补偿图形，使得阻抗进一步接近设计要求。
并且，本申请在差分线布线结构中设置阻抗补偿区域之后，还需要测量当前差分线布线结构的差分阻抗；若差分阻抗在预定的波动范围内，则将当前差分线布线结构作为最终的差分线布线结构；否则，重新对目标线宽、目标线距和阻抗补偿区域中的至少一者进行调整，直至调整后的差分线布线结构的差分阻抗在预定的波动范围内。如：按照上述设计制作测试板后，使用阻抗分析仪测量差分阻抗，如果阻抗波动范围满足设计要求，在+/-5％以内，则设计完成；如果阻抗波动范围不满足+/-5％的设计要求，则根据测试结果反馈调整w、p和阻抗补偿区域；直到阻抗满足设计要求。
综上可以看出，本申请提出了一种连接器区域的差分线阻抗设计方法，在尽量保证差分线阻抗连续的同时，避免了传输线跨分割区域，并且兼顾了串扰，在PCB时可提高信号的传输质量，提升产品的可靠性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种差分线布线结构，其特征在于，所述差分线布线结构包括两条平行分布的差分线；每个差分线上与连接器反焊盘对应部位开设有用于避让所述连接器反焊盘的避让槽。
2.根据权利要求1所述的差分线布线结构，其特征在于，所述差分线位于连接器区域内的线宽均与所述避让槽的线宽相同。
3.根据权利要求2所述的差分线布线结构，其特征在于，所述差分线位于连接器区域内的线距与当前线宽的阻抗值相匹配。
4.根据权利要求3所述的差分线布线结构，其特征在于，所述差分线上与连接器反焊盘两端对应部位设置有阻抗补偿区域。
5.根据权利要求4所述的差分线布线结构，其特征在于，所述阻抗补偿区域为等腰梯形。
6.根据权利要求4所述的差分线布线结构，其特征在于，所述阻抗补偿区域为半圆形。
7.一种连接器区域的差分线布线结构生成方法，其特征在于，包括：
确定满足差分线阻抗要求的原线宽和原线距；
确定连接器区域中差分线允许的最大走线距离；
利用阻抗计算参数及阻抗计算工具对所述原线宽和原线距进行调整，生成目标线宽和目标线距；其中，所述阻抗计算参数包括所述最大走线距离、所述原线宽和所述原线距；
根据所述目标线宽和目标线距在差分线上确定避让槽，生成差分线布线结构；所述避让槽设置在差分线与连接器反焊盘的对应部位，用于避让所述连接器反焊盘。
8.根据权利要求7所述的差分线布线结构生成方法，其特征在于，所述确定所述连接器区域中差分线允许的最大走线距离，包括：
根据所述连接器区域中位于差分线两侧的过孔间距确定连接器的反焊盘间距；
利用所述反焊盘间距确定所述连接器区域中差分线允许的最大走线距离。
9.根据权利要求8所述的差分线布线结构生成方法，其特征在于，生成差分线布线结构之后，还包括：
在所述差分线布线结构中设置阻抗补偿区域，所述阻抗补偿区域设置在所述差分线与连接器反焊盘两端对应的部位。
10.根据权利要求9所述的差分线布线结构生成方法，其特征在于，在所述差分线布线结构中设置阻抗补偿区域之后，还包括：
测量当前差分线布线结构的差分阻抗；
若所述差分阻抗在预定的波动范围内，则将当前差分线布线结构作为最终的差分线布线结构；否则，重新对所述目标线宽、所述目标线距和所述阻抗补偿区域中的至少一者进行调整，直至调整后的差分线布线结构的差分阻抗在预定的波动范围内。
CN202010751184.0A 2020-07-30 2020-07-30 一种差分线布线结构及差分线布线结构生成方法 Pending CN112004307A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010751184.0A CN112004307A (zh) 2020-07-30 2020-07-30 一种差分线布线结构及差分线布线结构生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010751184.0A CN112004307A (zh) 2020-07-30 2020-07-30 一种差分线布线结构及差分线布线结构生成方法

Publications (1)

Publication Number Publication Date
CN112004307A true CN112004307A (zh) 2020-11-27

Family

ID=73463258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010751184.0A Pending CN112004307A (zh) 2020-07-30 2020-07-30 一种差分线布线结构及差分线布线结构生成方法

Country Status (1)

Country Link
CN (1) CN112004307A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114254582A (zh) * 2021-11-19 2022-03-29 苏州浪潮智能科技有限公司 差分线的布线方法、装置、电子设备及可读存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070089290A1 (en) * 2003-01-30 2007-04-26 Endicott Interconnect Technologies, Inc. Method of making a printed circuit board with low cross-talk noise
CN105007682A (zh) * 2015-06-26 2015-10-28 浪潮电子信息产业股份有限公司 一种pcb和一种电路板
TW201601605A (zh) * 2014-06-25 2016-01-01 中原大學 傳輸線佈線結構
US20170013716A1 (en) * 2015-07-07 2017-01-12 Dell Products L.P. Differential trace pair system
CN109496056A (zh) * 2018-10-29 2019-03-19 中国航空无线电电子研究所 具有强信号线干扰抑制功能的pcb板
CN109831869A (zh) * 2019-02-25 2019-05-31 维沃移动通信有限公司 一种贴片工艺、pcb板及移动终端
CN209643077U (zh) * 2019-01-23 2019-11-15 四川九洲电器集团有限责任公司 一种用于共模抑制的差分信号绕线结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070089290A1 (en) * 2003-01-30 2007-04-26 Endicott Interconnect Technologies, Inc. Method of making a printed circuit board with low cross-talk noise
TW201601605A (zh) * 2014-06-25 2016-01-01 中原大學 傳輸線佈線結構
CN105007682A (zh) * 2015-06-26 2015-10-28 浪潮电子信息产业股份有限公司 一种pcb和一种电路板
US20170013716A1 (en) * 2015-07-07 2017-01-12 Dell Products L.P. Differential trace pair system
CN109496056A (zh) * 2018-10-29 2019-03-19 中国航空无线电电子研究所 具有强信号线干扰抑制功能的pcb板
CN209643077U (zh) * 2019-01-23 2019-11-15 四川九洲电器集团有限责任公司 一种用于共模抑制的差分信号绕线结构
CN109831869A (zh) * 2019-02-25 2019-05-31 维沃移动通信有限公司 一种贴片工艺、pcb板及移动终端

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114254582A (zh) * 2021-11-19 2022-03-29 苏州浪潮智能科技有限公司 差分线的布线方法、装置、电子设备及可读存储介质
CN114254582B (zh) * 2021-11-19 2024-01-30 苏州浪潮智能科技有限公司 差分线的布线方法、装置、电子设备及可读存储介质

Similar Documents

Publication Publication Date Title
US9107297B2 (en) Circuit board and optical modulator
JP5384947B2 (ja) 多層基板におけるバイア相互接続から平面状伝送線への広帯域遷移部構造
CN109344479B (zh) 优化bga区信号线阻抗的方法、装置、设备及存储介质
JP4921769B2 (ja) プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置
US20080121421A1 (en) Printed circuit board
CN101176389A (zh) 阻抗受控过孔结构
JP2011119726A (ja) 印刷回路基板及びその配線方法
CN112004307A (zh) 一种差分线布线结构及差分线布线结构生成方法
US10057975B2 (en) Electronic assemblies and method for manufacturing the same
US20050083147A1 (en) Circuit board and method in which the impedance of a transmission-path is selected by varying at least one opening in a proximate conductive plane
US20020036099A1 (en) Circuit board for transmitting signals, method for producing the same, and electronic device having the same
TWI227971B (en) Signal transmission structure
CN111818724A (zh) 一种用于静电防护器件布线的pcb板结构及信号测试设备
JP7100487B2 (ja) 印刷配線板
CN112435985B (zh) 芯片及芯片电源网络
JP4956057B2 (ja) 差動インピーダンス整合プリント配線板
TWI310668B (en) Method for matching impedance between difference vias and transmission lines
JPH1174644A (ja) 多層プリント配線基板及びその自動配線方法
US6278345B1 (en) Flexible printed circuit and the method for making the same
JP7456516B2 (ja) 信号電源分離回路が構成される多層回路基板
CN108684142B (zh) 一种链路及服务器
JPH11317572A (ja) 特性インピーダンス調整プリント基板
JP2009111309A (ja) 配線基板及び半導体装置
JP4717431B2 (ja) プリント配線板
US20180358676A1 (en) Quadrature coupler

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201127

RJ01 Rejection of invention patent application after publication