JP4921769B2 - プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置 - Google Patents

プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置 Download PDF

Info

Publication number
JP4921769B2
JP4921769B2 JP2005310311A JP2005310311A JP4921769B2 JP 4921769 B2 JP4921769 B2 JP 4921769B2 JP 2005310311 A JP2005310311 A JP 2005310311A JP 2005310311 A JP2005310311 A JP 2005310311A JP 4921769 B2 JP4921769 B2 JP 4921769B2
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
conductor
plug
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005310311A
Other languages
English (en)
Other versions
JP2007123361A (ja
Inventor
憲侍 本橋
太加志 柳本
英司 宮西
一雅 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005310311A priority Critical patent/JP4921769B2/ja
Priority to US11/585,959 priority patent/US7338290B2/en
Publication of JP2007123361A publication Critical patent/JP2007123361A/ja
Application granted granted Critical
Publication of JP4921769B2 publication Critical patent/JP4921769B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0776Resistance and impedance
    • H05K2201/0792Means against parasitic impedance; Means against eddy currents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Waveguides (AREA)

Description

本発明は、ププリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置に関する。
プリント配線基板上で動作する信号の高速化に伴い、近年では、Serial-ATA、PCI-Express等といった高速差動信号伝送方式がとられてきている。
このような高速差動信号伝送方式の信号ラインを備えたプリント配線基板を設計する際には、信号伝送路の始点から終点に至る各点のインピーダンスを整合させるために、信号ラインのインピーダンスを所定の通信規格に定められた規格値に設定する。また、プリント配線基板の表面に形成されている信号ラインの多くは、回路素子の端子に接続するパッド(接栓部)とパッドから延びる配線パターンとから構成されており、このような信号ラインにおいては、パッドと配線パターンの両方のインピーダンスが互いに同じ規格値に設定される。
このようにインピーダンスを整合させるのは、特性インピーダンスにバラツキが生じるとインピーダンスの変化点でエネルギーの反射が起こり、波形が歪んでしまい波形品質を悪くしてしまうだけでなく、反射により定在波が立つため電波を放射してしまうことになり、信号伝送特性を劣化させ、誤動作の要因となる。
図24に示すように、プリント配線基板101上にあるデバイス103からプリント配線基板102上にあるデバイス104に高速差動信号を伝送させる場合には、プリント配線基板101,102上の差動方式の配線パターン105及びカードエッジコネクタ106を使用する高速差動信号伝送方式の規格に合わせる必要がある。
ここで、差動方式の配線パターンのインピーダンスを決定するパラメータについて説明する。図25は、プリント配線基板の断面図である。図25に示すように、プリント配線基板200は、導体層202と誘電体203とを積層させて構成されており、プリント配線基板200の表層には差動方式の配線パターン201が這い回されている。このようなプリント配線基板200においては、差動方式の配線パターン201と導体層202との間のインピーダンスが所定の規格値に設定されている。このような差動方式の配線パターン201のインピーダンスを決定するパラメータは、差動方式の配線パターン201の幅W、差動方式の配線パターン201間のパターン間ギャップG、差動方式の配線パターン201とその近傍にある誘電体203の厚みDで決定される。すなわち、差動方式の配線パターン201と導体層202との間のインピーダンスは、差動方式の配線パターン201の幅Wが広がるにつれて減少し、差動方式の配線パターン201間のパターン間ギャップGが広がるにつれて増加し、差動方式の配線パターン201とその近傍にある誘電体203の厚みDが厚くなるにつれて増加する。
このようなプリント配線基板のインピーダンス調整方法については、特許文献1において、本来一定であるべき差動信号パターンが広がった場合や、プリント配線基板上に実装される面実装品コネクタのパッド部のインピーダンスの変動を調整するために、対象となる箇所に誘電体を塗布する方法が示されている。
また、特許文献2においては、差動方式の配線パターンのインピーダンスが変化する複数パッドのインピーダンスを規格値に設定する方法として、パッド近傍の導体層に孔を設ける方法が示されている。
特開2002−9511号公報 特開2004−228478号公報
ところが、図24に示すようなコネクタ106の勘合部においては、構造上の制約でインピーダンスを規格内に入れることは難しく、特にカードエッジタイプのコネクタ106については、接栓部(カードエッジコネクタのパッド)と接栓部近傍の導体層との容量結合により、インピーダンスが規格に対して低くなってしまうという問題がある。また、接栓部とそこから引き出す差動方式の配線パターン105のインピーダンスが異なるため、インピーダンスミスマッチにより反射が起こってしまうという問題もある。
この点、特許文献1に示される方法でインピーダンスを調整した場合には、誘電体自体の材料費によりコストアップが見込まれる。また、特許文献2に示される方法でインピーダンスを調整した場合には、パッドと近傍の導体層の切り込み部分との容量結合分によりインピーダンスを上げられない。さらに、カードエッジコネクタのプリント配線基板のデザインについては、接栓部の近傍の内層導体を入れないとされているが、これについても、接栓部とその近傍の導体層の切り込み部分との容量結合分により接栓部のインピーダンスを上げられない。
本発明は、上記に鑑みてなされたものであって、接栓部を確実にインピーダンスマッチングさせることができるようにすることを目的とする。
上述した課題を解決し、目的を達成するために、請求項1にかかる発明のプリント配線基板は、基板表面に配列され、外部コネクタと電気的に接続する複数の接栓部と、この接栓部端部に形成される当該接栓部端部の幅を徐々に狭くする形状の導体と、この導体を通じて前記接栓部に接続され、高速差動信号伝送方式の信号ラインを形成する配線パターンと、互いに基板の厚さ方向に離間してそれぞれが表面に対して平行な少なくとも2以上の内層導体と、を備え、少なくとも2以上の前記内層導体の内、少なくとも前記接栓部近傍に位置する前記内層導体について、前記配線パターンが接続されている前記接栓部端部に形成される前記導体のみから所定距離を空け、且つ、前記導体の形状に合わせるように切り欠いた切り欠き部を形成するようにした。
また、請求項にかかる発明は、請求項記載のプリント配線基板において、前記接栓部近傍に位置する前記内層導体についての前記接栓部端部に形成される前記導体からの所定距離は、0.3mm〜2.0mmの範囲内である。
また、請求項にかかる発明は、請求項1または2記載のプリント配線基板において、前記導体は、三角形形状に形成されている。
また、請求項にかかる発明は、請求項1または2記載のプリント配線基板前記導体は、テーパ形状に形成されている。
また、請求項にかかる発明は、請求項1ないしのいずれか一記載のプリント配線基板において、高速差動信号伝送方式は、PCI-Expressである。
また、請求項にかかる発明は、請求項1ないしのいずれか一記載のプリント配線基板において、マイクロストリップ構造をとる。
また、請求項にかかる発明は、請求項1ないしのいずれか一記載のプリント配線基板において、4層以上の層を備える。
また、請求項8にかかる発明は、プリント配線基板におけるインピーダンス調整方法において、基板表面に配列され、外部コネクタと電気的に接続する複数の接栓部と、この接栓部端部に形成される当該接栓部端部の幅を徐々に狭くする形状の導体と、この導体を通じて前記接栓部に接続され、高速差動信号伝送方式の信号ラインを形成する配線パターンと、互いに基板の厚さ方向に離間してそれぞれが表面に対して平行な少なくとも2以上の内層導体と、を備えるプリント配線基板におけるインピーダンス調整方法であって、少なくとも2以上の前記内層導体の内、少なくとも前記接栓部近傍に位置する前記内層導体について、前記配線パターンが接続されている前記接栓部端部に形成される前記導体のみから所定距離を空け、且つ、前記導体の形状に合わせるように切り欠いた切り欠き部を形成するようにした。
また、請求項9にかかる発明は、請求項8記載のプリント配線基板におけるインピーダンス調整方法において、前記接栓部近傍に位置する前記内層導体についての前記接栓部端部に形成される前記導体からの所定距離は、0.3mm〜2.0mmの範囲内である。
また、請求項10にかかる発明の電子機器は、請求項1ないしのいずれか一記載のプリント配線基板を備える。
また、請求項11にかかる発明の画像形成装置は、請求項1ないしのいずれか一記載のプリント配線基板を備える。
本発明によれば、カードエッジコネクタに対する接栓部と接栓部近傍の内層導体で形成される容量結合分が極めて小さくなるので接栓部のインピーダンスの低下を防ぐことができることにより、接栓部を確実にインピーダンスマッチングさせることができるという効果を奏する。
以下に添付図面を参照して、この発明にかかるプリント配線基板およびプリント配線基板におけるインピーダンス調整方法の最良な実施の形態を詳細に説明する。
[第1の実施の形態]
本発明の第1の実施の形態を図1ないし図8に基づいて説明する。本実施の形態は、コピー機能、ファクシミリ(FAX)機能、プリント機能、スキャナ機能及び入力画像(スキャナ機能による読み取り原稿画像やプリンタあるいはFAX機能により入力された画像)を配信する機能等を複合したいわゆるMFP(Multi Function Peripheral)と称される画像形成装置に用いられるプリント配線基板を適用した例である。
図1は、本発明の第1の実施の形態にかかるプリント配線基板1のコネクタ1a付近の概略構成を示す平面図、図2は図1のプリント配線基板1をx位置で切断した断面図である。
図1に示すように、プリント配線基板1のコネクタ1aには、カードエッジコネクタ(図示せず)と電気的に接続する接栓部(パッド)2(2a,2b,2c,2d)と、接栓部2b,2cに接続された差動方式の配線パターン(以下、差動パターンという)3とが形成されている。なお、差動パターン3が接続されている接栓部2b,2cに隣接する接栓部2a,2dは、グランドに接続される。なお、図2に示すように、プリント配線基板1は、両面に接栓部2を備えており、差動パターン3が引き出された接栓部2(2b,2c)の反対面にはグランド用の接栓部2(2a,2d)が形成されているマイクロストリップ構造である。
また、本実施の形態のプリント配線基板1は、図2に示すように、4層構造とされている。図2においては、接栓部2や差動パターン3の間において、紙面上方から順に、誘電体4a、内層導体5a、コア材6、内層導体5b、誘電体4bである。また、接栓部2に挟まれた7も誘電体である。
ところで、本実施の形態のプリント配線基板1の内層導体5a,5bは、接栓部2の差動パターン3側の端部d(図2参照)から所定距離だけオフセットした位置に設けられている。このように内層導体5a,5bをオフセットした理由について以下に説明する。
仮に、図2に示す点d1の位置に内層導体5a,5bが設けられているものとして考える。この場合、点d1においては、接栓部2の導体部分と内層導体5a,5bとの容量結合により、インピーダンスが低下することになる。すなわち、点d1がプリント配線基板1の端部に近づけば近づくほど、接栓部2の導体部分と内層導体5a,5bとが重なる量が増えていくため、インピーダンスが低下することになる。そこで、本実施の形態においては、カードエッジコネクタに対する接栓部2のインピーダンス変化を規格内に入れるべく、接栓部2の導体部分と内層導体5a,5bとを重ならないように配置することで、接栓部2の導体部分と内層導体5a,5bで形成される容量結合分が極めて小さくなるので、接栓部2のインピーダンス変化を規格内に入れることができるようになる。
本実施の形態においては、内層導体5a,5bのオフセット距離は、0.2mm〜3.0mmの範囲内に設定する。ここで、上限値を3.0mmとしたのは、高速差動信号の最速の立ち上がり時間に対し波形に影響を与えないようにするためである。一方、下限値を0.2mmとしたのは、以下に示すようなインピーダンスの実測値に基づいている。
ここでは、図3に示す測定系によりインピーダンスを測定する。図3に示すように、被測定基板であるプリント配線基板50のコネクタ(図示せず)と他のプリント配線基板51のコネクタ(図示せず)とをそれぞれカードエッジコネクタ52に勘合させる。そして、計測器であるベクトルネットワークアナライザ60と各プリント配線基板50,51の差動パターン53,54とをケーブル61で接続し、被測定基板であるプリント配線基板50のSパラメータ(scattering-parameter)を求める。この測定により求めたSパラメータを逆フーリエ変換することで、プリント配線基板50のコネクタのインピーダンスを求めることができる。
図4は、測定結果を示すグラフである。図4においては、プリント配線基板の接栓部の差動パターン側の端部を基準として、下記に示す4通りについて測定を行ったものである。
1.内層導体を0.6mmだけ接栓部と重ならせた場合(図5参照)
2.内層導体を0.2mmだけ接栓部と重ならせた場合(図6参照)
3.内層導体を0.2mmだけ接栓部からオフセットした場合(図7参照)
4.内層導体を0.6mmだけ接栓部からオフセットした場合(図8参照)
これらの測定結果によれば、図4に示すように、内層導体のオフセット距離を0.2mm以上とした場合に、接栓部と内層導体の容量結合分を減らすと共に引き出し部分の配線インダクタンスを大きくすることができ、接栓部のインピーダンスを高くすることができるようになることがわかる。
このように本実施の形態によれば、カードエッジコネクタに対する接栓部と接栓部近傍の内層導体を、接栓部の差動パターン側の端部から0.2mm〜3.0mmだけ空けて(オフセットして)配置させることで、接栓部と接栓部近傍の内層導体で形成される容量結合分が極めて小さくなるので接栓部のインピーダンスを高くすることができることにより、接栓部を確実にインピーダンスマッチングさせることができる。また、カードエッジコネクタ接栓部と接栓部近傍の内層導体との距離を数値として示したことで、プリント配線基板のカードエッジコネクタを設計するためのデザインガイド(設計基準)として使用できる。
なお、本実施の形態においては、プリント配線基板1を4層構造としたが、これに限るものではなく、さらに多層のものであっても良い。ただし、この場合には、プリント配線基板1の表層(接栓部2)に近い内層導体のみを、接栓部2の差動パターン3側の端部dから所定距離(0.2mm〜3.0mm)だけオフセットした位置に設けるようにすれば良い。
[第2の実施の形態]
次に、本発明の第2の実施の形態を図9に基づいて説明する。なお、前述した第1の実施の形態と同じ部分は同じ符号で示し説明も省略する。
図9は、本実施の形態のプリント配線基板10のコネクタ10a付近の概略構成を示す平面図である。図9に示すように、本実施の形態のプリント配線基板10が第1の実施の形態で説明したプリント配線基板1と異なる点は、差動パターン3が引き出された接栓部2(2b,2c)に対応する部分のみオフセットするように、内層導体5a(5b)の一部を切り欠いた切り欠き部11を形成したものである。なお、グランドに接続された接栓部2a、2dにおいては、図9に示すように、接栓部2a、2dの端部と内層導体5aの端部とが上方から見て一致する位置に設けられている。
内層導体5a(5b)の切り欠き部11におけるオフセット距離は、0.2mm〜3.0mmの範囲内に設定する。ここで、上限値を3.0mmとしたのは、高速差動信号の最速の立ち上がり時間に対し波形に影響を与えないようにするためである。一方、下限値を0.2mmとしたのは、第1の実施の形態で説明したようなインピーダンスの実測値に基づいている。
このように本実施の形態によれば、内層導体5a(5b)の一部を切り欠いた切り欠き部11を、カードエッジコネクタに対する接栓部の差動パターン側の端部から0.2mm〜3.0mmだけオフセットするように形成することで、カードエッジコネクタに対する接栓部と接栓部近傍の内層導体で形成される容量結合分を極めて小さくすると共に引き出し部分の配線インダクタンスを大きくすることができ、接栓部のインピーダンスを高くすることができることにより、接栓部を確実にインピーダンスマッチングさせることができる。
[第3の実施の形態]
次に、本発明の第3の実施の形態を図10ないし図17に基づいて説明する。なお、前述した第1の実施の形態と同じ部分は同じ符号で示し説明も省略する。
図10は、本実施の形態のプリント配線基板20のコネクタ20a付近の概略構成を示す平面図、図11は図10のプリント配線基板20をx位置で切断した断面図である。
図10および図11に示すように、本実施の形態のプリント配線基板20が第1の実施の形態で説明したプリント配線基板1と異なる点は、カードエッジコネクタに対する接栓部2(2b,2c)の差動パターン3を引き出す側に三角形形状の導体21を形成するようにし、この三角形形状の導体21から差動パターン3を引き出すようにしたものである。
このようにカードエッジコネクタに対する接栓部2(2b,2c)の差動パターン3を引き出す側に三角形形状の導体21を形成し、この三角形形状の導体21から差動パターン3を引き出すようにすることにより、カードエッジコネクタに対する接栓部2(2b,2c)とそこに接続される差動パターン3とのインピーダンスの急激な変化を緩やかにすることができる。
ここで、本実施の形態のプリント配線基板10の内層導体5a,5bは、接栓部2の差動パターン3側の端部d(図11参照)から0.6mm〜3.0mmだけオフセットした位置に設けられている。ここで、上限値を3.0mmとしたのは、高速差動信号の最速の立ち上がり時間に対し波形に影響を与えないようにするためである。一方、下限値を0.6mmとしたのは、以下に示すようなインピーダンスの実測値に基づいている。なお、インピーダンスの測定は、図3で示した測定系により行っている。また、三角形形状の導体21の高さ(差動パターン3の引き出し方向)は、約0.35mmとする。
図12は、測定結果を示すグラフである。図12においては、プリント配線基板の接栓部の差動パターン側の端部を基準として、下記に示す4通りについて測定を行ったものである。
1.内層導体を0.6mmだけ接栓部と重ならせた場合(図13参照)
2.内層導体を0.2mmだけ接栓部と重ならせた場合(図14参照)
3.内層導体を0.2mmだけ接栓部からオフセットした場合(図15参照)
4.内層導体を0.6mmだけ接栓部からオフセットした場合(図16参照)
これらの測定結果によれば、図12に示すように、内層導体のオフセット距離を0.6mm以上とした場合に、接栓部と内層導体の容量結合分を減らすと共に引き出し部分の配線インダクタンスを大きくすることができ、接栓部のインピーダンスを高くすることができるようになることがわかる。この結果、第1の実施の形態で示したオフセット距離の下限値(0.2mm)に、三角形形状の導体21分(約0.35mm)を加えた値と略同等であることがわかる。
なお、導体21は、三角形形状に限るものではなく、図17に示すように、例えば対数(log)で幅が狭くなるようなテーパ形状であっても良い。このようにすることでも、接栓部とそこに接続される差動パターンとのインピーダンスの急激な変化を緩やかにすることができる。
このように本実施の形態によれば、カードエッジコネクタに対する接栓部2(2b,2c)の差動パターン3を引き出す側に三角形形状の導体21を形成し、カードエッジコネクタに対する接栓部と接栓部近傍の内層導体を、接栓部の差動パターン側の端部から0.6mm〜3.0mmだけ空けて配置させることで、接栓部と接栓部近傍の内層導体で形成される容量結合分が極めて小さくなるので接栓部のインピーダンスを高くすることができることにより、接栓部を確実にインピーダンスマッチングさせることができる。また、カードエッジコネクタ接栓部と接栓部近傍の内層導体との距離を数値として示したことで、プリント配線基板のカードエッジコネクタを設計するためのデザインガイド(設計基準)として使用できる。
また、カードエッジコネクタに対する接栓部の差動パターンを引き出す側に三角形形状の導体を形勢することで、プリント配線基板製造上のエッチング工程やメッキ工程で切れにくくなるため、プリント配線基板の品質向上が見込める。
[第4の実施の形態]
次に、本発明の第4の実施の形態を図18ないし図24に基づいて説明する。なお、前述した第1の実施の形態ないし第3の実施の形態と同じ部分は同じ符号で示し説明も省略する。
図18は、本実施の形態のプリント配線基板30のコネクタ30a付近の概略構成を示す平面図である。図18に示すように、本実施の形態のプリント配線基板30が第3の実施の形態で説明したプリント配線基板20と異なる点は、差動パターン3が引き出された接栓部2(2b,2c)の三角形形状の導体21に対応する部分のみオフセットするように、内層導体5a(5b)の一部を三角形形状の導体21に合わせて切り欠いた切り欠き部31を形成したものである。なお、グランドに接続された接栓部2a、2dにおいては、図18に示すように、接栓部2a、2dの端部と内層導体5aの端部とが上方から見て一致する位置に設けられている。
内層導体5a(5b)の切り欠き部31における三角形形状の導体21からのオフセット距離は、0.3mm〜2.0mmの範囲内に設定する。ここで、上限値を2.0mmとしたのは、高速差動信号の最速の立ち上がり時間に対し波形に影響を与えないようにするためである。一方、下限値を0.3mmとしたのは、以下に示すようなインピーダンスの実測値に基づいている。なお、インピーダンスの測定は、図3で示した測定系により行っている。
図19は、測定結果を示すグラフである。図19においては、プリント配線基板の接栓部の差動パターン側に形成された三角形形状の導体の接栓部先端と接触していない2辺をそれぞれ基準として、下記に示す4通りについて測定を行ったものである。
1.内層導体を三角形形状の導体の2辺に一致させた場合(図20参照)
2.内層導体を三角形形状の導体の2辺から0.1mmだけオフセットした場合(図21参照)
3.内層導体を三角形形状の導体の2辺から0.2mmだけオフセットした場合(図22参照)
4.内層導体を三角形形状の導体の2辺から0.3mmだけオフセットした場合(図23参照)
これらの測定結果によれば、図19に示すように、内層導体のオフセット距離を0.3mm以上とした場合に、接栓部と内層導体の容量結合分を減らすと共に引き出し部分の配線インダクタンスを大きくすることができ、接栓部のインピーダンスを高くすることができるようになることがわかる。
このように本実施の形態によれば、カードエッジコネクタに対する接栓部2(2b,2c)の差動パターン3を引き出す側に三角形形状の導体21を形成し、プリント配線基板の接栓部の差動パターン側に形成された三角形形状の導体21の接栓部先端と接触していない2辺をそれぞれ基準として、内層導体を0.3mm〜2.0mmだけ空けて配置させることで、接栓部と接栓部近傍の内層導体で形成される容量結合分が極めて小さくなるので接栓部のインピーダンスの低下を防ぐことができることにより、接栓部を確実にインピーダンスマッチングさせることができる。また、カードエッジコネクタ接栓部と接栓部近傍の内層導体との距離を数値として示したことで、プリント配線基板のカードエッジコネクタを設計するためのデザインガイド(設計基準)として使用できる。
以上のように、本発明にかかるプリント配線基板は、カードエッジコネクタに対する接栓部のインピーダンスを高く維持するために有用であり、いわゆるMFPと称される画像形成装置に用いられるのみならず、高速差動信号伝送方式のプリント配線基板を用いるパーソナルコンピュータなどの各種電子機器にも適用可能である。
本発明の第1の実施の形態にかかるプリント配線基板のコネクタ付近の概略構成を示す平面図である。 図1のプリント配線基板をx位置で切断した断面図である。 インピーダンスを測定する測定系を示す構成図である。 インピーダンス測定結果を示すグラフである 内層導体を0.6mmだけ接栓部と重ならせた場合を示す断面図である。 内層導体を0.2mmだけ接栓部と重ならせた場合を示す断面図である。 内層導体を0.2mmだけ接栓部からオフセットした場合を示す断面図である。 内層導体を0.6mmだけ接栓部からオフセットした場合を示す断面図である。 本発明の第2の実施の形態のプリント配線基板のコネクタ付近の概略構成を示す平面図である。 本発明の第3の実施の形態のプリント配線基板のコネクタ付近の概略構成を示す平面図である。 図10のプリント配線基板をx位置で切断した断面図である。 測定結果を示すグラフである。 内層導体を0.6mmだけ接栓部と重ならせた場合を示す断面図である。 内層導体を0.2mmだけ接栓部と重ならせた場合を示す断面図である。 内層導体を0.2mmだけ接栓部からオフセットした場合を示す断面図である。 内層導体を0.6mmだけ接栓部からオフセットした場合を示す断面図である。 プリント配線基板のコネクタ付近の概略構成の変形例を示す平面図である。 本発明の第4の実施の形態のプリント配線基板のコネクタ付近の概略構成を示す平面図である。 測定結果を示すグラフである。 内層導体を三角形形状の導体の2辺に一致させた場合を示す平面図である。 内層導体を三角形形状の導体の2辺から0.1mmだけオフセットした場合を示す平面図である。 内層導体を三角形形状の導体の2辺から0.2mmだけオフセットした場合を示す平面図である。 内層導体を三角形形状の導体の2辺から0.3mmだけオフセットした場合を示す平面図である。 カードエッジコネクタを介して接続された2枚のプリント配線基板を示す平面図である。 プリント配線基板の断面図である。
符号の説明
1,10,20,30 プリント配線基板
2(2a,2b,2c,2d) 接栓部
3 配線パターン
5(5a,5b) 内層導体
11,31 切り欠き部
21 導体

Claims (11)

  1. 基板表面に配列され、外部コネクタと電気的に接続する複数の接栓部と、
    この接栓部端部に形成される当該接栓部端部の幅を徐々に狭くする形状の導体と、
    この導体を通じて前記接栓部に接続され、高速差動信号伝送方式の信号ラインを形成する配線パターンと、
    互いに基板の厚さ方向に離間してそれぞれが表面に対して平行な少なくとも2以上の内層導体と、
    を備え、
    少なくとも2以上の前記内層導体の内、少なくとも前記接栓部近傍に位置する前記内層導体について、前記配線パターンが接続されている前記接栓部端部に形成される前記導体のみから所定距離を空け、且つ、前記導体の形状に合わせるように切り欠いた切り欠き部を形成するようにした、
    ことを特徴とするプリント配線基板。
  2. 前記接栓部近傍に位置する前記内層導体についての前記接栓部端部に形成される前記導体からの所定距離は、0.3mm〜2.0mmの範囲内である、
    ことを特徴とする請求項1記載のプリント配線基板。
  3. 前記導体は、三角形形状に形成されている、
    ことを特徴とする請求項1または2記載のプリント配線基板。
  4. 前記導体は、テーパ形状に形成されている、
    ことを特徴とする請求項1または2記載のプリント配線基板。
  5. 高速差動信号伝送方式は、PCI-Expressである、
    ことを特徴とする請求項1ないし4のいずれか一記載のプリント配線基板。
  6. マイクロストリップ構造をとる、
    ことを特徴とする請求項1ないし5のいずれか一記載のプリント配線基板。
  7. 4層以上の層を備える、
    ことを特徴とする請求項1ないし6のいずれか一記載のプリント配線基板。
  8. 基板表面に配列され、外部コネクタと電気的に接続する複数の接栓部と、この接栓部端部に形成される当該接栓部端部の幅を徐々に狭くする形状の導体と、この導体を通じて前記接栓部に接続され、高速差動信号伝送方式の信号ラインを形成する配線パターンと、互いに基板の厚さ方向に離間してそれぞれが表面に対して平行な少なくとも2以上の内層導体と、を備えるプリント配線基板におけるインピーダンス調整方法であって、
    少なくとも2以上の前記内層導体の内、少なくとも前記接栓部近傍に位置する前記内層導体について、前記配線パターンが接続されている前記接栓部端部に形成される前記導体のみから所定距離を空け、且つ、前記導体の形状に合わせるように切り欠いた切り欠き部を形成するようにした、
    ことを特徴とするプリント配線基板におけるインピーダンス調整方法。
  9. 前記接栓部近傍に位置する前記内層導体についての前記接栓部端部に形成される前記導体からの所定距離は、0.3mm〜2.0mmの範囲内である、
    ことを特徴とする請求項8記載のプリント配線基板におけるインピーダンス調整方法。
  10. 請求項1ないし7のいずれか一記載のプリント配線基板を備えることを特徴とする電子機器。
  11. 請求項1ないし7のいずれか一記載のプリント配線基板を備えることを特徴とする画像形成装置。
JP2005310311A 2005-10-25 2005-10-25 プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置 Expired - Fee Related JP4921769B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005310311A JP4921769B2 (ja) 2005-10-25 2005-10-25 プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置
US11/585,959 US7338290B2 (en) 2005-10-25 2006-10-25 Printed wiring board with a plurality of pads and a plurality of conductive layers offset from the pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005310311A JP4921769B2 (ja) 2005-10-25 2005-10-25 プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置

Publications (2)

Publication Number Publication Date
JP2007123361A JP2007123361A (ja) 2007-05-17
JP4921769B2 true JP4921769B2 (ja) 2012-04-25

Family

ID=37985949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005310311A Expired - Fee Related JP4921769B2 (ja) 2005-10-25 2005-10-25 プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置

Country Status (2)

Country Link
US (1) US7338290B2 (ja)
JP (1) JP4921769B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560026B2 (ja) * 2006-10-04 2010-10-13 セイコーエプソン株式会社 フレキシブル基板及びこれを備えた電気光学装置、並びに電子機器
US8071883B2 (en) * 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
CN101658081B (zh) 2008-03-10 2012-05-30 揖斐电株式会社 挠性线路板及其制造方法
US7517223B1 (en) 2008-03-21 2009-04-14 Sony Corporation Controlled impedance bus with a buffer device
JP5402737B2 (ja) * 2010-03-12 2014-01-29 株式会社リコー プリント配線基板
US20130308953A1 (en) 2011-11-09 2013-11-21 Aurora Networks Universal Host Module for a Pluggable Optical Transmitter
WO2013071124A1 (en) * 2011-11-09 2013-05-16 Aurora Networks, Inc. Universal host module for a pluggable optical transmitter
US9836429B2 (en) * 2013-11-06 2017-12-05 Hitachi, Ltd. Signal transmission circuit and printed circuit board
USD785575S1 (en) * 2014-05-28 2017-05-02 Sumitomo Electric Industries, Ltd. Flexible printed wiring board
USD877099S1 (en) * 2017-03-15 2020-03-03 Sumitomo Electric Industries, Ltd. Flexible printed wiring board for a module
KR102399821B1 (ko) * 2017-03-28 2022-05-19 삼성전자주식회사 커넥터 및 서로 다른 전위의 그라운드들을 포함하는 pcb 및 이를 포함하는 전자 장치
US10784607B2 (en) * 2018-12-27 2020-09-22 Quanta Computer Inc. Golden finger design methodology for high speed differential signal interconnections
CN111736380A (zh) * 2019-07-26 2020-10-02 友达光电股份有限公司 显示面板及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0371703A (ja) * 1989-08-11 1991-03-27 Hitachi Ltd 多層基板の接続方法
JP2654414B2 (ja) * 1991-07-19 1997-09-17 沖電気工業株式会社 高速信号伝送用回路基板
JPH0677224A (ja) * 1992-02-17 1994-03-18 Iwatsu Electric Co Ltd 半導体装置
JPH06168297A (ja) 1992-12-01 1994-06-14 Hitachi Ltd プリント基板とそのビアホール配置方法
JP3505878B2 (ja) 1995-09-29 2004-03-15 松下電器産業株式会社 印刷配線基板装置
US5709576A (en) * 1996-04-01 1998-01-20 Delco Electronics Corporation LCD connector alignment with printed wiring board
US5772448A (en) * 1996-04-02 1998-06-30 Compaq Computer Corporation Edgecard circuit board
US6191479B1 (en) * 1999-02-13 2001-02-20 Advanced Micro Devices, Inc. Decoupling capacitor configuration for integrated circuit chip
JP2001284827A (ja) * 2000-03-29 2001-10-12 Ngk Spark Plug Co Ltd 配線基板
JP2001313504A (ja) * 2000-04-14 2001-11-09 Internatl Business Mach Corp <Ibm> 信号伝送線路接続用コネクタ、信号伝送線路、及び基板
JP2002009511A (ja) 2000-06-22 2002-01-11 Toshiba Corp プリント基板とそのインピーダンス調整方法
US20020074162A1 (en) * 2000-12-15 2002-06-20 Bor-Ray Su Substrate layout method and structure for reducing cross talk of adjacent signals
US6455941B1 (en) * 2001-01-03 2002-09-24 Advanced Semiconductor Engineering, Inc. Chip scale package
US6778198B2 (en) * 2002-01-18 2004-08-17 Xerox Corporation Glass substrate printed wiring board printhead for electric paper
JP2003282768A (ja) 2002-03-22 2003-10-03 Ricoh Co Ltd 配線用補助パッケージ
JP2004112410A (ja) * 2002-09-19 2004-04-08 Fuji Xerox Co Ltd 画像形成装置、画像形成装置に使用される機能モジュール
TW200410377A (en) * 2002-12-02 2004-06-16 Shen Yu Nung Semiconductor chip package and the packaging method
JP2004228478A (ja) 2003-01-27 2004-08-12 Fujitsu Ltd プリント配線基板
JP2004296850A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp ボードシステムおよび配線方法
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
WO2005122657A1 (ja) * 2004-06-11 2005-12-22 Ibiden Co., Ltd. フレックスリジッド配線板とその製造方法
US7045897B2 (en) * 2004-07-28 2006-05-16 Endicott Interconnect Technologies, Inc. Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same

Also Published As

Publication number Publication date
US20070093107A1 (en) 2007-04-26
US7338290B2 (en) 2008-03-04
JP2007123361A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
JP4921769B2 (ja) プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置
JP4743965B2 (ja) プリント回路ボード及びその製造方法
CN102196662B (zh) 用于高速总线的测试点设计
US9859603B2 (en) Printed wiring board, electronic device, and wiring connection method
US20040147165A1 (en) Apparatus for crosstalk compensation in a telecommunications connector
US20110217853A1 (en) Connection Device for High Frequency Signals Between a Connector and a Transmission Line
JP2007123741A (ja) フレキシブル基板、光送受信モジュール及び光送受信装置
WO2013029041A2 (en) High performance printed circuit board
TW201127232A (en) Circuit board with air hole
CN101309547A (zh) 印刷电路板
JP3583706B2 (ja) 高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器
US8721349B2 (en) Connector, optical transmission device, and connector connection method
JP4699319B2 (ja) プリント配線基板、電子部品の実装方法および画像形成装置の制御装置
US6515563B2 (en) Print board and electronic device equipped with the print board
JP2006333290A (ja) モニタ回路
JP4763559B2 (ja) 配線基板と画像形成装置
US6278345B1 (en) Flexible printed circuit and the method for making the same
JP5161034B2 (ja) 多層プリント基板における同軸コネクタの接続構造および接続方法
JP7028517B2 (ja) 高速通信用ジャック
JP6441850B2 (ja) 多層プリント配線板
JP2006100384A (ja) プリント配線基板及びインタフェース制御装置
WO2022097424A1 (ja) 信号電源分離回路が構成される多層回路基板
CN215732135U (zh) 传输线路以及电子设备
CN118102600B (zh) 高速光器件电路板的设计方法
KR20200003205A (ko) 쿼드러처 커플러

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120203

R150 Certificate of patent or registration of utility model

Ref document number: 4921769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees