JP2654414B2 - 高速信号伝送用回路基板 - Google Patents
高速信号伝送用回路基板Info
- Publication number
- JP2654414B2 JP2654414B2 JP3179237A JP17923791A JP2654414B2 JP 2654414 B2 JP2654414 B2 JP 2654414B2 JP 3179237 A JP3179237 A JP 3179237A JP 17923791 A JP17923791 A JP 17923791A JP 2654414 B2 JP2654414 B2 JP 2654414B2
- Authority
- JP
- Japan
- Prior art keywords
- signal transmission
- layer
- ground
- transmission conductor
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Waveguides (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高速信号を伝送する回
路基板の構造に関するものである。
路基板の構造に関するものである。
【０００２】
【従来の技術】図３はかかる従来の高速信号伝送用回路
基板の上面及び断面図であり、図３（ａ）はその高速信
号伝送用回路基板の上面図、図３（ｂ）はその高速信号
伝送用回路基板の断面図である。この図に示すように、
第１層（表面）は高速信号伝送用ライン（以下、伝送ラ
インという）であり、伝送ライン１、部品搭載用パッド
４及び接続用パッド（以下、総称してパッドという）、
誘電体層３ａからなる。第２層はグランド／電源プレー
ンであり、グランド／電源プレーン２ａ、誘電体層３ｂ
からなる。第３層は中層の伝送ライン用信号層であり、
中層の伝送ライン７、誘電体層３ｃからなる。第４層は
グランド／電源プレーンであり、グランド／電源プレー
ン２ｂ、誘電体層３ｄからなる。
基板の上面及び断面図であり、図３（ａ）はその高速信
号伝送用回路基板の上面図、図３（ｂ）はその高速信号
伝送用回路基板の断面図である。この図に示すように、
第１層（表面）は高速信号伝送用ライン（以下、伝送ラ
インという）であり、伝送ライン１、部品搭載用パッド
４及び接続用パッド（以下、総称してパッドという）、
誘電体層３ａからなる。第２層はグランド／電源プレー
ンであり、グランド／電源プレーン２ａ、誘電体層３ｂ
からなる。第３層は中層の伝送ライン用信号層であり、
中層の伝送ライン７、誘電体層３ｃからなる。第４層は
グランド／電源プレーンであり、グランド／電源プレー
ン２ｂ、誘電体層３ｄからなる。
【０００３】上記したように、従来の高速信号伝送用回
路基板は、高速信号を伝送させるために、伝送ライン
（パッドを含む）とグランド／電源プレーンとの間を均
一な厚さの誘電体層で挟む構造となっており、伝送ライ
ンのみ誘電体層の厚さと伝送ラインの幅により、インピ
ーダンス整合がなされていた。
路基板は、高速信号を伝送させるために、伝送ライン
（パッドを含む）とグランド／電源プレーンとの間を均
一な厚さの誘電体層で挟む構造となっており、伝送ライ
ンのみ誘電体層の厚さと伝送ラインの幅により、インピ
ーダンス整合がなされていた。
【０００４】
【発明が解決しようとする課題】しかしながら、前記の
高速信号伝送用回路基板の構造では、伝送ラインの幅と
異なるパッドに対しては、インピーダンス整合を行なっ
てはいなかった。また、伝送ラインをインピーダンス整
合させているため、誘電体層の厚さが先に決まってお
り、パッドとグランドとの間の誘電体層の厚さが一定と
なっていることから、パッドに対してインピーダンス整
合させようとした場合、パッドの幅を調節するより方法
がないが、実際には部品搭載用であったり、接続用であ
ったり、そのパッドの幅はまちまちであり、インピーダ
ンス整合は困難であった。
高速信号伝送用回路基板の構造では、伝送ラインの幅と
異なるパッドに対しては、インピーダンス整合を行なっ
てはいなかった。また、伝送ラインをインピーダンス整
合させているため、誘電体層の厚さが先に決まってお
り、パッドとグランドとの間の誘電体層の厚さが一定と
なっていることから、パッドに対してインピーダンス整
合させようとした場合、パッドの幅を調節するより方法
がないが、実際には部品搭載用であったり、接続用であ
ったり、そのパッドの幅はまちまちであり、インピーダ
ンス整合は困難であった。
【０００５】従って、伝送ラインのパッド部で伝送信号
の反射が起こり、高速信号の伝送特性を劣化させてい
た。本発明は、以上述べた高速信号の伝送ラインのパッ
ド部における反射の問題を除去するため、パッド部のみ
グランドまでの誘電体層の厚さを変えることにより、イ
ンピーダンス整合を図り、伝送信号の反射の少ない高速
信号伝送用回路基板を提供することを目的とする。
の反射が起こり、高速信号の伝送特性を劣化させてい
た。本発明は、以上述べた高速信号の伝送ラインのパッ
ド部における反射の問題を除去するため、パッド部のみ
グランドまでの誘電体層の厚さを変えることにより、イ
ンピーダンス整合を図り、伝送信号の反射の少ない高速
信号伝送用回路基板を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （Ａ）信号伝送用導体層と中層に形成したグランド／電
源プレーンとの間に誘電体層を形成することによりイン
ピーダンス整合を図る高速信号伝送用回路基板におい
て、表面に形成される第１の信号伝送用導体層と、この
第１の信号伝送用導体層の下方に誘電体層を介して形成
される第１のグランド／電源プレーン層と、この第１の
グランド／電源プレーン層の下方に誘電体層を介して形
成される第２の信号伝送用導体層と、この第２の信号伝
送用導体層の下方に形成される第２のグランド／電源プ
レーン層と、前記第１の信号伝送用導体層の伝送ライン
より幅の広いパッド部のインピーダンス整合を前記第１
のグランド／電源プレーン層と誘電体層で行なうために
介在する前記パッド部の直下にこのパッド部より若干大
きいくり抜き部と、前記第２の信号伝送用導体層に前記
パッド部直下にこのパッド部より若干大きめの配線禁止
領域とを設けるようにしたものである。
成するために、 （Ａ）信号伝送用導体層と中層に形成したグランド／電
源プレーンとの間に誘電体層を形成することによりイン
ピーダンス整合を図る高速信号伝送用回路基板におい
て、表面に形成される第１の信号伝送用導体層と、この
第１の信号伝送用導体層の下方に誘電体層を介して形成
される第１のグランド／電源プレーン層と、この第１の
グランド／電源プレーン層の下方に誘電体層を介して形
成される第２の信号伝送用導体層と、この第２の信号伝
送用導体層の下方に形成される第２のグランド／電源プ
レーン層と、前記第１の信号伝送用導体層の伝送ライン
より幅の広いパッド部のインピーダンス整合を前記第１
のグランド／電源プレーン層と誘電体層で行なうために
介在する前記パッド部の直下にこのパッド部より若干大
きいくり抜き部と、前記第２の信号伝送用導体層に前記
パッド部直下にこのパッド部より若干大きめの配線禁止
領域とを設けるようにしたものである。
【０００７】（Ｂ）また、上記高速信号伝送用回路基板
において、表面に形成される第１の信号伝送用導体層
と、この第１の信号伝送用導体層の下方に誘電体層を介
して形成される第１のグランド／電源プレーン層と、こ
の第１のグランド／電源プレーン層の下方に誘電体層を
介して形成される第２の信号伝送用導体層と、この第２
の信号伝送用導体層の下方に誘電体層を介して形成され
る第３の信号伝送用導体層と、この第３の信号伝送用導
体層の下方に誘電体層を介して形成される第２のグラン
ド／電源プレーン層と、前記第１の信号伝送用導体層の
伝送ラインより幅の広いパッド部のインピーダンス整合
を前記第１のグランド／電源プレーン層と誘電体層で行
なうために介在する前記パッド部の直下にこのパッド部
より若干大きいくり抜き部と、前記第２及び第３の信号
伝送用導体層にそれぞれ前記パッド部直下にこのパッド
部より若干大きめの配線禁止領域とを設けるようにした
ものである。
において、表面に形成される第１の信号伝送用導体層
と、この第１の信号伝送用導体層の下方に誘電体層を介
して形成される第１のグランド／電源プレーン層と、こ
の第１のグランド／電源プレーン層の下方に誘電体層を
介して形成される第２の信号伝送用導体層と、この第２
の信号伝送用導体層の下方に誘電体層を介して形成され
る第３の信号伝送用導体層と、この第３の信号伝送用導
体層の下方に誘電体層を介して形成される第２のグラン
ド／電源プレーン層と、前記第１の信号伝送用導体層の
伝送ラインより幅の広いパッド部のインピーダンス整合
を前記第１のグランド／電源プレーン層と誘電体層で行
なうために介在する前記パッド部の直下にこのパッド部
より若干大きいくり抜き部と、前記第２及び第３の信号
伝送用導体層にそれぞれ前記パッド部直下にこのパッド
部より若干大きめの配線禁止領域とを設けるようにした
ものである。
【０００８】（Ｃ）更に、上記高速信号伝送用回路基板
において、表面に形成される第１の信号伝送用導体層
と、この第１の信号伝送用導体層の下方に誘電体層を介
して形成される第１のグランド／電源プレーン層と、こ
の第１のグランド／電源プレーン層の下方に誘電体層を
介して形成される第２の信号伝送用導体層と、この第２
の信号伝送用導体層の下方に誘電体層を介して形成され
る第２のグランド／電源プレーン層と、この第２のグラ
ンド／電源プレーン層の下方に誘電体層を介して形成さ
れる第３の信号伝送用導体層と、この第３の信号伝送用
導体層の下方に誘電体層を介して形成される第３のグラ
ンド／電源プレーン層と、この第３のグランド／電源プ
レーン層に下方に形成される誘電体層と、前記第１の信
号伝送用導体層の伝送ラインより幅の広いパッド部のイ
ンピーダンス整合を前記第１のグランド／電源プレーン
層と誘電体層で行なうために介在する前記パッド部の直
下にこのパッド部より若干大きい第１のくり抜き部と、
前記第２の信号伝送用導体層には前記第１のくり抜き部
直下に前記パッド部より若干大きめの第１の配線禁止領
域と、前記第３のグランド／電源プレーン層には前記第
１の配線禁止領域の直下に前記パッド部より若干大きい
第２のくり抜き部と、前記第３の信号伝送用導体層に前
記第２のくり抜き部の直下に前記パッド部より若干大き
めの第２の配線禁止領域とを設けるようにしたものであ
る。
において、表面に形成される第１の信号伝送用導体層
と、この第１の信号伝送用導体層の下方に誘電体層を介
して形成される第１のグランド／電源プレーン層と、こ
の第１のグランド／電源プレーン層の下方に誘電体層を
介して形成される第２の信号伝送用導体層と、この第２
の信号伝送用導体層の下方に誘電体層を介して形成され
る第２のグランド／電源プレーン層と、この第２のグラ
ンド／電源プレーン層の下方に誘電体層を介して形成さ
れる第３の信号伝送用導体層と、この第３の信号伝送用
導体層の下方に誘電体層を介して形成される第３のグラ
ンド／電源プレーン層と、この第３のグランド／電源プ
レーン層に下方に形成される誘電体層と、前記第１の信
号伝送用導体層の伝送ラインより幅の広いパッド部のイ
ンピーダンス整合を前記第１のグランド／電源プレーン
層と誘電体層で行なうために介在する前記パッド部の直
下にこのパッド部より若干大きい第１のくり抜き部と、
前記第２の信号伝送用導体層には前記第１のくり抜き部
直下に前記パッド部より若干大きめの第１の配線禁止領
域と、前記第３のグランド／電源プレーン層には前記第
１の配線禁止領域の直下に前記パッド部より若干大きい
第２のくり抜き部と、前記第３の信号伝送用導体層に前
記第２のくり抜き部の直下に前記パッド部より若干大き
めの第２の配線禁止領域とを設けるようにしたものであ
る。
【０００９】
【作用】本発明によれば、上記したように、高速信号伝
送用回路基板において、インピーダンス整合されている
伝送ラインよりも幅の広いパッド部に対して、このパッ
ドの下のグランド／電源プレーンを部分的に取り除いて
くり抜き部を形成し、前記パッドからグランド／電源プ
レーンまでの誘電体層の厚さを厚くすることにより、パ
ッドの幅を変更することなく、インピーダンス整合を図
ることができる。
送用回路基板において、インピーダンス整合されている
伝送ラインよりも幅の広いパッド部に対して、このパッ
ドの下のグランド／電源プレーンを部分的に取り除いて
くり抜き部を形成し、前記パッドからグランド／電源プ
レーンまでの誘電体層の厚さを厚くすることにより、パ
ッドの幅を変更することなく、インピーダンス整合を図
ることができる。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の第１実施例を示
す高速信号伝送用回路基板の上面及び断面図であり、図
１（ａ）はその高速信号伝送用回路基板の上面図、図１
（ｂ）はその高速信号伝送用回路基板の断面図である。
ながら詳細に説明する。図１は本発明の第１実施例を示
す高速信号伝送用回路基板の上面及び断面図であり、図
１（ａ）はその高速信号伝送用回路基板の上面図、図１
（ｂ）はその高速信号伝送用回路基板の断面図である。
【００１１】これらの図において、１１は表層の伝送ラ
イン、１２ａ及び１２ｂはグランド／電源プレーン、１
３ａ〜１３ｄは誘電体層、１４は伝送ライン１１より幅
の広いパッド、１５はくり抜き部、１６は伝送ライン１
１とパッド１４の接続部、１７は中層の伝送ライン、１
８は配線禁止領域である。ここで、伝送ライン１１は、
その伝送ライン１１の幅とグランド／電源プレーン１２
ａまでの高さ、すなわち誘電体層１３ａの厚さによりイ
ンピーダンス整合されている。その伝送ライン１１は、
伝送ライン１１よりも幅の広いパッド１４に接続されて
いる。そのパッド１４の直下のグランド／電源プレーン
１２ａには部分的にくり抜き部１５を設け、パッド１４
からグランド／電源プレーン１２ａまでの誘電体層の厚
さを厚くしている。
イン、１２ａ及び１２ｂはグランド／電源プレーン、１
３ａ〜１３ｄは誘電体層、１４は伝送ライン１１より幅
の広いパッド、１５はくり抜き部、１６は伝送ライン１
１とパッド１４の接続部、１７は中層の伝送ライン、１
８は配線禁止領域である。ここで、伝送ライン１１は、
その伝送ライン１１の幅とグランド／電源プレーン１２
ａまでの高さ、すなわち誘電体層１３ａの厚さによりイ
ンピーダンス整合されている。その伝送ライン１１は、
伝送ライン１１よりも幅の広いパッド１４に接続されて
いる。そのパッド１４の直下のグランド／電源プレーン
１２ａには部分的にくり抜き部１５を設け、パッド１４
からグランド／電源プレーン１２ａまでの誘電体層の厚
さを厚くしている。
【００１２】ここで、くり抜き部１５は電界の広がりを
考慮し、パッド１４よりも若干大きめとするが、伝送ラ
イン１１との接続方向のみ、伝送ライン１１のインピー
ダンス整合を考慮して、両者の接続部１６までのくり抜
きとする。また、グランド／電源プレーン１２ａ及び１
２ｂの間の中層の伝送ライン１７用信号層には、くり抜
き部１５よりも若干広めの配線禁止領域１８を設ける。
考慮し、パッド１４よりも若干大きめとするが、伝送ラ
イン１１との接続方向のみ、伝送ライン１１のインピー
ダンス整合を考慮して、両者の接続部１６までのくり抜
きとする。また、グランド／電源プレーン１２ａ及び１
２ｂの間の中層の伝送ライン１７用信号層には、くり抜
き部１５よりも若干広めの配線禁止領域１８を設ける。
【００１３】このように構成することにより、パッド１
４からグランド／電源プレーンまでの誘導体層の厚さ
は、グランド／電源プレーン１２ｂまでとなり、くり抜
き部１５を設ける前の３倍の誘導体層の厚さとなり、表
層の伝送ライン１１の２〜４倍程度の幅のパッド１４に
対して、インピーダンス整合性が向上し、伝送信号の反
射が大幅に少なくなる。
４からグランド／電源プレーンまでの誘導体層の厚さ
は、グランド／電源プレーン１２ｂまでとなり、くり抜
き部１５を設ける前の３倍の誘導体層の厚さとなり、表
層の伝送ライン１１の２〜４倍程度の幅のパッド１４に
対して、インピーダンス整合性が向上し、伝送信号の反
射が大幅に少なくなる。
【００１４】図４は本発明の第２実施例を示す高速信号
伝送用回路基板の上面及び断面図であり、図４（ａ）は
その高速信号伝送用回路基板の上面図、図４（ｂ）はそ
の高速信号伝送用回路基板の断面図である。図中、２１
は表層の伝送ライン、２２ａ及び２２ｂはグランド／電
源プレーン、２３ａ〜２３ｅは誘電体層、２４は伝送ラ
イン２１より幅の広いパッド、２５はくり抜き部、２６
は伝送ライン２１とパッド２４の接続部、２７，２８は
中層の伝送ライン、２９ａ，２９ｂは配線禁止領域であ
る。
伝送用回路基板の上面及び断面図であり、図４（ａ）は
その高速信号伝送用回路基板の上面図、図４（ｂ）はそ
の高速信号伝送用回路基板の断面図である。図中、２１
は表層の伝送ライン、２２ａ及び２２ｂはグランド／電
源プレーン、２３ａ〜２３ｅは誘電体層、２４は伝送ラ
イン２１より幅の広いパッド、２５はくり抜き部、２６
は伝送ライン２１とパッド２４の接続部、２７，２８は
中層の伝送ライン、２９ａ，２９ｂは配線禁止領域であ
る。
【００１５】この図に示すように、２つのグランド／電
源プレーン２２ａ及び２２ｂの間に２層分の伝送ライン
２７，２８用信号層を挟むようにしている。この場合も
第１の実施例と同様、電界の広がりを考慮して、くり抜
き部２５及び配線禁止領域２９ａ、２９ｂを上層から下
層に行くにつれてパッド２４より徐々に広くなるように
して、表層の伝送ライン２１の３〜５倍の広さのパッド
に対応できるようにしている。
源プレーン２２ａ及び２２ｂの間に２層分の伝送ライン
２７，２８用信号層を挟むようにしている。この場合も
第１の実施例と同様、電界の広がりを考慮して、くり抜
き部２５及び配線禁止領域２９ａ、２９ｂを上層から下
層に行くにつれてパッド２４より徐々に広くなるように
して、表層の伝送ライン２１の３〜５倍の広さのパッド
に対応できるようにしている。
【００１６】図５は本発明の第３実施例を示す高速信号
伝送用回路基板の上面及び断面図であり、図５（ａ）は
その高速信号伝送用回路基板の上面図、図５（ｂ）はそ
の高速信号伝送用回路基板の断面図である。この図にお
いて、３１は表層の伝送ライン、３２ａ，３２ｂ及び３
２ｃはグランド／電源プレーン、３３ａ〜３３ｆは誘電
体層、３４は伝送ライン３１より幅の広いパッド、３５
は１段目のくり抜き部、３６は伝送ライン３１とパッド
３４の接続部、３７は２段目のくり抜き部、３９ａ，３
９ｂは配線禁止領域、４１，４２は中層の伝送ラインで
ある。
伝送用回路基板の上面及び断面図であり、図５（ａ）は
その高速信号伝送用回路基板の上面図、図５（ｂ）はそ
の高速信号伝送用回路基板の断面図である。この図にお
いて、３１は表層の伝送ライン、３２ａ，３２ｂ及び３
２ｃはグランド／電源プレーン、３３ａ〜３３ｆは誘電
体層、３４は伝送ライン３１より幅の広いパッド、３５
は１段目のくり抜き部、３６は伝送ライン３１とパッド
３４の接続部、３７は２段目のくり抜き部、３９ａ，３
９ｂは配線禁止領域、４１，４２は中層の伝送ラインで
ある。
【００１７】この実施例は、表層の伝送ライン３１の幅
に比べてパッド３４の幅が極端に広い場合、例えば４〜
６倍の例である。この図に示すように、表面にパッド３
４を有する伝送ライン３１が形成されており、誘電体層
３３ａを介してパッド３４の直下にそのパッド３４より
若干広めの１段目のくり抜き部３５が形成されたグラン
ド／電源プレーン３２ａを設ける。この場合の１段目の
くり抜き部３５は、伝送ライン３１とパッド３４の接続
部３６側は広がっていないが、その接続部３６と反対側
は広くなるように形成されている。
に比べてパッド３４の幅が極端に広い場合、例えば４〜
６倍の例である。この図に示すように、表面にパッド３
４を有する伝送ライン３１が形成されており、誘電体層
３３ａを介してパッド３４の直下にそのパッド３４より
若干広めの１段目のくり抜き部３５が形成されたグラン
ド／電源プレーン３２ａを設ける。この場合の１段目の
くり抜き部３５は、伝送ライン３１とパッド３４の接続
部３６側は広がっていないが、その接続部３６と反対側
は広くなるように形成されている。
【００１８】更に、誘電体層３３ｂを介して１段目のく
り抜き部３５の直下にその１段目のくり抜き部３５より
若干広めの配線禁止領域３９ａを有する伝送ライン４１
を設ける。また、誘電体層３３ｃを介して配線禁止領域
３９ａの直下にその配線禁止領域３９ａより若干広めの
２段目のくり抜き部３７を有するグランド／電源プレー
ン３２ｂを設ける。この場合には、２段目のくり抜き部
３７は伝送ライン３１とパッド３４の接続部３６及びそ
の接続部３６の反対側ともに広くなるように形成する。
り抜き部３５の直下にその１段目のくり抜き部３５より
若干広めの配線禁止領域３９ａを有する伝送ライン４１
を設ける。また、誘電体層３３ｃを介して配線禁止領域
３９ａの直下にその配線禁止領域３９ａより若干広めの
２段目のくり抜き部３７を有するグランド／電源プレー
ン３２ｂを設ける。この場合には、２段目のくり抜き部
３７は伝送ライン３１とパッド３４の接続部３６及びそ
の接続部３６の反対側ともに広くなるように形成する。
【００１９】また、誘電体層３３ｄを介して２段目のく
り抜き部３７より若干広めの配線禁止領域３９ｂを有す
る伝送ライン４２を設ける。また、その下方には誘電体
層３３ｅを介してベタ状のグランド／電源プレーン３２
ｃを設ける。最下層には誘電体層３３ｆを形成する。な
お、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づいて種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
り抜き部３７より若干広めの配線禁止領域３９ｂを有す
る伝送ライン４２を設ける。また、その下方には誘電体
層３３ｅを介してベタ状のグランド／電源プレーン３２
ｃを設ける。最下層には誘電体層３３ｆを形成する。な
お、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づいて種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
【００２０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、高速伝送用回路基板の伝送ラインより幅の広い
パッド部でそのパッド部直下のグランド／電源プレーン
に部分的にくり抜き部を設けることにより、パッドから
グランド／電源プレーンまでの誘電体層の高さを変化さ
せることで、インピーダンス整合を図り、伝送信号の反
射を抑え、高速信号の伝送特性の向上を図ることができ
る。
よれば、高速伝送用回路基板の伝送ラインより幅の広い
パッド部でそのパッド部直下のグランド／電源プレーン
に部分的にくり抜き部を設けることにより、パッドから
グランド／電源プレーンまでの誘電体層の高さを変化さ
せることで、インピーダンス整合を図り、伝送信号の反
射を抑え、高速信号の伝送特性の向上を図ることができ
る。
【００２１】また、高速伝送用回路基板の表層の伝送ラ
インに対するパッドの広さに対応してグランド／電源プ
レーンのくり抜き部や中層の伝送ラインの配線禁止領域
の構成を変更して、的確なインピーダンス整合を図り、
伝送信号の反射を抑え、高速信号の伝送特性の向上を図
ることができる。
インに対するパッドの広さに対応してグランド／電源プ
レーンのくり抜き部や中層の伝送ラインの配線禁止領域
の構成を変更して、的確なインピーダンス整合を図り、
伝送信号の反射を抑え、高速信号の伝送特性の向上を図
ることができる。
【図１】本発明の第１実施例を示す高速信号伝送用回路
基板の上面及び断面図である。
基板の上面及び断面図である。
【図２】本発明の第１実施例を示す高速信号伝送用回路
基板の分解斜視図である。
基板の分解斜視図である。
【図３】従来の高速信号伝送用回路基板の上面及び断面
図である。
図である。
【図４】本発明の第２実施例を示す高速信号伝送用回路
基板の上面及び断面図である。
基板の上面及び断面図である。
【図５】本発明の第３実施例を示す高速信号伝送用回路
基板の上面及び断面図である。
基板の上面及び断面図である。
１１，２１，３１ 表層の伝送ライン １２ａ，１２ｂ，２２ａ，２２ｂ，３２ａ，３２ｂ，３
２ｃ グランド／電源プレーン １３ａ〜１３ｄ，２３ａ〜２３ｅ，３３ａ〜３３ｆ
誘電体層 １４，２４，３４ 伝送ラインより幅の広いパッド １５，２５，３５，３７ くり抜き部 １６，２６，３６ 伝送ラインとパッドの接続部 １７，２７，２８，４１，４２ 中層の伝送ライン １８，２９ａ，２９ｂ，３９ａ，３９ｂ 配線禁止領
域
２ｃ グランド／電源プレーン １３ａ〜１３ｄ，２３ａ〜２３ｅ，３３ａ〜３３ｆ
誘電体層 １４，２４，３４ 伝送ラインより幅の広いパッド １５，２５，３５，３７ くり抜き部 １６，２６，３６ 伝送ラインとパッドの接続部 １７，２７，２８，４１，４２ 中層の伝送ライン １８，２９ａ，２９ｂ，３９ａ，３９ｂ 配線禁止領
域
Claims (4)
- 【請求項１】 信号伝送用導体層と中層に形成したグラ
ンド／電源プレーンとの間に誘電体層を形成することに
よりインピーダンス整合を図る高速信号伝送用回路基板
において、 （ａ）表面に形成される第１の信号伝送用導体層と、 （ｂ）該第１の信号伝送用導体層の下方に誘電体層を介
して形成される第１のグランド／電源プレーン層と、 （ｃ）該第１のグランド／電源プレーン層の下方に誘電
体層を介して形成される第２の信号伝送用導体層と、 （ｄ）該第２の信号伝送用導体層の下方に誘電体層を介
して形成される第２のグランド／電源プレーン層と、 （ｅ）前記第１の信号伝送用導体層の伝送ラインより幅
の広いパッド部のインピーダンス整合を前記第１のグラ
ンド／電源プレーン層と誘電体層で行なうために介在す
る前記パッド部の直下に該パッド部より若干大きいくり
抜き部と、 （ｆ）前記第２の信号伝送用導体層に、前記パッド部直
下に該パッド部より若干大きめの配線禁止領域とを設け
ることを特徴とする高速信号伝送用回路基板。 - 【請求項２】 信号伝送用導体層と中層に形成したグラ
ンド／電源プレーンとの間に誘電体層を形成することに
よりインピーダンス整合を図る高速信号伝送用回路基板
において、 （ａ）表面に形成される第１の信号伝送用導体層と、 （ｂ）該第１の信号伝送用導体層の下方に誘電体層を介
して形成される第１のグランド／電源プレーン層と、 （ｃ）該第１のグランド／電源プレーン層の下方に誘電
体層を介して形成される第２の信号伝送用導体層と、 （ｄ）該第２の信号伝送用導体層の下方に誘電体層を介
して形成される第３の信号伝送用導体層と、 （ｅ）該第３の信号伝送用導体層の下方に誘電体層を介
して形成される第２のグランド／電源プレーン層と、 （ｆ）前記第１の信号伝送用導体層の伝送ラインより幅
の広いパッド部のインピーダンス整合を前記第１のグラ
ンド／電源プレーン層と誘電体層で行なうために介在す
る前記パッド部の直下に該パッド部より若干大きいくり
抜き部と、 （ｇ）前記第２及び第３の信号伝送用導体層にそれぞれ
前記パッド部直下に該パッド部より若干大きめの配線禁
止領域とを設けることを特徴とする高速信号伝送用回路
基板。 - 【請求項３】 信号伝送用導体層と中層に形成したグラ
ンド／電源プレーンとの間に誘電体層を形成することに
よりインピーダンス整合を図る高速信号伝送用回路基板
において、 （ａ）表面に形成される第１の信号伝送用導体層と、 （ｂ）該第１の信号伝送用導体層の下方に誘電体層を介
して形成される第１のグランド／電源プレーン層と、 （ｃ）該第１のグランド／電源プレーン層の下方に誘電
体層を介して形成される第２の信号伝送用導体層と、 （ｄ）該第２の信号伝送用導体層の下方に誘電体層を介
して形成される第２のグランド／電源プレーン層と、 （ｅ）該第２のグランド／電源プレーン層の下方に誘電
体層を介して形成される第３の信号伝送用導体層と、 （ｆ）該第３の信号伝送用導体層の下方に誘電体層を介
して形成される第３のグランド／電源プレーン層と、 （ｇ）該第３のグランド／電源プレーン層に下方に形成
される誘電体層と、 （ｈ）前記第１の信号伝送用導体層の伝送ラインより幅
の広いパッド部のインピーダンス整合を前記第１のグラ
ンド／電源プレーン層と誘電体層で行なうために介在す
る前記パッド部の直下に該パッド部より若干大きい第１
のくり抜き部と、 （ｉ）前記第２の信号伝送用導体層には前記第１のくり
抜き部直下に前記パッド部より若干大きめの第１の配線
禁止領域と、 （ｊ）前記第３のグランド／電源プレーン層には前記第
１の配線禁止領域の直下に前記パッド部より若干大きい
第２のくり抜き部と、 （ｋ）前記第３の信号伝送用導体層に前記第２のくり抜
き部の直下に前記パッド部より若干大きめの第２の配線
禁止領域とを設けることを特徴とする高速信号伝送用回
路基板。 - 【請求項４】 前記くり抜き部と前記配線禁止領域を基
板表面から下方に向かい、徐々に大きくしていくことを
特徴とする請求項３記載の高速信号伝送用回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179237A JP2654414B2 (ja) | 1991-07-19 | 1991-07-19 | 高速信号伝送用回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179237A JP2654414B2 (ja) | 1991-07-19 | 1991-07-19 | 高速信号伝送用回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529772A JPH0529772A (ja) | 1993-02-05 |
| JP2654414B2 true JP2654414B2 (ja) | 1997-09-17 |
Family
ID=16062343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3179237A Expired - Lifetime JP2654414B2 (ja) | 1991-07-19 | 1991-07-19 | 高速信号伝送用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654414B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513443B2 (ja) * | 1993-06-11 | 1996-07-03 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 多層回路基板組立体 |
| JP4605930B2 (ja) * | 2001-03-29 | 2011-01-05 | 京セラ株式会社 | 高周波半導体素子収納用パッケージ |
| JP2004228478A (ja) | 2003-01-27 | 2004-08-12 | Fujitsu Ltd | プリント配線基板 |
| TW594961B (en) | 2003-07-24 | 2004-06-21 | Via Tech Inc | Signal transmission structure |
| TWI247565B (en) | 2004-02-17 | 2006-01-11 | Via Tech Inc | Pad structure for improving stray capacitance |
| JP4717431B2 (ja) * | 2004-12-16 | 2011-07-06 | キヤノン株式会社 | プリント配線板 |
| US7307220B2 (en) * | 2005-01-12 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Circuit board for cable termination |
| JP4921769B2 (ja) * | 2005-10-25 | 2012-04-25 | 株式会社リコー | プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置 |
| JP4673191B2 (ja) * | 2005-11-15 | 2011-04-20 | 富士通コンポーネント株式会社 | ケーブルコネクタ |
| JP2009200108A (ja) * | 2008-02-19 | 2009-09-03 | Nec Corp | 配線基板 |
| US7746657B2 (en) * | 2008-03-11 | 2010-06-29 | Alcatel Lucent | 10G XFP compliant PCB |
| JP5252491B2 (ja) * | 2008-08-22 | 2013-07-31 | 独立行政法人産業技術総合研究所 | 多層微細配線構造 |
| JP2010129616A (ja) * | 2008-11-25 | 2010-06-10 | Samsung Electronics Co Ltd | 高周波信号伝送用回路基板 |
| CN101841970A (zh) * | 2009-03-17 | 2010-09-22 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板及具有该印刷电路板的电子装置 |
| JP5440085B2 (ja) * | 2009-10-09 | 2014-03-12 | 日本電気株式会社 | 高速伝送配線構造 |
| JP2013089727A (ja) * | 2011-10-17 | 2013-05-13 | Fujikura Ltd | フレキシブルプリント基板 |
| JP6441850B2 (ja) * | 2016-03-31 | 2018-12-19 | Ｒｉｔａエレクトロニクス株式会社 | 多層プリント配線板 |
| CN110996505B (zh) * | 2019-12-31 | 2022-02-18 | 联想(北京)有限公司 | 一种印制电路板及电子设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878497A (ja) * | 1981-11-04 | 1983-05-12 | 日本電気株式会社 | 多層プリント配線基板 |
-
1991
- 1991-07-19 JP JP3179237A patent/JP2654414B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529772A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2654414B2 (ja) | 高速信号伝送用回路基板 | |
| US5426399A (en) | Film carrier signal transmission line having separating grooves | |
| US20060071739A1 (en) | Signal transmission structure | |
| JP4004048B2 (ja) | 高周波伝送線路 | |
| US20070144773A1 (en) | Circuit board | |
| US8220144B2 (en) | Method for improving an Electromagnetic bandgap structure | |
| JPH06302964A (ja) | 高速信号伝送用回路基板 | |
| US8013255B2 (en) | Printed circuit board with high density differential pairs | |
| US6232560B1 (en) | Arrangement of printed circuit traces | |
| US20030117230A1 (en) | Dual band coupler | |
| JP3583706B2 (ja) | 高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器 | |
| US7106145B2 (en) | Signal transmission structure having salients aligned with non-reference regions | |
| JPH07307578A (ja) | 高速信号伝送用回路基板の部品搭載用パッド部の構造 | |
| KR19980044215A (ko) | 반도체소자의 배선구조 및 그 형성방법 | |
| JPH06260773A (ja) | 高速信号伝送用回路基板のパッド部の構造 | |
| US5329263A (en) | Directional coupler wherein thickness of coupling lines is smaller than the shik depth | |
| US5808521A (en) | Printed wiring board with the characteristic impedance of wiring pattern changed on the way thereof | |
| JP3872413B2 (ja) | 半導体装置 | |
| JP3303226B2 (ja) | フリップチップ実装構造 | |
| JPH0371703A (ja) | 多層基板の接続方法 | |
| US20020003304A1 (en) | Semiconductor device having multilevel interconnection | |
| JPH11145570A (ja) | プリント基板 | |
| US6842631B1 (en) | Reduced-layer isolated planar beamformer | |
| US7817438B2 (en) | Transceiver module and PCB structure thereof | |
| JP2664589B2 (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970513 |