JP2004296850A

JP2004296850A - ボードシステムおよび配線方法

Info

Publication number: JP2004296850A
Application number: JP2003088211A
Authority: JP
Inventors: Fumio Shioda; 富美男塩田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-03-27
Filing date: 2003-03-27
Publication date: 2004-10-21

Abstract

【課題】メインボードおよびサブボードに異なる電気特性を持つプリント配線ボードを用いた場合でも、両者のインピーダンス整合を図れるようにする。
【解決手段】コネクタ１２１を備えたメインボード１と、コネクタ１２１に挿抜自在に構成されたサブボード２とを有する。コネクタ１２１を介して電気的に相互接続するメインボード１の配線１３１およびサブボード２の配線２２１は、両者がインピーダンス整合するように、それぞれのボード１、２の電気特性に応じて決定された配線幅ｗで形成されている。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、プリント配線ボードの配線技術に関する。
【０００２】
【従来の技術】
ＣＰＵおよびＡＳＩＣなどの主要部品を搭載したメインボードと、このメインボードに設けられたコネクタに挿抜自在に構成されたＲＯＭあるいはＲＡＭなどを搭載したサブボードとを有するボードシステムが知られている（例えば特許文献１）。
【０００３】
【特許文献１】
特開平７−１４１０７９号公報
【０００４】
【発明が解決しようとする課題】
一般にボードシステムでは、同じ層構造および素材（電気特性）を有するプリント配線ボード（例えばＦＲ４ボード）を、メインボードおよびサブボードに利用することが多い。この場合、同じ条件（線幅、材料、厚み等）でメインボードおよびサブボードの配線を設計することで、両者のインピーダンス整合を図ることができる。しかし、近年のコストダウン要求などの事情により、例えばボードサイズの大きいメインボードには安価な２層のプリント配線ボードを利用し、サブボードには４層のプリント配線ボードを利用するなど、メインボードおよびサブボードに異なる層構造および／または素材を有するプリント配線ボードが使われる場合がある。このような場合、同じ条件（線幅、材料、厚み等）でメインボードおよびサブボードの配線を設計すると、両者の特性インピーダンスが整合せず、その結果、メインボードおよびサブボードの電気的な接続部分において反射波等のノイズ発生が発生する可能性が高まる。
【０００５】
本発明は上記事情に鑑みてなされたものであり、本発明の目的はメインボードおよびサブボードに異なる電気特性を持つプリント配線ボードを用いた場合でも、両者のインピーダンス整合を図れるようにすることにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明では、コネクタを備えた第１のプリント配線ボードと、前記コネクタに挿抜自在に構成された第２のプリント配線ボードとを有するボードシステムにおいて、前記コネクタを介して電気的に相互接続する前記第１のプリント配線ボードの配線および前記第２のプリント配線ボードの配線を、両者がインピーダンス整合するように、それぞれのプリント配線ボードの電気特性に応じて決定された配線幅で形成している。
【０００７】
本発明によれば、メインボードおよびサブボードに異なる電気特性を持つプリント配線ボードを用いた場合でも、両者のインピーダンス整合を図ることができる。また、本発明では、配線幅を調整することでインピーダンス整合させるので、インピーダンス整合のために整合抵抗等を搭載する必要がない。このため、インピーダンス整合のためのコスト増加を抑えることができる。
【０００８】
【発明の実施の形態】
以下に、本発明の実施の形態について説明する。
【０００９】
図１は、本発明の一実施形態が適用されたボードシステムの概略図である。図示するように、本実施形態のボードシステムは、メインボード１と、メモリボードであるサブボード２と、を有する。
【００１０】
メインボード１には、ＣＰＵ１０１、ＡＳＩＣ１０２およびＥＥＰＲＯＭ１０３などの各種電子部品と、パラレルポート１１１やＵＳＢポート１１２などの各種接続ポートと、サブボード２を接続するためのコネクタ（ソケット）１２１とが搭載されている。これらの各構成要素間は、メインボード１の基板上に形成されたプリント配線（マイクロストリップライン）１３１により電気的に接続されている。
【００１１】
サブボード２には、ＲＯＭやＲＡＭなどのメモリチップ２０１が搭載されている。サブボード２はメインボード１のコネクタ１２１と挿抜自在に構成されており、コネクタ１２１との接続部分には接続端子２１１が形成されている。メモリチップ２０１および接続端子２１１は、サブボード２の基板上に形成されたプリント配線（マイクロストリップライン）２２１により電気的に接続されている。
【００１２】
以上の構成により、サブボード２がメインボード１のコネクタ１２１に装着されると、サブボード２に搭載されたメモリチップ２０１と、メインボード１に搭載された各種電子部品が電気的に接続される。
【００１３】
次に、メインボード１の基板上に形成されたプリント配線１３１とサブボード２の基板上に形成されたプリント配線２２１との関係について説明する。本実施形態では、メインボード１およびサブボード２の接続部分において、プリント配線１３１およびプリント配線２２１の特性インピーダンスの不連続による反射波ノイズの発生を抑制して良好な信号波形を得られるように、つまり、よりインピーダンス整合するように、プリント配線１３１およびプリント配線２２１を、それぞれのボード１、２の電気的特性とボードサイズ等の物理的特性とに応じて決定された配線幅で形成している。
【００１４】
例えば、サブボード２として４層のプリント配線ボードが使用され、メインボード１として、２層のプリント配線ボードが使用される場合を考える。この場合、例えば、サブボード２（４層のプリント配線ボード）のプリント配線２２１を配線幅を決定し、このときのプリント配線２２１の特性インピーダンスを基準とする。それから、メインボード１について、メインボード１の物理的特性が許容する範囲内で、この基準の特性インピーダンスと少しでもインピーダンス整合するように、２層のプリント配線ボードを使用した場合におけるプリント配線１３１の配線幅を決定する。
【００１５】
図２は、２層のプリント配線ボードおよび４層のプリント配線ボードのそれぞれについて、配線の配線幅ｗ（ｍｍ）と特性インピーダンスＺ（Ω）および伝播遅延時間Ｔｄ（ｎｓ／ｍ）との関係を示す図である。なお、特性インピーダンスＺ（Ω）は次式１により、また、伝播遅延時間Ｔｄ（ｎｓ／ｍ）は、次式２により計算している。
【００１６】
Ｚ＝８７／（（ε＋１．４１）^０．５）＊Ｉｎ（（５．９８＊ｈ）／（０．８＊ｗ＋ｔ））・・・式１
Ｔｄ＝３．３３＊（（０．４７５＊ε＋０．６７）^０．５）・・・式２
ここで、εはボードの層材料により定まる誘電率である。図２に示す解析結果では、２層のプリント配線ボードおよび４層のプリント配線ボードの両者共に誘電率εを４．５（層材料ＦＲ４）としている。また、ｈは、２層のプリント配線ボードの場合はボードの層厚（ｍｍ）、４層のプリント配線ボードの場合は信号層と隣接層との距離（ｍｍ）を表している。図２に示す解析結果では、２層のプリント配線ボードの層厚ｈを１．６とし、４層のプリント配線ボードの信号層と隣接層との距離ｈを０．２としている（４層のプリント配線ボードも、ボードの層厚は１．６ｍｍである）。また、ｔは配線の層厚（ｍｍ）である。図２では、２層のプリント配線ボードおよび４層のプリント配線ボードの両者共に、銅の配線を用い、その層厚ｔを０．０３６としている。そして、ｗが配線の配線幅（ｍｍ）である。
【００１７】
図２から明らかなように、２層のプリント配線ボードの配線幅ｗを大きくし、４層のプリント配線ボードの配線幅ｗを短くすることで、両者の特性インピーダンスをインピーダンス整合する方向へ調節することができる。しかし、配線技術や信頼性等の問題から４層のプリント配線ボードの配線幅ｗの最小値には限界がある。一方、配線の占有面積およびボードサイズ等の問題から２層のプリント配線ボードの配線幅ｗの最大値にも限界がある。
【００１８】
そこで、本発明者等は、図２に示す関係に従いメインボード１およびサブボード２各々の配線の特性インピーダンスを変えて、メインボード１およびサブボード２間を伝播する信号の信号波形をシミュレーション解析した。そして、その解析結果と配線幅ｗの限界値とを考慮し、両者の特性インピーダンスの不連続による反射波ノイズの発生を抑制して良好な信号波形を得られる配線の配線幅として、２層のプリント配線ボードを用いたメインボート１のプリント配線１３１の配線幅ｗと、４層のプリント配線ボードを用いたサブボード２のプリント配線２２１の配線幅ｗとを次のように決定した。
【００１９】
▲１▼メインボート１（２層のプリント配線ボード）
・サイズ：１５８（ｍｍ）×１５２（ｍｍ）
・プリント配線１３１
配線幅ｗ：０．３０（ｍｍ）
特性インピーダンスＺ：１２６．９（Ω）
伝播遅延時間Ｔｄ：５．５８（ｎｓ／ｍ）
▲２▼サブボート２（４層のプリント配線ボード）
・サイズ：５０（ｍｍ）×３２（ｍｍ）
・プリント配線２２１
配線幅ｗ：０．１０（ｍｍ）
特性インピーダンスＺ：８３．５（Ω）
伝播遅延時間Ｔｄ：５．５８（ｎｓ／ｍ）
以上、本発明の一実施形態について説明した。
【００２０】
本実施形態によれば、メインボード１およびサブボード２に異なる電気特性を持つプリント配線ボードを用いた場合でも、両者の特性インピーダンスの不連続による反射波ノイズの発生を抑制して良好な信号波形を得られるように、インピーダンス整合することがきる。また、本実施形態では、配線幅ｗを調整することでインピーダンス整合させるので、インピーダンス整合のために整合抵抗等を搭載する必要がない。このため、インピーダンス整合のためのコスト増加を抑えることができる。
【００２１】
なお、本発明は上記の実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。例えば、上記の実施形態において、メインボード１およびサブボード２の搭載部品は、図１に示すものに限られない。本発明は、様々な部品を搭載したメインボードおよびサブボードに適用することができる。
【００２２】
以上説明したように、本発明によれば、メインボードおよびサブボードに異なる電気特性を持つプリント配線ボードを用いた場合でも、両者のインピーダンス整合を図すことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態が適用されたボードシステムの概略図である。
【図２】２層のプリント配線ボードおよび４層のプリント配線ボードのそれぞれについて、配線の配線幅ｗと特性インピーダンスＺおよび伝播遅延時間Ｔｄとの関係を示す図である。
【符号の説明】
１…メインボード、２・・・サブボード、１０１…ＣＰＵ、１０２・・ＡＳＩＣ、１１１・・・パラレルポート、１１２・・・ＵＳＢポート、１２１・・・コネクタ、１３１・・・配線、２０１・・・メモリチップ、２１１・・・接続端子、２２１・・・配線

Claims

コネクタを備えた第１のプリント配線ボードと、前記コネクタに挿抜自在に構成された第２のプリント配線ボードとを有するボードシステムであって、
前記コネクタを介して電気的に相互接続する前記第１のプリント配線ボードの配線および前記第２のプリント配線ボードの配線は、両者がインピーダンス整合するように、それぞれのプリント配線ボードの電気特性に応じて決定された配線幅で形成されていること
を特徴とするボードシステム。
コネクタを備えた第１のプリント配線ボードと、前記コネクタに挿抜自在に構成された第２のプリント配線ボードとを有するボードシステムにおける配線方法であって、
前記コネクタを介して電気的に相互接続する前記第１のプリント配線ボードの配線および前記第２のプリント配線ボードの配線の配線幅を、両者がインピーダンス整合するように、それぞれのプリント配線ボードの電気特性に応じて決定すること
を特徴とする配線方法。