JP2001313504A - 信号伝送線路接続用コネクタ、信号伝送線路、及び基板 - Google Patents
信号伝送線路接続用コネクタ、信号伝送線路、及び基板Info
- Publication number
- JP2001313504A JP2001313504A JP2000114291A JP2000114291A JP2001313504A JP 2001313504 A JP2001313504 A JP 2001313504A JP 2000114291 A JP2000114291 A JP 2000114291A JP 2000114291 A JP2000114291 A JP 2000114291A JP 2001313504 A JP2001313504 A JP 2001313504A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- signal transmission
- connector
- signal
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R2201/00—Connectors or connections adapted for particular applications
- H01R2201/04—Connectors or connections adapted for particular applications for network, e.g. LAN connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R2201/00—Connectors or connections adapted for particular applications
- H01R2201/06—Connectors or connections adapted for particular applications for computer periphery
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Abstract
(57)【要約】
【課題】 伝送線路に要求される特性インピーダンスと
異なる特性インピーダンスの伝送線路接続用コネクタが
ネットワーク伝送線路網上に存在する場合でも、ネット
ワーク伝送線路網全体の伝送特性の劣化を防ぐことがで
きる信号伝送線路接続用コネクタ、信号伝送線路、及び
基板を提供する。 【解決手段】 フレキシブルケーブル１００上には、伝
送線路パターン１０８が複数設けられている。伝送線路
パターン１０８上には、ＲＪ４５コネクタ１０２の接続
ピン１１０を接続するためのランド１１２や伝送線路接
続用コネクタ１０６の接続ピン１１４を接続するための
ランド１１６が形成されており、これに接続ピン１１
０、１１４が半田付けなどにより各々接続されている。
伝送線路接続用コネクタ１０６の接続ピン１１４付近の
伝送線路パターン１０８の幅は、接続ピン１１４に向か
うに従って漸次的に変化している。
異なる特性インピーダンスの伝送線路接続用コネクタが
ネットワーク伝送線路網上に存在する場合でも、ネット
ワーク伝送線路網全体の伝送特性の劣化を防ぐことがで
きる信号伝送線路接続用コネクタ、信号伝送線路、及び
基板を提供する。 【解決手段】 フレキシブルケーブル１００上には、伝
送線路パターン１０８が複数設けられている。伝送線路
パターン１０８上には、ＲＪ４５コネクタ１０２の接続
ピン１１０を接続するためのランド１１２や伝送線路接
続用コネクタ１０６の接続ピン１１４を接続するための
ランド１１６が形成されており、これに接続ピン１１
０、１１４が半田付けなどにより各々接続されている。
伝送線路接続用コネクタ１０６の接続ピン１１４付近の
伝送線路パターン１０８の幅は、接続ピン１１４に向か
うに従って漸次的に変化している。
Description
【０００１】
【発明の属する技術分野】本発明は信号伝送線路接続用
コネクタ、信号伝送線路、及び基板に係り、特に、イー
サネットなどの伝送線路網に用いられる信号伝送線路接
続用コネクタ、信号伝送線路、及び基板に関する。
コネクタ、信号伝送線路、及び基板に係り、特に、イー
サネットなどの伝送線路網に用いられる信号伝送線路接
続用コネクタ、信号伝送線路、及び基板に関する。
【０００２】
【従来の技術】伝送線路網、例えばイーサネットの設計
では、確実な動作を保証するため、それぞれのネットワ
ークアダプター毎に、伝送回路も含めて規定されている
規格ANSI・IEEE Standard 802.3 1993に準拠することが
求められている。
では、確実な動作を保証するため、それぞれのネットワ
ークアダプター毎に、伝送回路も含めて規定されている
規格ANSI・IEEE Standard 802.3 1993に準拠することが
求められている。
【０００３】ノートブックＰＣ（パーソナルコンピュー
タ）において例えばType III形式のミニＰＣＩタイプの
ネットワークカードによりイーサネット機能を実現する
場合、ノートブックＰＣ内部にはイーサネットに対応し
た伝送線路が存在する。
タ）において例えばType III形式のミニＰＣＩタイプの
ネットワークカードによりイーサネット機能を実現する
場合、ノートブックＰＣ内部にはイーサネットに対応し
た伝送線路が存在する。
【０００４】この時、例えばドッキングステーションな
どの拡張ユニット側でのRJ45ポートのポートリプリケー
ション機能を実現したり、ノートブックＰＣ内部におい
て機構的に効率的な伝送線路の配置を実現したりするた
めには、ネットワーク伝送線路網上に、本来避けるべき
RJ45コネクタ以外の伝送線路接続用コネクタ、すなわち
上記の規格外のコネクタを使用せざるを得ない。
どの拡張ユニット側でのRJ45ポートのポートリプリケー
ション機能を実現したり、ノートブックＰＣ内部におい
て機構的に効率的な伝送線路の配置を実現したりするた
めには、ネットワーク伝送線路網上に、本来避けるべき
RJ45コネクタ以外の伝送線路接続用コネクタ、すなわち
上記の規格外のコネクタを使用せざるを得ない。
【０００５】このように規格外の伝送線路接続用コネク
タを使用した場合、インピーダンスの不整合により接続
部分においてリターンロスが生じる。このため、定在波
が発生し、信号が減衰してしまうため正しくデータ通信
を行うことができず、通信エラーを引き起こしてしま
う。
タを使用した場合、インピーダンスの不整合により接続
部分においてリターンロスが生じる。このため、定在波
が発生し、信号が減衰してしまうため正しくデータ通信
を行うことができず、通信エラーを引き起こしてしま
う。
【０００６】
【発明が解決しようとする課題】このような場合、イー
サネットの規格で要求される特性値を満たすような伝送
線路接続用コネクタを用いればよいが、システムの開発
ごとに、その設計要件に合致した仕様の伝送線路接続用
コネクタを新規に開発するのは工数やコストの面から困
難である。
サネットの規格で要求される特性値を満たすような伝送
線路接続用コネクタを用いればよいが、システムの開発
ごとに、その設計要件に合致した仕様の伝送線路接続用
コネクタを新規に開発するのは工数やコストの面から困
難である。
【０００７】また、特開平９−５１２０９号公報には、
基板材料の誘電率を変化させるとともにパターンの幅を
変化させることによりインピーダンスの不整合を防ぐ技
術が開示されているが、基板材料の誘電率を変化させな
けらばならないため、製造コストがかかる、という問題
がある。
基板材料の誘電率を変化させるとともにパターンの幅を
変化させることによりインピーダンスの不整合を防ぐ技
術が開示されているが、基板材料の誘電率を変化させな
けらばならないため、製造コストがかかる、という問題
がある。
【０００８】本発明は上記事実を考慮して成されたもの
で、伝送線路に要求される特性インピーダンスと異なる
特性インピーダンスの伝送線路接続用コネクタがネット
ワーク伝送線路網上に存在する場合でも、ネットワーク
伝送線路網全体の伝送特性の劣化を防ぐことができる信
号伝送線路接続用コネクタ、信号伝送線路、及び基板を
提供することが目的である。
で、伝送線路に要求される特性インピーダンスと異なる
特性インピーダンスの伝送線路接続用コネクタがネット
ワーク伝送線路網上に存在する場合でも、ネットワーク
伝送線路網全体の伝送特性の劣化を防ぐことができる信
号伝送線路接続用コネクタ、信号伝送線路、及び基板を
提供することが目的である。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る伝送線路接続用コネクタは、信号を伝送
するために所定幅で形成された信号伝送線路と、該信号
伝送線路で伝送されるべき信号を入出力するために前記
所定幅と異なる特定幅で形成された端子部とを、前記端
子部付近において前記信号伝送線路の所定幅から前記端
子部の特定幅まで前記端子部に向かうに従って漸次的に
幅が変化される調整領域を設けて接続したことを特徴と
する。
に本発明に係る伝送線路接続用コネクタは、信号を伝送
するために所定幅で形成された信号伝送線路と、該信号
伝送線路で伝送されるべき信号を入出力するために前記
所定幅と異なる特定幅で形成された端子部とを、前記端
子部付近において前記信号伝送線路の所定幅から前記端
子部の特定幅まで前記端子部に向かうに従って漸次的に
幅が変化される調整領域を設けて接続したことを特徴と
する。
【００１０】信号伝送線路は、例えばフレキシブルケー
ブル上に所定幅で複数形成され、例えばコンピュータの
ネットワーク通信用に用いられる。この信号伝送線路の
端部又は途中には信号を入出力するための端子部が形成
される。この端子部は、例えば前記フレキシブルケーブ
ルやプリント基板などの基体上に形成され、信号伝送線
路と異なる特定幅を有している。このため、信号伝送線
路と端子部とでインピーダンスが異なる。
ブル上に所定幅で複数形成され、例えばコンピュータの
ネットワーク通信用に用いられる。この信号伝送線路の
端部又は途中には信号を入出力するための端子部が形成
される。この端子部は、例えば前記フレキシブルケーブ
ルやプリント基板などの基体上に形成され、信号伝送線
路と異なる特定幅を有している。このため、信号伝送線
路と端子部とでインピーダンスが異なる。
【００１１】そこで、信号伝送線路と端子部とを、信号
伝送線路の所定幅から端子部の特定幅まで、端子部に向
かうに従って漸次的に幅が変化される調整領域を設けて
接続する。このように、端子部付近の信号伝送線路の幅
が徐々に変化しているため、信号伝送線路と端子部との
インピーダンスが異なっていても、端子部付近でインピ
ーダンスが急激に変化することがない。従って、端子部
付近でのリターンロスを低減することができるので信号
の減衰を防ぐことができ、正常な通信を行うことが可能
となる。
伝送線路の所定幅から端子部の特定幅まで、端子部に向
かうに従って漸次的に幅が変化される調整領域を設けて
接続する。このように、端子部付近の信号伝送線路の幅
が徐々に変化しているため、信号伝送線路と端子部との
インピーダンスが異なっていても、端子部付近でインピ
ーダンスが急激に変化することがない。従って、端子部
付近でのリターンロスを低減することができるので信号
の減衰を防ぐことができ、正常な通信を行うことが可能
となる。
【００１２】なお、調整領域の長さ、すなわち信号伝送
線路の幅が漸次的に変化する区間の長さは例えば以下の
ようにして定めることができる。すなわち、信号伝送線
路及び端子部を含む信号伝送線路系の等価回路のインピ
ーダンスを求め、これに相当する調整領域の面積を求め
る。この面積は、信号伝送線路に用いる材料のインダク
タンス特性や容量特性から、必要とするインピーダンス
に応じて求めることができる。調整領域の面積が求まれ
ば、これと信号伝送線路領域の所定幅及び端子部の特定
幅とから調整領域の長さは容易に求めることができる。
線路の幅が漸次的に変化する区間の長さは例えば以下の
ようにして定めることができる。すなわち、信号伝送線
路及び端子部を含む信号伝送線路系の等価回路のインピ
ーダンスを求め、これに相当する調整領域の面積を求め
る。この面積は、信号伝送線路に用いる材料のインダク
タンス特性や容量特性から、必要とするインピーダンス
に応じて求めることができる。調整領域の面積が求まれ
ば、これと信号伝送線路領域の所定幅及び端子部の特定
幅とから調整領域の長さは容易に求めることができる。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１には、本発明を実現するのに
適した典型的なパーソナル・コンピュータ（ＰＣ）から
成るコンピュータシステム１０のハードウェア構成がサ
ブシステム毎に模式的に示されている。
施の形態を説明する。図１には、本発明を実現するのに
適した典型的なパーソナル・コンピュータ（ＰＣ）から
成るコンピュータシステム１０のハードウェア構成がサ
ブシステム毎に模式的に示されている。
【００１４】本発明を実現するＰＣの一例は、ＯＡＤＧ
（PC Open Architecture Developer's Group）仕様に準
拠し、オペレーティングシステム（ＯＳ）として米マイ
クロソフト社の”Ｗｉｎｄｏｗｓ９８又はＮＴ”を搭載
したノートブック型のＰＣ１２（図２参照）である。以
下、コンピュータシステム１０の各部について説明す
る。
（PC Open Architecture Developer's Group）仕様に準
拠し、オペレーティングシステム（ＯＳ）として米マイ
クロソフト社の”Ｗｉｎｄｏｗｓ９８又はＮＴ”を搭載
したノートブック型のＰＣ１２（図２参照）である。以
下、コンピュータシステム１０の各部について説明す
る。
【００１５】コンピュータシステム１０全体の頭脳であ
るＣＰＵ１４は、ＯＳの制御下で、各種プログラムを実
行する。ＣＰＵ１４は、例えば米インテル社製のＣＰＵ
チップ”Ｐｅｎｔｉｕｍ”、”ＭＭＸテクノロジＰｅｎ
ｔｉｕｍ”、”Ｐｅｎｔｉｕｍ Ｐｒｏ”や、ＡＭＤ社
等の他社製のＣＰＵでも良いし、ＩＢＭ社製の”Ｐｏｗ
ｅｒＰＣ”でも良い。ＣＰＵ１４は、頻繁にアクセスす
るごく限られたコードやデータを一時格納することで、
メインメモリ１６への総アクセス時間を短縮するための
高速動作メモリであるＬ２（レベル２）−キャッシュを
含んで構成されている。Ｌ２−キャッシュは、一般にＳ
ＲＡＭ（スタティックＲＡＭ）チップで構成されてい
る。
るＣＰＵ１４は、ＯＳの制御下で、各種プログラムを実
行する。ＣＰＵ１４は、例えば米インテル社製のＣＰＵ
チップ”Ｐｅｎｔｉｕｍ”、”ＭＭＸテクノロジＰｅｎ
ｔｉｕｍ”、”Ｐｅｎｔｉｕｍ Ｐｒｏ”や、ＡＭＤ社
等の他社製のＣＰＵでも良いし、ＩＢＭ社製の”Ｐｏｗ
ｅｒＰＣ”でも良い。ＣＰＵ１４は、頻繁にアクセスす
るごく限られたコードやデータを一時格納することで、
メインメモリ１６への総アクセス時間を短縮するための
高速動作メモリであるＬ２（レベル２）−キャッシュを
含んで構成されている。Ｌ２−キャッシュは、一般にＳ
ＲＡＭ（スタティックＲＡＭ）チップで構成されてい
る。
【００１６】ＣＰＵ１４は、自身の外部ピンに直結され
たプロセッサ直結バスとしてのＦＳ（FrontSide）バス
１８、高速のＩ／Ｏ装置用バスとしてのＰＣＩ（Periph
eralComponent Interconnect）バス２０、及び低速のＩ
／Ｏ装置用バスとしてのＩＳＡ（Industry Standard Ar
chitecture）バス２２という３階層のバスを介して、後
述の各ハードウェア構成要素と相互接続されている。
たプロセッサ直結バスとしてのＦＳ（FrontSide）バス
１８、高速のＩ／Ｏ装置用バスとしてのＰＣＩ（Periph
eralComponent Interconnect）バス２０、及び低速のＩ
／Ｏ装置用バスとしてのＩＳＡ（Industry Standard Ar
chitecture）バス２２という３階層のバスを介して、後
述の各ハードウェア構成要素と相互接続されている。
【００１７】ＦＳＢ１８とＰＣＩバス２０は、一般にメ
モリ／ＰＣＩ制御チップと呼ばれるＣＰＵブリッジ（ホ
スト−ＰＣＩブリッジ）２４によって連絡されている。
本実施形態のＣＰＵブリッジ２４は、メインメモリ１６
へのアクセス動作を制御するためのメモリコントローラ
機能や、ＦＳＢ１８とＰＣＩバス２０の間のデータ転送
速度の差を吸収するためのデータバッファ等を含んだ構
成となっており、例えばインテル社製の４４０ＢＸ等を
用いることができる。
モリ／ＰＣＩ制御チップと呼ばれるＣＰＵブリッジ（ホ
スト−ＰＣＩブリッジ）２４によって連絡されている。
本実施形態のＣＰＵブリッジ２４は、メインメモリ１６
へのアクセス動作を制御するためのメモリコントローラ
機能や、ＦＳＢ１８とＰＣＩバス２０の間のデータ転送
速度の差を吸収するためのデータバッファ等を含んだ構
成となっており、例えばインテル社製の４４０ＢＸ等を
用いることができる。
【００１８】メインメモリ１６は、ＣＰＵ１４の実行プ
ログラムの読み込み領域として、或いは実行プログラム
の処理データを書き込む作業領域として利用される書き
込み可能メモリである。メインメモリ１６は、例えば複
数個のＤＲＡＭ（ダイナミックＲＡＭ）チップで構成さ
れている。
ログラムの読み込み領域として、或いは実行プログラム
の処理データを書き込む作業領域として利用される書き
込み可能メモリである。メインメモリ１６は、例えば複
数個のＤＲＡＭ（ダイナミックＲＡＭ）チップで構成さ
れている。
【００１９】なお、ここでいう実行プログラムには、周
辺機器類をハードウェア操作するための各種デバイスド
ライバ、特定業務に向けられたアプリケーションプログ
ラムや、フラッシュＲＯＭ７２に格納されたＢＩＯＳ等
のファームウェアが含まれる。
辺機器類をハードウェア操作するための各種デバイスド
ライバ、特定業務に向けられたアプリケーションプログ
ラムや、フラッシュＲＯＭ７２に格納されたＢＩＯＳ等
のファームウェアが含まれる。
【００２０】ＰＣＩバス２０は、比較的高速なデータ伝
送が可能なタイプのバスであり、カードバスコントロー
ラ３０のような比較的高速で駆動するＰＣＩデバイス類
がこれに接続される。なお、ＰＣＩアーキテクチャは、
米インテル社の提唱に端を発したものであり、いわゆる
ＰｎＰ（Ｐｌｕｇ ａｎｄ Ｐｌａｙ：プラグ・アンド
・プレイ）機能を実現している。
送が可能なタイプのバスであり、カードバスコントロー
ラ３０のような比較的高速で駆動するＰＣＩデバイス類
がこれに接続される。なお、ＰＣＩアーキテクチャは、
米インテル社の提唱に端を発したものであり、いわゆる
ＰｎＰ（Ｐｌｕｇ ａｎｄ Ｐｌａｙ：プラグ・アンド
・プレイ）機能を実現している。
【００２１】ビデオサブシステム２６は、ビデオに関連
する機能を実現するためのサブシステムであり、ＣＰＵ
１４からの描画命令を実際に処理し、処理した描画情報
をビデオメモリ（ＶＲＡＭ）に一旦書き込むと共に、Ｖ
ＲＡＭから描画情報を読み出して液晶ディスプレイ（Ｌ
ＣＤ）２８（図２参照）に描画データとして出力するビ
デオコントローラを含む。また、ビデオコントローラ
は、付設されたデジタル−アナログ変換器（ＤＡＣ）に
よってデジタルのビデオ信号をアナログのビデオ信号へ
変換することができる。アナログのビデオ信号は、信号
線を介してＣＲＴポート（図示省略）へ出力される。
する機能を実現するためのサブシステムであり、ＣＰＵ
１４からの描画命令を実際に処理し、処理した描画情報
をビデオメモリ（ＶＲＡＭ）に一旦書き込むと共に、Ｖ
ＲＡＭから描画情報を読み出して液晶ディスプレイ（Ｌ
ＣＤ）２８（図２参照）に描画データとして出力するビ
デオコントローラを含む。また、ビデオコントローラ
は、付設されたデジタル−アナログ変換器（ＤＡＣ）に
よってデジタルのビデオ信号をアナログのビデオ信号へ
変換することができる。アナログのビデオ信号は、信号
線を介してＣＲＴポート（図示省略）へ出力される。
【００２２】また、ＰＣＩバス２０にはカードバスコン
トローラ３０、オーディオサブシステム３２、ドッキン
グステーションインタフェース（Ｄｏｃｋ Ｉ／Ｆ）３
４及びミニＰＣＩスロット３６が各々接続されている。
カードバスコントローラ３０は、ＰＣＩバス２０のバス
シグナルをＰＣＩカードバススロット３８のインタフェ
ースコネクタ（カードバス）に直結させるための専用コ
ントローラである。カードバススロット３８には、例え
ばＰＣ１２本体の壁面に配設され、ＰＣＭＣＩＡ（Pers
onal Computer Memory Association）／ＪＥＩＤＡ（Ja
pan ElectronicIndustry Development Association）が
策定した仕様に準拠したＰＣカード４０が装填される。
トローラ３０、オーディオサブシステム３２、ドッキン
グステーションインタフェース（Ｄｏｃｋ Ｉ／Ｆ）３
４及びミニＰＣＩスロット３６が各々接続されている。
カードバスコントローラ３０は、ＰＣＩバス２０のバス
シグナルをＰＣＩカードバススロット３８のインタフェ
ースコネクタ（カードバス）に直結させるための専用コ
ントローラである。カードバススロット３８には、例え
ばＰＣ１２本体の壁面に配設され、ＰＣＭＣＩＡ（Pers
onal Computer Memory Association）／ＪＥＩＤＡ（Ja
pan ElectronicIndustry Development Association）が
策定した仕様に準拠したＰＣカード４０が装填される。
【００２３】Ｄｏｃｋ Ｉ／Ｆ３４は、ＰＣ１２とドッ
キングステーション９６（図３も参照）を接続するため
のハードウェアであり、ＰＣ１２の図示しないコネクタ
が図３に示すドッキングステーション９６のコネクタ９
８に接続されると、ドッキングステーション９６のＰＣ
Ｉ−ＰＣＩブリッジがＤｏｃｋ Ｉ／Ｆ３４に接続され
る。
キングステーション９６（図３も参照）を接続するため
のハードウェアであり、ＰＣ１２の図示しないコネクタ
が図３に示すドッキングステーション９６のコネクタ９
８に接続されると、ドッキングステーション９６のＰＣ
Ｉ−ＰＣＩブリッジがＤｏｃｋ Ｉ／Ｆ３４に接続され
る。
【００２４】また、ミニＰＣＩスロット３６には、例え
ばコンピュータシステム１０をネットワーク（例えばイ
ーサネットなどのＬＡＮ）に接続するためのネットワー
クアダプタ（イーサネットアダプタ）４２が接続され
る。イーサネットアダプタ４２は、後述するフレキシブ
ルケーブル１００を介して図３に示すようにＰＣ１２の
背面部に設けられたＲＪ４５コネクタ１０２と接続され
る。
ばコンピュータシステム１０をネットワーク（例えばイ
ーサネットなどのＬＡＮ）に接続するためのネットワー
クアダプタ（イーサネットアダプタ）４２が接続され
る。イーサネットアダプタ４２は、後述するフレキシブ
ルケーブル１００を介して図３に示すようにＰＣ１２の
背面部に設けられたＲＪ４５コネクタ１０２と接続され
る。
【００２５】ＰＣＩバス２０とＩＳＡバス２２はＰＣＩ
−ＩＳＡブリッジ４４によって相互に接続されている。
ＰＣＩ−ＩＳＡブリッジ４４は、ＰＣＩバス２０とＩＳ
Ａバス２２とのブリッジ機能、ＤＭＡコントローラ機
能、プログラマブル割り込みコントローラ（ＰＩＣ）機
能、及びプログラマブル・インターバル・タイマ（ＰＩ
Ｔ）機能、ＩＤＥ（Integrated Drive Electronics）イ
ンタフェース機能、ＵＳＢ（Universal Serial Bus）機
能、ＳＭＢ（System Management Bus）インタフェース
機能を備えていると共に、リアルタイムクロック（ＲＴ
Ｃ）を内蔵しており、例えばインテル社製のＰＩＩＸ４
というチップを用いることができる。
−ＩＳＡブリッジ４４によって相互に接続されている。
ＰＣＩ−ＩＳＡブリッジ４４は、ＰＣＩバス２０とＩＳ
Ａバス２２とのブリッジ機能、ＤＭＡコントローラ機
能、プログラマブル割り込みコントローラ（ＰＩＣ）機
能、及びプログラマブル・インターバル・タイマ（ＰＩ
Ｔ）機能、ＩＤＥ（Integrated Drive Electronics）イ
ンタフェース機能、ＵＳＢ（Universal Serial Bus）機
能、ＳＭＢ（System Management Bus）インタフェース
機能を備えていると共に、リアルタイムクロック（ＲＴ
Ｃ）を内蔵しており、例えばインテル社製のＰＩＩＸ４
というチップを用いることができる。
【００２６】なお、ＤＭＡコントローラ機能は、周辺機
器（例えばＦＤＤ）とメインメモリ１６との間のデータ
転送をＣＰＵ１４の介在なしに実行するための機能であ
る。またＰＩＣ機能は、周辺機器からの割り込み要求
（ＩＲＱ）に応答して所定のプログラム（割り込みハン
ドラ）を実行させる機能である。また、ＰＩＴ機能はタ
イマ信号を所定周期で発生させる機能であり、その発生
周期はプログラマブルである。
器（例えばＦＤＤ）とメインメモリ１６との間のデータ
転送をＣＰＵ１４の介在なしに実行するための機能であ
る。またＰＩＣ機能は、周辺機器からの割り込み要求
（ＩＲＱ）に応答して所定のプログラム（割り込みハン
ドラ）を実行させる機能である。また、ＰＩＴ機能はタ
イマ信号を所定周期で発生させる機能であり、その発生
周期はプログラマブルである。
【００２７】また、ＩＤＥインタフェース機能によって
実現されるＩＤＥインタフェースには、ＩＤＥハードデ
ィスクドライブ（ＨＤＤ）４０が接続される他、ＩＤＥ
ＣＤ−ＲＯＭドライブ４８がＡＴＡＰＩ（AT Attachm
ent Packet Interface）接続される。
実現されるＩＤＥインタフェースには、ＩＤＥハードデ
ィスクドライブ（ＨＤＤ）４０が接続される他、ＩＤＥ
ＣＤ−ＲＯＭドライブ４８がＡＴＡＰＩ（AT Attachm
ent Packet Interface）接続される。
【００２８】また、ＰＣＩ−ＩＳＡブリッジ４４にはＵ
ＳＢポートが設けられており、このＵＳＢポートは、例
えばＰＣ１２本体の壁面等に設けられたＵＳＢコネクタ
５０と接続されている。ＵＳＢは、電源投入のまま新し
い周辺機器（ＵＳＢデバイス）を抜き差しする機能（ホ
ット・プラギング機能）や、新たに接続された周辺機器
を自動認識しシステムコンフィギュレーションを再設定
する機能（プラグアンドプレイ）機能）をサポートして
いる。
ＳＢポートが設けられており、このＵＳＢポートは、例
えばＰＣ１２本体の壁面等に設けられたＵＳＢコネクタ
５０と接続されている。ＵＳＢは、電源投入のまま新し
い周辺機器（ＵＳＢデバイス）を抜き差しする機能（ホ
ット・プラギング機能）や、新たに接続された周辺機器
を自動認識しシステムコンフィギュレーションを再設定
する機能（プラグアンドプレイ）機能）をサポートして
いる。
【００２９】更に、ＰＣＩ−ＩＳＡブリッジ４４にはＳ
Ｍバスを介してＥＥＰＲＯＭ９４が接続されている。Ｅ
ＥＰＲＯＭ９４はユーザによって登録されたパスワード
やスーパーバイザーパスワード、製品シリアル番号等の
情報を保持するためのメモリであり、不揮発性で記憶内
容を電気的に書き替え可能とされている。
Ｍバスを介してＥＥＰＲＯＭ９４が接続されている。Ｅ
ＥＰＲＯＭ９４はユーザによって登録されたパスワード
やスーパーバイザーパスワード、製品シリアル番号等の
情報を保持するためのメモリであり、不揮発性で記憶内
容を電気的に書き替え可能とされている。
【００３０】また、ＰＣＩ−ＩＳＡブリッジ４４はシャ
ットダウンリセットロジック５２を介して電源回路５４
に接続されている。ＰＣＩ−ＩＳＡブリッジ４４を構成
するコアチップの内部には、コンピュータシステム１０
の電源状態を管理する電源管理部を備えている。電源回
路５４はＰＣＩ−ＩＳＡブリッジ４４の電源管理部から
の指示に応じてコンピュータシステム１０への電力供給
を制御する。
ットダウンリセットロジック５２を介して電源回路５４
に接続されている。ＰＣＩ−ＩＳＡブリッジ４４を構成
するコアチップの内部には、コンピュータシステム１０
の電源状態を管理する電源管理部を備えている。電源回
路５４はＰＣＩ−ＩＳＡブリッジ４４の電源管理部から
の指示に応じてコンピュータシステム１０への電力供給
を制御する。
【００３１】ＩＳＡバス２２はＰＣＩバス２０よりもデ
ータ転送速度が低いバスであり、Ｓｕｐｅｒ Ｉ／Ｏコ
ントローラ７０、ＥＥＰＲＯＭ等から成るフラッシュＲ
ＯＭ７２、ＣＭＯＳ７４に加え、キーボード／マウスコ
ントローラのような比較的低速で動作する周辺機器類
（何れも図示省略）を接続するのに用いられる。
ータ転送速度が低いバスであり、Ｓｕｐｅｒ Ｉ／Ｏコ
ントローラ７０、ＥＥＰＲＯＭ等から成るフラッシュＲ
ＯＭ７２、ＣＭＯＳ７４に加え、キーボード／マウスコ
ントローラのような比較的低速で動作する周辺機器類
（何れも図示省略）を接続するのに用いられる。
【００３２】Ｓｕｐｅｒ Ｉ／Ｏコントローラ７０には
Ｉ／Ｏポート７８が接続されている。Ｓｕｐｅｒ Ｉ／
Ｏコントローラ７０は、フロッピーディスクドライブ
（ＦＤＤ）の駆動、パラレルポートを介したパラレルデ
ータの入出力（ＰＩＯ）、シリアル・ポートを介したシ
リアル・データの入出力（ＳＩＯ）を制御する。
Ｉ／Ｏポート７８が接続されている。Ｓｕｐｅｒ Ｉ／
Ｏコントローラ７０は、フロッピーディスクドライブ
（ＦＤＤ）の駆動、パラレルポートを介したパラレルデ
ータの入出力（ＰＩＯ）、シリアル・ポートを介したシ
リアル・データの入出力（ＳＩＯ）を制御する。
【００３３】フラッシュＲＯＭ７２は、各種ＢＩＯＳの
プログラムを保持するためのメモリであり、不揮発性で
記憶内容を電気的に書き替え可能とされている。ＣＭＯ
Ｓ７４は揮発性の半導体メモリがバックアップ電源に接
続されて構成されており、不揮発性でかつ高速の記憶手
段として機能する。
プログラムを保持するためのメモリであり、不揮発性で
記憶内容を電気的に書き替え可能とされている。ＣＭＯ
Ｓ７４は揮発性の半導体メモリがバックアップ電源に接
続されて構成されており、不揮発性でかつ高速の記憶手
段として機能する。
【００３４】なお、コンピュータシステム１０を構成す
るためには、図１に示した以外にも多くの電気回路が必
要である。但し、これらは当業者には周知であり、ま
た、本発明の要旨を構成するものではないので、本明細
書中では説明を省略する。また、図面の錯綜を回避する
ため、図中の各ハードウェアブロック間の接続も一部し
か図示していないことを付記しておく。
るためには、図１に示した以外にも多くの電気回路が必
要である。但し、これらは当業者には周知であり、ま
た、本発明の要旨を構成するものではないので、本明細
書中では説明を省略する。また、図面の錯綜を回避する
ため、図中の各ハードウェアブロック間の接続も一部し
か図示していないことを付記しておく。
【００３５】次に、イーサネットアダプタ４２に接続さ
れたフレキシブルケーブル１００上に形成された伝送線
路パターンについて説明する。
れたフレキシブルケーブル１００上に形成された伝送線
路パターンについて説明する。
【００３６】イーサネットアダプタ４２は、図４に示す
ようにフレキシブルケーブル１００に接続されている。
フレキシブルケーブル１００上には、イーサネット用の
パターン（信号伝送線路）が形成され、図３に示すよう
にＰＣ１２の背面部に設けられたＲＪ４５コネクタ１０
２に接続される。
ようにフレキシブルケーブル１００に接続されている。
フレキシブルケーブル１００上には、イーサネット用の
パターン（信号伝送線路）が形成され、図３に示すよう
にＰＣ１２の背面部に設けられたＲＪ４５コネクタ１０
２に接続される。
【００３７】また、図４に示すように、フレキシブルケ
ーブル１００には、ドッキングステーション９６を接続
する為に、イーサネットパターンをＰＣ１２のメイン基
板１０４に接続するための伝送線路接続用コネクタ（Bo
ard to Boardコネクタ）１０６が設けられている。この
伝送線路接続用コネクタ１０６とメイン基板１０４とを
接続することにより、メイン基板１０４を介してドッキ
ングステーション９６とネットワークアダプタ４２とを
接続することができる。
ーブル１００には、ドッキングステーション９６を接続
する為に、イーサネットパターンをＰＣ１２のメイン基
板１０４に接続するための伝送線路接続用コネクタ（Bo
ard to Boardコネクタ）１０６が設けられている。この
伝送線路接続用コネクタ１０６とメイン基板１０４とを
接続することにより、メイン基板１０４を介してドッキ
ングステーション９６とネットワークアダプタ４２とを
接続することができる。
【００３８】この伝送線路接続用コネクタ１０６付近に
おけるフレキシブルケーブル１００の拡大図を図５に示
す。図５に示すように、フレキシブルケーブル１００上
には、伝送線路パターン１０８が複数設けられている。
おけるフレキシブルケーブル１００の拡大図を図５に示
す。図５に示すように、フレキシブルケーブル１００上
には、伝送線路パターン１０８が複数設けられている。
【００３９】伝送線路パターン１０８上には、ＲＪ４５
コネクタ１０２の接続ピン１１０を接続するためのラン
ド（端子部）１１２や伝送線路接続用コネクタ１０６の
接続ピン１１４を接続するためのランド１１６が形成さ
れている。ランド１１２にはＲＪ４５コネクタ１０２の
接続ピン１１０が、ランド１１６には伝送線路接続用コ
ネクタ１０６の接続ピン１１４が半田付けなどにより各
々接続されている。
コネクタ１０２の接続ピン１１０を接続するためのラン
ド（端子部）１１２や伝送線路接続用コネクタ１０６の
接続ピン１１４を接続するためのランド１１６が形成さ
れている。ランド１１２にはＲＪ４５コネクタ１０２の
接続ピン１１０が、ランド１１６には伝送線路接続用コ
ネクタ１０６の接続ピン１１４が半田付けなどにより各
々接続されている。
【００４０】イーサネットにおける伝送線路網では、設
計目標値として、例えば伝送線路網の線路パターンの差
動インピーダンスが１００Ωであることが求められてい
る。このため、フレキシブルケーブル１００上に形成さ
れたイーサネット用の伝送線路パターン１０８は、差動
インピーダンスが１００Ωとなるように設計されてい
る。
計目標値として、例えば伝送線路網の線路パターンの差
動インピーダンスが１００Ωであることが求められてい
る。このため、フレキシブルケーブル１００上に形成さ
れたイーサネット用の伝送線路パターン１０８は、差動
インピーダンスが１００Ωとなるように設計されてい
る。
【００４１】しかしながら、伝送線路網上に存在するフ
レキシブルケーブル１００上の伝送線路パターン１０８
とメイン基板１０４上のパターンとを接続する為のコネ
クタである伝送線路接続用コネクタ１０６の特性インピ
ーダンスは、例えば約６５Ωとなっている。
レキシブルケーブル１００上の伝送線路パターン１０８
とメイン基板１０４上のパターンとを接続する為のコネ
クタである伝送線路接続用コネクタ１０６の特性インピ
ーダンスは、例えば約６５Ωとなっている。
【００４２】このフレキシブルケーブル１００の伝送線
路パターン１０８のインピーダンスと伝送線路接続用コ
ネクタ１０６のインピーダンスとの差に起因するコネク
タ境界部、すなわち伝送線路接続用コネクタ１０６付近
でのリターンロス等の影響を最低限のものとするため、
図５、図６に示すように、伝送線路接続用コネクタ１０
６の接続ピン１１４付近の伝送線路パターン１０８の幅
を、接続ピン１１４に向かうに従って漸次的に変化させ
ている。
路パターン１０８のインピーダンスと伝送線路接続用コ
ネクタ１０６のインピーダンスとの差に起因するコネク
タ境界部、すなわち伝送線路接続用コネクタ１０６付近
でのリターンロス等の影響を最低限のものとするため、
図５、図６に示すように、伝送線路接続用コネクタ１０
６の接続ピン１１４付近の伝送線路パターン１０８の幅
を、接続ピン１１４に向かうに従って漸次的に変化させ
ている。
【００４３】これにより、急激なインピーダンスの変化
を抑えることができるため、接続部分でのリターンロス
を抑えることができ、インピーダンス不整合の影響を最
小限に抑えることができる。
を抑えることができるため、接続部分でのリターンロス
を抑えることができ、インピーダンス不整合の影響を最
小限に抑えることができる。
【００４４】なお、ＲＪ４５コネクタ１０２の接続ピン
１１０付近の伝送線路パターン１０８の幅についても同
様に、接続ピン１１０に向かうに従って漸次的に変化さ
せている。
１１０付近の伝送線路パターン１０８の幅についても同
様に、接続ピン１１０に向かうに従って漸次的に変化さ
せている。
【００４５】次に、伝送線路パターン１０８の幅を変化
させる区間の長さの計算方法について説明する。
させる区間の長さの計算方法について説明する。
【００４６】まず、特性インピーダンスが１００Ωであ
るフレキシブルケーブル１００と特性インピーダンスが
６５Ωである伝送線路接続用コネクタ１０６との２つの
系を１つの同じ系として計算するため、図７に示すよう
なフレキシブルケーブル１００及び伝送線路接続用コネ
クタ１０６を考慮した等価回路（ＣｏｎｎｅｃｔｏｒＬ
ｕｍｐｅｄ Ｃｏｎｓｔａｎｔ Ｍｏｄｅｌ）を作成す
る。そして、この等価回路のインピーダンスＺの近似式
を次式の如く定義する。
るフレキシブルケーブル１００と特性インピーダンスが
６５Ωである伝送線路接続用コネクタ１０６との２つの
系を１つの同じ系として計算するため、図７に示すよう
なフレキシブルケーブル１００及び伝送線路接続用コネ
クタ１０６を考慮した等価回路（ＣｏｎｎｅｃｔｏｒＬ
ｕｍｐｅｄ Ｃｏｎｓｔａｎｔ Ｍｏｄｅｌ）を作成す
る。そして、この等価回路のインピーダンスＺの近似式
を次式の如く定義する。
【００４７】
【数１】
【００４８】そして、（１）式から得られるインピーダ
ンスＺに基づいて、フレキシブルケーブル１００の伝送
線路パターン１０８の形成材料から定まるＲ（抵抗
値），Ｌ（インダクタンス値），Ｃ（容量値）の各値か
ら、目標とする特性インピーダンスに必要なパターンの
面積Ｓを算出することができる。
ンスＺに基づいて、フレキシブルケーブル１００の伝送
線路パターン１０８の形成材料から定まるＲ（抵抗
値），Ｌ（インダクタンス値），Ｃ（容量値）の各値か
ら、目標とする特性インピーダンスに必要なパターンの
面積Ｓを算出することができる。
【００４９】この求めた面積Ｓ、図６に示すように伝送
線路パターン１０８の幅Ｗ、ランド１１６の直径Ｋから
幅Ｗを漸次的に変化させる区間の長さＬ及びこの区間の
傾きが必然的に求まる。なお、伝送線路パターン１０８
の幅Ｗ、ランド１１６の直径ＫはＰＣ１２の仕様により
定まるものである。
線路パターン１０８の幅Ｗ、ランド１１６の直径Ｋから
幅Ｗを漸次的に変化させる区間の長さＬ及びこの区間の
傾きが必然的に求まる。なお、伝送線路パターン１０８
の幅Ｗ、ランド１１６の直径ＫはＰＣ１２の仕様により
定まるものである。
【００５０】ここで、目標とするインピーダンスＺを１
００Ωとし、伝送線路パターン１０８の幅Ｗを０．３ｍ
ｍ、ランド１１６の直径Ｋを１．５ｍｍとした場合、上
記のようにして求めた長さＬは６．５ｍｍとなった。ま
た、この場合の伝送線路系における減衰量を測定した結
果を図８に示す。図８に示すように、従来のように、コ
ネクタ付近の伝送線路パターンを漸次的に変化させない
場合では、周波数が高くなるに従って減衰量が大きくな
っているが、本願発明のように、コネクタ付近の伝送線
路パターンを漸次的に変化させた場合、コネクタ付近で
のインピーダンスが急激に変化せず、リターンロスを防
ぐことができるため、周波数が高くなっても減衰量がさ
ほど大きくならない。図８に示すように、例えば周波数
が９８．９ＭＨｚでの減衰量は約２．２ｄＢであり、目
標値±１０％以内となり十分な性能といえる。このよう
に、周波数が１０ＭＨｚ〜１００ＭＨｚまでの範囲内に
おいて従来の場合と比較して大幅に減衰量が低減されて
いるのを確認することができた。
００Ωとし、伝送線路パターン１０８の幅Ｗを０．３ｍ
ｍ、ランド１１６の直径Ｋを１．５ｍｍとした場合、上
記のようにして求めた長さＬは６．５ｍｍとなった。ま
た、この場合の伝送線路系における減衰量を測定した結
果を図８に示す。図８に示すように、従来のように、コ
ネクタ付近の伝送線路パターンを漸次的に変化させない
場合では、周波数が高くなるに従って減衰量が大きくな
っているが、本願発明のように、コネクタ付近の伝送線
路パターンを漸次的に変化させた場合、コネクタ付近で
のインピーダンスが急激に変化せず、リターンロスを防
ぐことができるため、周波数が高くなっても減衰量がさ
ほど大きくならない。図８に示すように、例えば周波数
が９８．９ＭＨｚでの減衰量は約２．２ｄＢであり、目
標値±１０％以内となり十分な性能といえる。このよう
に、周波数が１０ＭＨｚ〜１００ＭＨｚまでの範囲内に
おいて従来の場合と比較して大幅に減衰量が低減されて
いるのを確認することができた。
【００５１】なお、上記では、フレキシブルケーブル１
００上に伝送線路接続用コネクタ１０６が形成されてい
る場合について説明したが、これに限らず、通常のプリ
ント基板上に伝送線路接続用コネクタが形成される場合
にも本発明を適用可能である。
００上に伝送線路接続用コネクタ１０６が形成されてい
る場合について説明したが、これに限らず、通常のプリ
ント基板上に伝送線路接続用コネクタが形成される場合
にも本発明を適用可能である。
【００５２】
【発明の効果】以上説明したように本発明は、信号伝送
線路と端子部とを、信号伝送線路の所定幅から端子部の
特定幅まで、端子部に向かうに従って漸次的に幅が変化
される調整領域を設けて接続しているので、信号伝送線
路と端子部とのインピーダンスが異なっていても、端子
部付近でインピーダンスが急激に変化することがなく、
端子部付近でのリターンロスを低減することができるの
で信号の減衰を防ぐことができ、正常な通信を行うこと
ができる、という優れた効果を有する。
線路と端子部とを、信号伝送線路の所定幅から端子部の
特定幅まで、端子部に向かうに従って漸次的に幅が変化
される調整領域を設けて接続しているので、信号伝送線
路と端子部とのインピーダンスが異なっていても、端子
部付近でインピーダンスが急激に変化することがなく、
端子部付近でのリターンロスを低減することができるの
で信号の減衰を防ぐことができ、正常な通信を行うこと
ができる、という優れた効果を有する。
【図１】 本実施形態に係るコンピュータシステムの概
略構成を示すブロック図である。
略構成を示すブロック図である。
【図２】 ノートブック型ＰＣの外観を示す斜視図であ
る。
る。
【図３】 ノートブック型ＰＣ及びドッキングステーシ
ョンの外観を示す斜視図である。
ョンの外観を示す斜視図である。
【図４】 ネットワークアダプタ及びフレキシブルケー
ブルを示す概略図である。
ブルを示す概略図である。
【図５】 フレキシブルケーブルの配線パターンを示す
図である。
図である。
【図６】 伝送線路パターンを示す平面図である。
【図７】 伝送線路系の等価回路を示す回路図である。
【図８】 信号の周波数と減衰量との関係を示す線図で
ある。
ある。
１０ コンピュータシステム １２ ＰＣ １４ ＣＰＵ ３６ ミニＰＣＩスロット ４２ ネットワークアダプタ １００ フレキシブルケーブル １０２ ＲＪ４５コネクタ １０４ メイン基板 １０６ 伝送線路接続用コネクタ １０８ 伝送線路パターン １１０、１１４ 接続ピン １１２、１１６ ランド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳澤 貴 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 Ｆターム(参考） 5E023 AA04 AA16 BB23 HH11 5E338 AA00 CC01 CD14 CD33 EE13
Claims (6)
- 【請求項１】 信号を伝送するために所定幅で形成され
た信号伝送線路と、該信号伝送線路で伝送されるべき信
号を入出力するために前記所定幅と異なる特定幅で形成
された端子部とを、前記端子部付近において前記信号伝
送線路の所定幅から前記端子部の特定幅まで前記端子部
に向かうに従って漸次的に幅が変化される調整領域を設
けて接続したことを特徴とする信号伝送線路接続用コネ
クタ。 - 【請求項２】 少なくとも前記端子部を基体上に形成し
たことを特徴とする請求項１記載の信号伝送線路接続用
コネクタ。 - 【請求項３】 前記信号伝送線路及び前記端子部で定ま
る等価回路のインピーダンスに相当する前記調整領域の
面積を求め、該面積に基づいて前記調整領域の長さを求
めることを特徴とする請求項１又は請求項２に記載の信
号伝送線路接続用コネクタ。 - 【請求項４】 前記信号伝送線路は、コンピュータのネ
ットワーク通信用であることを特徴とする請求項１乃至
請求項３の何れか１項に記載の信号伝送線路接続用コネ
クタ。 - 【請求項５】 信号を伝送するために所定幅で形成され
た信号伝送線路と、該信号伝送線路で伝送されるべき信
号を入出力するために前記所定幅と異なる特定幅で形成
された端子部とを、前記端子部付近において前記信号伝
送線路の所定幅から前記端子部の特定幅まで前記端子部
に向かうに従って漸次的に幅が変化される調整領域を設
けて接続したことを特徴とする信号伝送線路。 - 【請求項６】 前記請求項５に記載の信号伝送線路を含
む基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000114291A JP2001313504A (ja) | 2000-04-14 | 2000-04-14 | 信号伝送線路接続用コネクタ、信号伝送線路、及び基板 |
| US09/832,468 US6648652B2 (en) | 2000-04-14 | 2001-04-11 | Signal transmission connector and cable employing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000114291A JP2001313504A (ja) | 2000-04-14 | 2000-04-14 | 信号伝送線路接続用コネクタ、信号伝送線路、及び基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001313504A true JP2001313504A (ja) | 2001-11-09 |
Family
ID=18626118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000114291A Pending JP2001313504A (ja) | 2000-04-14 | 2000-04-14 | 信号伝送線路接続用コネクタ、信号伝送線路、及び基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6648652B2 (ja) |
| JP (1) | JP2001313504A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123361A (ja) * | 2005-10-25 | 2007-05-17 | Ricoh Co Ltd | プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置 |
| JP2008193000A (ja) * | 2007-02-07 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 基板および電子機器 |
| JP2009147349A (ja) * | 2004-02-13 | 2009-07-02 | Molex Inc | プリント回路基板用の優先的接地及びビア延出構造 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7597687B2 (en) | 2004-10-29 | 2009-10-06 | Spinal Restoration, Inc. | Injection of fibrin sealant including an anesthetic in spinal applications |
| US7492146B2 (en) * | 2005-05-16 | 2009-02-17 | Teradyne, Inc. | Impedance controlled via structure |
| US7140911B1 (en) | 2005-06-27 | 2006-11-28 | Cisco Technology, Inc. | Method and apparatus for aggregating cable connectors |
| US7804680B2 (en) * | 2005-10-27 | 2010-09-28 | Dell Products L.P. | System and method for connecting information handling system with a unified keyboard and mouse cable |
| WO2008050181A1 (en) * | 2006-10-23 | 2008-05-02 | Fci | Interconnection system |
| US7746629B2 (en) * | 2006-11-01 | 2010-06-29 | Simon Assouad | Method and system for coupling a laptop or other portable or hand-held device to a docking system using an Ethernet interface |
| US8095713B2 (en) * | 2007-09-04 | 2012-01-10 | Apple Inc. | Smart cables |
| US7808779B2 (en) * | 2008-12-01 | 2010-10-05 | Lda, Llc | Rotatable dock for portable electronic devices |
| JP2011101327A (ja) * | 2009-11-09 | 2011-05-19 | Canon Inc | 信号伝送路 |
| US20130328645A1 (en) * | 2012-06-08 | 2013-12-12 | International Business Machines Corporation | Plating Stub Resonance Shift with Filter Stub Design Methodology |
| GB2523165B (en) * | 2014-02-17 | 2018-09-26 | Technetix Bv | Cable television cable tap device |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2898521A (en) * | 1956-09-28 | 1959-08-04 | Cyrus J Creveling | Electric circuit component |
| FR1382741A (fr) * | 1963-08-22 | 1964-12-18 | Telefunken Patent | Système de fiche électrique |
| US4434321A (en) * | 1981-02-09 | 1984-02-28 | International Computers Limited | Multilayer printed circuit boards |
| US4395610A (en) * | 1981-07-20 | 1983-07-26 | Technology Management, Inc. | Pivotable multipole switch |
| US4552420A (en) * | 1983-12-02 | 1985-11-12 | E. I. Du Pont De Nemours And Company | Electrical connector using a flexible circuit having an impedance control arrangement thereon |
| US4543544A (en) * | 1984-01-04 | 1985-09-24 | Motorola, Inc. | LCC co-planar lead frame semiconductor IC package |
| JPS60167360U (ja) * | 1984-04-16 | 1985-11-06 | キヤノン株式会社 | 電気機器制御用の回路基板 |
| US4593243A (en) * | 1984-08-29 | 1986-06-03 | Magnavox Government And Industrial Electronics Company | Coplanar and stripline probe card apparatus |
| US4767338A (en) * | 1987-04-20 | 1988-08-30 | Dennis Melburn W | Printed circuit board telephone interface |
| US4837529A (en) * | 1988-03-24 | 1989-06-06 | Honeywell, Inc. | Millimeter wave microstrip to coaxial line side-launch transition |
| IT1233310B (it) * | 1989-06-09 | 1992-03-26 | Ubalit S P A | Metodo per la realizzazione di unita' conduttrici isolate colleganti elettricamente carichi elettrici con generatori di segnali elettrici e unita' ottenuta con tale metodo |
| US4994771A (en) * | 1989-06-28 | 1991-02-19 | Hughes Aircraft Company | Micro-connector to microstrip controlled impedance interconnection assembly |
| US5148135A (en) * | 1991-09-04 | 1992-09-15 | Raytheon Company | Electronic hardware package |
| US5160904A (en) * | 1991-11-07 | 1992-11-03 | The United States Of America As Represented By The Secretary Of The Army | Microstrip circuit with transition for different dielectric materials |
| JPH05298939A (ja) * | 1992-04-16 | 1993-11-12 | Honda Tsushin Kogyo Kk | フラットケーブル及びその製造方法 |
| JP2525996B2 (ja) * | 1992-05-20 | 1996-08-21 | 日東電工株式会社 | フレキシブルプリント回路板 |
| JPH08129334A (ja) * | 1994-11-01 | 1996-05-21 | Mitsubishi Materials Corp | ２進情報表示装置、２進情報表示装置用リニアカムおよびその形状パターン生成方法 |
| US5495212A (en) * | 1994-12-19 | 1996-02-27 | Bh Electronics, Inc. | Coupling device connecting an unbalanced signal line to a balanced signal line |
| US5583468A (en) * | 1995-04-03 | 1996-12-10 | Motorola, Inc. | High frequency transition from a microstrip transmission line to an MMIC coplanar waveguide |
| JPH09139559A (ja) * | 1995-11-13 | 1997-05-27 | Minolta Co Ltd | 回路基板の接続構造 |
| JPH09232697A (ja) * | 1996-02-20 | 1997-09-05 | Canon Inc | プリント配線板 |
| US5729438A (en) * | 1996-06-07 | 1998-03-17 | Motorola, Inc. | Discrete component pad array carrier |
| US5751557A (en) * | 1996-06-21 | 1998-05-12 | Ast Research, Inc. | Printed circuit board having a triple pattern footprint for receiving one of three component packages |
| JP3417808B2 (ja) * | 1997-08-25 | 2003-06-16 | 富士通株式会社 | Ｌｓｉパッケージの配線構造 |
| US5923234A (en) * | 1997-10-27 | 1999-07-13 | Lockheed Martin Corp. | Hermetic feedthrough using three-via transmission lines |
| US6153832A (en) * | 1999-02-08 | 2000-11-28 | Hewlett-Packard Company | Z-fold printhead carriage trailing cable for optimized panelization |
-
2000
- 2000-04-14 JP JP2000114291A patent/JP2001313504A/ja active Pending
-
2001
- 2001-04-11 US US09/832,468 patent/US6648652B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009147349A (ja) * | 2004-02-13 | 2009-07-02 | Molex Inc | プリント回路基板用の優先的接地及びビア延出構造 |
| JP2007123361A (ja) * | 2005-10-25 | 2007-05-17 | Ricoh Co Ltd | プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置 |
| JP2008193000A (ja) * | 2007-02-07 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 基板および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010034142A1 (en) | 2001-10-25 |
| US6648652B2 (en) | 2003-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064566A (en) | Peripheral device for use in a computer as an internal and external device | |
| JP2001313504A (ja) | 信号伝送線路接続用コネクタ、信号伝送線路、及び基板 | |
| KR970004523B1 (ko) | 퍼스널 컴퓨터 시스템 | |
| US6816934B2 (en) | Computer system with registered peripheral component interconnect device for processing extended commands and attributes according to a registered peripheral component interconnect protocol | |
| US6266731B1 (en) | High speed peripheral interconnect apparatus, method and system | |
| KR101043842B1 (ko) | Ｕｌｐｉ ｐｈｙ 인터페이스 표준을 사용하는 ｕｓｂ 2.0 링크 전력 관리 부록의 물리적 장치(ｐｈｙ) 지원 | |
| US6961787B2 (en) | Method and apparatus for updating task files | |
| EP0702308A1 (en) | System for implementing high speed peripheral bus | |
| JPH07507412A (ja) | コンピュータと周辺装置との間の再構成可能インターフェイス | |
| US6298408B1 (en) | Intelligent input and output controller for flexible interface | |
| KR100240922B1 (ko) | 컴퓨터 시스템 버스상에서 슬레이브 dma를 에뮬레이션하는 방법 | |
| JP2006065859A (ja) | 拡張されたｕｓｂプロトコル | |
| WO1992018936A1 (en) | Method and apparatus for upgrading a computer processing system | |
| US5544334A (en) | Micro channel bus computer system with IDE hard drive interface | |
| JPH11119878A (ja) | コンピュータ・インターフェイス装置 | |
| JP2002297275A (ja) | データ転送装置、コンピュータ装置、デバイス、ドッキングステーション | |
| JP2003271533A (ja) | 埋込型ストレージモジュールを有する携帯式周辺機器 | |
| US7099966B2 (en) | Point-to-point electrical loading for a multi-drop bus | |
| US6463499B1 (en) | Data bus cable having SCSI and IIC bus functionality and process for using the same | |
| US20030084257A1 (en) | Flash emulator | |
| US7307456B2 (en) | Automatic status assignment logic circuit apparatus for bay devices | |
| JPH05173954A (ja) | パーソナルコンピュータシステム | |
| JP2982839B2 (ja) | パーソナルコンピュータシステム | |
| EP0810528B1 (en) | Apparatus for DMA-slave emulation on a computer systems bus | |
| JP2004029963A (ja) | デバイス接続用インタフェース装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041012 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050613 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20050909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051025 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20051025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051026 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071024 |