CN109121325B - 多层电路板、制造方法及计算机可读存储介质 - Google Patents

Abstract

本申请提供了一种多层电路板、制造方法及计算机可读存储介质。其中，制造方法包括：确定信号孔电连接的所述线路层的电抗特性；确定信号孔的焊盘直径；根据电抗特性与焊盘直径确定信号孔的反焊盘尺寸。从而可根据电连接的线路层的电抗特性去设计信号孔的反焊盘尺寸，提高了电路中信号的性能。

Description

多层电路板、制造方法及计算机可读存储介质

技术领域

本申请涉及电路板制造领域，特别是涉及一种多层电路板、制造方法及计算机可读存储介质。

背景技术

由多层线路层，且每两层线路层之间加介质层形成的多层电路板具有装配密度高、体积小、质量轻等优点。

在将多层电路板中的线路层进行电连接时，通常通过导电信号孔进行换层电连接。现有的多层电路板在线路换层时优先考虑的是出线的难易程度，走线换层比较随意，导致信号孔的等效电容及等效电感较难控制，从而影响电路中信号的性能。

发明内容

本申请提供一种多层电路板的制造方法，多层电路板的线路层通过信号孔进行电连接，所述制造方法包括：确定所述信号孔电连接的所述线路层的电抗特性；确定所述信号孔的焊盘直径；根据所述电抗特性与所述焊盘直径确定所述信号孔的反焊盘尺寸。

本申请提供一种多层电路板，多层电路板包括多层线路以及电连接所述多层线路的信号孔，所述信号孔的反焊盘尺寸根据前文所述制造方法确定。

本申请提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述制造方法的步骤。

本申请的信号孔的反焊盘尺寸是由信号孔电连接的线路层的电抗特性的、信号孔的焊盘直径确定。由此可知，本申请将信号孔的反焊盘的设计与电连接的线路层的电抗特性相关，从而可根据电连接的线路层的电抗特性去设计信号孔的反焊盘尺寸，提高了电路中信号的性能。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种多层电路板的制造方法的流程示意图；

图2是图1所示的步骤103中根据封装芯片的等效电感、信号孔的高度以及信号孔直径确定信号孔的个数的流程示意图；

图3是图1所示的步骤103中根据封装芯片的等效电容、信号孔的高度、焊盘直径以及反焊盘的尺寸来确定信号孔的个数的流程示意图；

图4是图1所示的制造方法中的信号孔的结构示意图；

图5是本申请实施例提供的另一种电路板的制造方法的流程示意图；

图6是图5所示的步骤401中获取信号孔电连接的线路层的等效电容的流程示意图；

图7是图5所示的步骤401中获取信号孔电连接的线路层的等效电感的流程示意图；

图8是本申请实施例提供的又一种电路板的制造方法的流程示意图；

图9是图8所示的步骤701中获取信号孔电连接的线路层的等效电容的流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的制造方法应用于多层电路板设计中，在现有技术的多层电路板设计中，其通常是通过一个信号孔进行线路层之间的换层连接。且走线换层比较随意，导致信号孔的等效电容及等效电感较难控制，而影响电路中信号的性能。

本申请将提供一种电路板的制造方法以解决上述问题。具体如下：

请参阅图1，图1是本申请实施例提供的一种电路板的制造方法的流程示意图。如图1所示，本实施例的制造方法包括以下步骤：

步骤101：获取多层电路板的封装芯片的电抗特性。

电抗特性是与电抗相关的特性，而电抗是电容的容抗和电感的感抗的统称。基于此，封装芯片的电抗特性是封装芯片的容抗和感抗相关的特性，其与电容和电感相关。更进一步的，本实施例的封装芯片的电抗特性包括封装芯片的等效电容或等效电感。

封装芯片的等效电容或等效电感是由封装芯片自身决定的，例如可由封装芯片的封装引脚的大小、数量、封装芯片的材质等因素决定。基于此，在封装芯片形成之后即可确定其等效电容或等效电感。其中，“包括”以及它的任何变形，意图在于覆盖不排他的包含。

本实施例可基于多层电路板的封装芯片的等效电容计算信号孔的个数，也可基于多层电路板的封装芯片的等效电感计算信号孔的个数。因此步骤101可获取封装芯片的等效电容或等效电感。

步骤102：确定多层电路板的信号孔的尺寸或者信号孔的尺寸、焊盘直径以及反焊盘的尺寸。

多层电路板的信号孔的尺寸包括信号孔的高度或信号孔直径。其中信号孔的高度即为信号孔贯穿的线路层的厚度。

焊盘直径可根据引脚孔直径而确定，引脚孔定义为用于封装芯片的引脚插入而进行封装的孔，引脚孔的孔径越大意味着封装芯片的引脚越粗。若选取引脚孔直径为1.0mm，则焊盘直径可为1.1mm。也就是说加工该引脚孔时要留出0.05mm的金属圈。焊盘直径可为引脚孔直径的1.5～3倍，并且焊盘直径可比引脚孔直径至少大0.4mm。

进一步，还可以进一步考虑电路板厂商的加工能力来确定焊盘直径的大小。

特别予以说明的是，引脚孔和信号孔可设置在不同的位置，即在一位置设置引脚孔来封装芯片，在另一位置设置信号孔来导通线路层。当然，引脚孔也可以与信号孔设置在同一位置，例如，在同一位置，上层的线路层设置有引脚孔来进行芯片的封装，并进一步在引脚孔的远离上层的线路层的一端设置有与引脚孔连通的信号孔，该信号孔将该引脚孔上的线路层与信号孔另一侧的线路层电连接。

反焊盘的尺寸指的是多层电路板的负片中铜皮与焊盘之间的距离。在高速电路板设计中，较大的反焊盘尺寸可以减少电容负载，从而可以提高过孔阻抗，减小传输延时。

步骤102需要结合步骤101来确定参数。具体而言：若步骤101获取的是封装芯片的等效电感，则步骤102确定的是多层电路板的信号孔的尺寸，更具体的是确定信号孔的高度和信号孔直径；若步骤101获取的是封装芯片的等效电容，则步骤102确定的是信号孔的尺寸、焊盘直径以及反焊盘的尺寸，更具体的是确定信号孔的高度。

步骤103：根据电抗特性和信号孔的尺寸确定信号孔的个数，或者根据电抗特性、信号孔的尺寸、焊盘直径以及反焊盘的尺寸确定信号孔的个数。

结合步骤101和102可知步骤103包括两种计算信号孔的个数的方法，具体如下：

第一种方法：若步骤101获取的是封装芯片的等效电感，步骤102确定的是信号孔的高度和信号孔直径，则步骤103根据封装芯片的等效电感、信号孔的高度以及信号孔直径确定信号孔的个数。

具体而言，请参阅图2所示，图2是步骤103中根据封装芯片的等效电感、信号孔的高度以及信号孔直径确定信号孔的个数的流程示意图。如图2所示，具体步骤包括：

步骤201：可以下公式(1)获取信号孔的等效电感与信号孔的高度、信号孔直径以及信号孔的个数的关系：

L2＝n*2d*(ln 4d/D-0.75) (1)，

其中，L2为信号孔的等效电感，n为信号孔的个数，d为信号孔的高度，D为信号孔直径。其中，信号孔的个数n为变量。

步骤202，设置信号孔的等效电感等于封装芯片的等效电感，以确定信号孔的个数。

具体而言，首先设置公式(2)：

L1＝L2 (2)，

其中，L1为封装芯片的等效电感，其由封装芯片形成后即可获知。

进一步的，将公式(2)带入公式(1)，得到以下公式(3)：

L1＝n*2d*(ln 4d/D-0.75) (3)，

因此，第一种方法在获取的芯片的等效电感L1、信号孔的高度d、信号孔直径D后即可计算出信号孔的个数n。

第二种方法：若步骤101获取的是封装芯片的等效电容，步骤102确定的是信号孔的高度、焊盘直径以及反焊盘的尺寸，则步骤103根据封装芯片的等效电容、信号孔的高度、焊盘直径以及反焊盘的尺寸来确定信号孔的个数。

具体而言，请参阅图3所示，图3是步骤103中根据封装芯片的等效电容、信号孔的高度、焊盘直径以及反焊盘的尺寸来确定信号孔的个数的流程示意图。如图3所示，具体步骤包括：

步骤301：可根据以下公式(4)获取信号孔的等效电容与焊盘直径、反焊盘尺寸、信号孔的高度以及信号孔的个数的关系：

C2＝n*(1.41*εr*D1*d)/(D2-D1) (4)

其中，C2为信号孔的等效电容，n为信号孔的个数，D1为焊盘直径，D2为反焊盘的尺寸，d为信号孔的高度，εr为多层电路板的相对介电常数。其中，信号孔的个数n为变量。

步骤302：设置信号孔的等效电容等于封装芯片的等效电容，以确定信号孔的个数。

具体首先如下公式(5)：

C1＝C2 (5)

其中，C1为封装芯片的等效电容。

进一步的，将公式(5)带入公式(4)，得到以下公式(6)：

C1＝n*(1.41*εr*D1*d)/(D2-D1) (6)

因此，第二种方法在获取的芯片的等效电容C1、信号孔的高度d、信号孔直径D1、反焊盘直径D2后即可计算出信号孔的个数n。

综上所述，本实施例设置信号孔的等效电感等于封装芯片的等效电感或者设置信号孔的等效电容等于芯片的等效电容，基于该条件来设置信号孔的个数n，可保证在封装芯片封装好之后，线路层的阻抗的连续性，避免了现有技术中封装芯片的等效电容或等效电感与信号孔的等效电容或等效电感不相等而带来的阻抗不连续的情况，从而本实施提高了信号的完整性。

基于本实施例的设计，信号孔的数量通常可大于1个，如图4所示，线路层之间通过M个信号孔进行电连接，其中M>1。

此外，上述步骤中提到的参数，例如信号孔的高度、反焊盘尺寸可以通过常规设置而获得，也可以通过以下实施例根据实际情况计算而获得，具体请参阅如下实施例。

请参阅图5，图5是本申请实施例提供的另一种电路板的制造方法的流程示意图。更具体的是，本实施例提供的是一种设计电路板的信号孔的高度的方法。如图5所示，本实施例的制造方法包括以下步骤：

步骤401：确定信号孔电连接的线路层的电抗特性。

电抗特性是与电抗相关的特性，而电抗是电容的容抗和电感的感抗的统称。基于此，电抗特性是容抗和感抗相关的特性，其与电容和电感相关。更进一步的，本实施例的线路层的电抗特性包括线路层的等效电容或等效电感。

由前文所述可知，信号孔用于电连接多层电路板的线路层。其根据实际情况可连接多个线路层。“多个”的含义是至少两个，例如两个，三个等。

步骤401获取的是信号孔所电连接的所有线路层的电抗特性。可获取信号孔电连接的所有线路层的等效电容，也可以获取信号孔电连接的所有线路层的等效电感。

若获取信号孔电连接的线路层的等效电容。请参阅图6所示，具体包括以下步骤：

步骤501：获取线路层的走线长度、走线宽度、真空介电常数、电路板相对介电常数。

其中，走线长度为信号孔电连接的所有线路层的走线的总长度。各线路层上的走线宽度可设置为一样。

步骤502：预设电连接的线路层之间的高度。

其中，线路层之间的高度与信号孔的高度相等，其为变量。

步骤503：根据走线长度、走线宽度、真空介电常数、电路板相对介电常数以及线路层之间的高度确定线路层的等效电容。

具体可由以下公式(7)获取线路层的等效电容与走线长度、走线宽度、真空介电常数、电路板相对介电常数以及线路层之间的高度的关系：

C1＝(w*s*ε0*εr)/d1 (7)

其中，C1为线路层的等效电容，w为走线宽度，s为走线长度，d1为电连接的线路层之间的高度，其为变量，ε0为真空介电常数，εr为电路板相对介电常数。

若获取信号孔电连接的线路层的等效电感。请参阅图7所示，具体包括以下步骤：

步骤601：获取线路层的走线长度以及走线宽度。

其中，走线长度为信号孔电连接的所有线路层的走线的总长度。各线路层上的走线宽度可设置为一样。

步骤602：根据走线长度和走线宽度确定线路层的等效电感。

具体由以下公式(8)确定线路层的等效电感：

L1＝2s*(ln 2s/w+0.5+0.2235w/s) (8)

其中，L1为线路层的等效电感，w走线宽度，s为走线长度。

步骤402：获取信号孔的直径。

信号孔直径可根据电路板厂商制程能力而设置。

步骤403：根据电抗特性以及信号孔的直径确定信号孔的高度。

结合步骤401，步骤403中包含两种计算信号孔的高度的方法，具体如下：

第一种是步骤401获取的是线路层的等效电容，则步骤403根据线路层的等效电容和信号孔的直径来确定信号孔的高度。

具体而言，首先由以下公式(9)获取信号孔的等效电感与信号孔的高度以及信号孔的直径的关系：

L2＝2d2*(ln 4d2/D-0.75) (9)

其中，L2为信号孔的等效电感，d2为信号孔的高度，其与电连接的线路层之间的高度d1相等，D为信号孔的直径。

进一步的，设置过孔的等效电感等于线路层的等效电容的倒数，即根据公式(7)和公式(9)得到以下公式(10)，从而根据公式(10)确定信号孔的高度d2：

d1/(w*s*ε0*εr)＝2d2*(ln 4d2/D-0.75) (10)

第二种是步骤401获取的是线路层的等效电感，则步骤403根据线路层的等效电感和信号孔的直径来确定信号孔的高度。

具体而言，首先由以上公式(9)获取信号孔的等效电感与信号孔的高度以及信号孔的直径的关系。

进一步的，设置信号孔的等效电感等于线路层的等效电感，即根据公式(8)和公式(9)得到以下公式(11)，从而根据公式(11)确定信号孔的高度d：

2s*(ln 2s/w+0.5+0.2235w/s)＝2d2*(ln 4d2/D-0.75)

(11)。

承前所述，本实施例设置信号孔的等效电感等于电连接的线路层之间的等效电感或者设置信号孔的等效电感等于电连接的线路层之前的等效电容的倒数，基于该条件来设置信号孔的高度，可在电路板制造的前期输出高速信号线的信号孔高度要求，优化了高速信号的信号完整性。

上述步骤中是信号孔的直径为已知参数。其中，在信号孔的高度为已知参数时，还可以进一步设计信号孔的反焊盘尺寸。

请参阅图8，图8是本申请实施例提供的又一种电路板的制造方法的流程示意图。更具体的是，本实施例提供的是一种设计电路板的信号孔的反焊盘尺寸的方法。如图8所示，本实施例的制造方法包括以下步骤：

步骤701：确定信号孔电连接的线路层的电抗特性。

电抗特性是与电抗相关的特性，而电抗是电容的容抗和电感的感抗的统称。基于此，电抗特性是容抗和感抗相关的特性，其与电容和电感相关。更进一步的，本实施例的线路层的电抗特性包括线路层的等效电容或等效电感。

由前文所述可知，信号孔用于电连接多层电路板的线路层。其根据实际情况可连接多个线路层。

步骤701获取的是信号孔所电连接的所有线路层的电抗特性。可获取信号孔电连接的所有线路层的等效电容，也可以获取信号孔电连接的所有线路层的等效电感。

若获取信号孔电连接的线路层的等效电容。请参阅图9所示，具体包括以下步骤：

步骤801：获取线路层的走线长度、走线宽度、真空介电常数、电路板相对介电常数以及电连接的线路层之间的高度。

其中，走线长度为信号孔电连接的所有线路层的走线的总长度。各线路层上的走线宽度可设置为一样。

步骤802：根据走线长度、走线宽度、真空介电常数、电路板相对介电常数以及线路之间的高度确定线路层的等效电容。

具体可由前文的公式(7)获取线路层的等效电容与走线长度、走线宽度、真空介电常数、电路板相对介电常数以及线路层之间的高度的关系。值得说明的是，本实施例中的电连接的线路层之间的高度是已知，即公式(7)中的d1为定量。

若获取信号孔电连接的线路层的等效电感。则如图7所示一样，获取线路层的走线长度以及走线宽度，进一步根据走线长度和走线宽度确定线路层的等效电感。具体由前文的公式(8)确定线路层的等效电感，在此不再赘述。

步骤702：确定信号孔的焊盘直径。

焊盘直径可根据引脚孔直径而确定，引脚孔定义为用于封装芯片的引脚插入而进行封装的孔，引脚孔的孔径越大意味着封装芯片的引脚越粗。若选取引脚孔直径为1.0mm，则焊盘直径可为1.1mm。也就是说加工该引脚孔时要留出0.05mm的金属圈。焊盘直径可为引脚孔直径的1.5～3倍，并且焊盘直径可比引脚孔直径至少大0.4mm。

进一步，还可以进一步考虑电路板厂商的加工能力来确定焊盘直径的大小。

步骤703：根据电抗特性与焊盘直径确定信号孔的反焊盘尺寸。

结合步骤701，步骤703中包含两种计算信号孔的反焊盘尺寸的方法，具体如下：

第一种是步骤701获取的是线路层的等效电容，则步骤703根据线路层的等效电容和焊盘直径来确定信号孔的反焊盘尺寸。

具体而言，由以下公式(12)获取信号孔的等效电容与信号孔的高度、焊盘直径以及信号孔的反焊盘尺寸的关系：

C2＝(1.41*εr*D1*d2)/(D2-D1) (12)

其中，C2为信号孔的等效电容，D1为焊盘直径，d2为信号孔的高度，其与线路层之间的高度d1相等，D2为反焊盘尺寸。

进一步的，设置信号孔的等效电容等于线路层的等效电容，即根据公式(7)和公式(12)得到以下公式(13)，从而根据公式(13)确定反焊盘尺寸：

(w*s*ε0*εr)/d1＝(1.41*εr*D1*d2)/(D2-D1) (13)

第二种是步骤701获取的是线路层的等效电感，则步骤703根据线路层的等效电感和信号孔的直径来确定信号孔的反焊盘尺寸。

具体而言，首先通过获取线路层之间的高度来获取信号孔的高度，并进一步电路板相对介电常数。

进一步，由以上公式(12)获取信号孔的等效电容与信号孔的高度、焊盘直径以及信号孔的反焊盘尺寸的关系。

进一步的，设置信号孔的等效电容的倒数等于线路层的等效电感，即根据公式(8)和公式(12)得到以下公式(13)，从而根据公式(14)确定反焊盘尺寸：

2s*(ln 2s/w+0.5+0.2235w/s)＝(D2-D1)/(1.41*εr*D1*d2)(14)

承前所述，本实施例设置信号孔的等效电容等于电连接的线路层的等效电容或者设置信号孔的等效电容的倒数等于电连接的线路层的等效电感，基于该条件来设置信号孔的反焊盘尺寸，可在电路板制造的前期输出高速信号线的信号孔的反焊盘尺寸要求，优化了高速信号的信号完整性。

本实施例还根据上述的图1、图5以及图8所示的制造方法分别提供对应的多层电路板。图1、图5以及图8所示的制造方法适用于所有高速信号多层电路板的设计。

上述方法均可通过电路板设计装置实现，具体来说，通过一段计算机程序来表示方法的步骤，构建软件结构以实现该计算机程序，并利用硬件设备来执行该计算机程序从而实现上述方法。

对于计算机程序，以软件形式实现并作为独立的产品销售或使用时，可存储在一个电子设备可读取存储介质中，即，本发明还提供一种计算机可读存储介质，其中存储有计算机程序，该计算机程序被处理器执行时实现上述方法的步骤。计算机可读存储介质可以为U盘、光盘、服务器等。

对于硬件结构，可以计算机形成，其包括处理器和存储器，存储器中存储有计算机程序，处理器在执行计算机程序时能够实现上述方法的步骤。

具体来说，相对于图8所示的制造方法，计算机中的处理器能够确定信号孔电连接的线路层的电抗特性；确定信号孔的焊盘直径；根据电抗特性与焊盘直径确定信号孔的反焊盘尺寸。

在确定信号孔的反焊盘尺寸之后，将生产一个文件包，使得电路板的制造装置根据该文件包进行电路板的制造。

类似于上述过程，能够实现图1-9所示方法中的所有步骤。

对于软件结构，上述不同的方法对应不同的程序数据，相应的需要构建不同的软件结构。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (3)

1.一种多层电路板的制造方法，其特征在于，多层电路板的线路层通过信号孔进行电连接，所述制造方法包括：

确定所述信号孔电连接的所述线路层的电抗特性；

确定所述信号孔的焊盘直径；

根据所述电抗特性与所述焊盘直径确定所述信号孔的反焊盘尺寸；

其中，所述线路层的电抗特性包括所述线路层的第一等效电容，所述确定所述信号孔电连接的所述线路层的电抗特性包括：

获取所述线路层的走线长度、走线宽度、真空介电常数、电路板相对介电常数以及电连接的线路层之间的高度；和

由以下关系式获取所述第一等效电容与所述走线长度、走线宽度、真空介电常数、电路板相对介电常数以及所述线路层之间的高度的关系：

C1＝(w*s*ε0*εr)/d1；

其中，所述C1为所述第一等效电容，所述w为所述走线宽度，所述s为所述走线长度，所述d1为电连接的所述线路层 之间的高度，其为变量，所述ε0为所述真空介电常数，所述εr为所述电路板相对介电常数；

其中，所述信号孔的高度与电连接的所述线路层之间的高度d1相等，所述根据所述电抗特性与所述焊盘直径确定所述信号孔的反焊盘尺寸包括：

由以下关系式获取所述信号孔的第二等效电容与所述信号孔的高度、所述焊盘直径以及所述信号孔的反焊盘尺寸的关系：

C2＝(1.41*εr*D1*d2)/(D2-D1)，

其中，所述C2为所述信号孔的第二等效电容，所述D1为所述焊盘直径，所述d2为所述信号孔的高度，所述D2为所述反焊盘尺寸；和

设置所述信号孔的第二等效电容等于所述线路层的第一等效电容，以根据以下关系确定所述反焊盘尺寸：

(w*s*ε0*εr)/d1＝(1.41*εr*D1*d2)/(D2-D1)；或者

所述线路层的电抗特性包括所述线路层的等效电感，所述确定所述信号孔电连接的所述线路层的电抗特性包括：

获取所述线路层的走线长度和走线宽度；和

由以下关系式确定所述等效电感：

L＝2s*(ln 2s/w+0.5+0.2235w/s)；

其中，所述L为所述等效电感，w所述走线宽度，所述s为所述走线长度；

其中，所述根据所述电抗特性与所述焊盘直径确定所述信号孔的反焊盘尺寸包括：

通过获取所述线路层之间的高度来获取所述信号孔的高度，并且获取电路板相对介电常数；

由以下关系式获取所述信号孔的等效电容与所述信号孔的高度、所述焊盘直径以及所述信号孔的反焊盘尺寸的关系：

C＝(1.41*εr*D1*d2)/(D2-D1)，

其中，所述C为所述信号孔的等效电容，所述D1为所述焊盘直径，所述d2为所述信号孔的高度，所述D2为所述反焊盘尺寸，所述εr为所述电路板相对介电常数；和

设置所述信号孔的等效电容的倒数等于所述线路层的等效电感，以根据以下关系确定所述反焊盘尺寸：

2s*(ln 2s/w+0.5+0.2235w/s)＝(D2-D1)/(1.41*εr*D1*d2)。

2.一种多层电路板，其特征在于，所述多层电路板包括多层线路以及电连接所述多层线路的信号孔，所述信号孔的反焊盘尺寸根据权利要求1所述制造方法确定。

3.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1所述制造方法的步骤。

Images