CN113811075A - 一种多层结构的电路板及其制作方法 - Google Patents
一种多层结构的电路板及其制作方法 Download PDFInfo
- Publication number
- CN113811075A CN113811075A CN202111007487.2A CN202111007487A CN113811075A CN 113811075 A CN113811075 A CN 113811075A CN 202111007487 A CN202111007487 A CN 202111007487A CN 113811075 A CN113811075 A CN 113811075A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit board
- pin
- hole
- multilayer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 3
- 238000003780 insertion Methods 0.000 abstract description 23
- 230000037431 insertion Effects 0.000 abstract description 23
- 239000010410 layer Substances 0.000 description 261
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请实施例提供了一种多层结构的电路板及其制作方法。所述多层结构的电路板包括至少三层,即底层、顶层和至少一个中间层。所述至少一个中间层包括第一中间层。在所述多层结构的电路板中,包括用于插入第一元器件的第一引脚的第一引脚插接孔,和用于换层的第一换层孔。其中,第一引脚插接孔用于导通电路板的底层和电路板的顶层,第一换层孔用于导通电路板的底层和电路板的第一中间层。在第一中间层中,第一引脚插接孔与第一换层孔连接。如此,当电路板的底层无法走线时,可以通过中间层进行走线,并避免出现信号反射的问题。
Description
技术领域
本申请涉及电路板技术领域,尤其涉及一种多层结构的电路板及其制作方法。
背景技术
印刷电路板(Printed Circuit Board)是电子设备的基础元器件,在许多技术领域得到了广泛的应用。电路板可以通过引脚插接孔或焊盘承载一个或多个电子元器件。另外,电路板上还可以通过导电材料印刷线路,用于将电子元器件进行导通,实现电子元器件之间的连接,进而构成完成的电路,实现相应的功能。
随着电子设备体积的缩小化与功能的复杂化,电路板的复杂程度越来越高,体积也越来越小。在这种趋势下,多层结构的电路板技术得到的发展。在多层结构的电路板技术中,电路板包括多个走线层,每个走线层均可以进行走线,不同走线层之间可以通过通孔进行导通。如此,可以在一个电路板上实现多个电路的走线。
但是,元器件的引脚长度大多是固定的。如果待插入的引脚过长,电路板上对应的引脚插孔可能会贯通多个走线层,如果引脚走线的位置与引脚贯通的最下层不通,可能存在信号反射的问题。
发明内容
有鉴于此,本申请实施例提供了一种数据处理方法及装置,旨在提供一种能够高效地在边缘节点上部署任务的技术方案。
第一方面,本申请实施例提供了一种多层结构的电路板,所述电路板包括顶层、底层和至少一个中间层,所述至少一个中间层包括第一中间层;所述电路板还包括第一引脚插接孔和第一换层孔;
所述第一引脚插接孔导通所述顶层和所述底层,用于插入第一元器件的第一引脚;
所述第一换层孔导通所述底层和所述第一中间层,所述第一换层孔在所述底层与所述第一引脚插接孔相互导通。
可选地,所述电路板还包括第二孔;
所述第二孔在所述第一中间层与所述第一换层孔相互导通。
可选地,所述第二孔为第二换层孔;所述第二换层孔用于导通所述底层和所述第一中间层。
可选地,所述电路板还包括第二中间层,所述第二中间层位于所述第一中间层和所述底层之间;
所述第二换层孔在所述第二中间层不导通。
可选地,所述电路板还包括第二引脚插接孔;
所述第二引脚插接孔连通所述顶层和所述底层,用于插入第二元器件的第二引脚;
所述第二引脚插接孔在所述底层与所述第二换层孔连接。
可选地,所述电路板还包括第三中间层;
所述第二引脚插接孔在所述第三中间层不导通。
可选地,所述电路板还包括第四中间层;
所述第一引脚插接孔在所述第四中间层不导通。
可选地,所述电路板还包括第五中间层;所述第五中间层位于所述第一中间层和所述底层之间;
所述第一换层孔在所述第五中间层不导通。
可选地,所述第一元器件包括高速连接器。
第二方面,本申请实施例提供了一种电路板制作方法,所述方法包括:
确定第一引脚插接孔和第二引脚插接孔的位置,所述第一引脚插接孔和所述第二引脚插接孔用于导通电路板的顶层和底层,所述电路板还包括第一中间层,所述第一引脚插接孔用于插入第一元器件的第一引脚,所述第二引脚插接孔用于插入第二元器件的第二引脚;
响应于所述第一引脚和所述第二引脚需要连接,且所述底层无法进行走线连接,设置第一换层孔和第二换层孔,所述第一换层孔用于导通所述第一中间层和所述底层,所述第二换层孔用于导通所述第一中间层和所述底层,所述第一换层孔在所述底层与所述第一引脚插接孔连接,所述第二换层孔在所述底层与所述第二引脚插孔连接,所述第一换层孔和所述第二换层孔在所述第一中间层连接。
本申请实施例提供了一种多层结构的电路板及其制作方法。所述多层结构的电路板包括至少三层,即底层、顶层和至少一个中间层。所述至少一个中间层包括第一中间层。在所述多层结构的电路板中,包括用于插入第一元器件的第一引脚的第一引脚插接孔,和用于换层的第一换层孔。其中,第一引脚插接孔用于导通电路板的底层和电路板的顶层,第一换层孔用于导通电路板的底层和电路板的第一中间层。在第一中间层中,第一引脚插接孔与第一换层孔连接。这样,当第一元器件的第一引脚插入第一引脚插接孔之后,来自第一引脚的信号可以从电路板的底层传输到第一换层孔。第一换层孔可以将来自第一引脚的信号从电路板的底层引导到第一中间层。这样,当来自第一引脚的信号需要引导至其他元器件或者引脚时,该信号可以通过第一中间层的走线传输到其他元器件或者引脚。如此,通过第一换层孔将来自电路板的底层信号引导到第一中间层。这样,当电路板的底层无法走线时,可以通过中间层进行走线,并避免出现信号反射的问题。
附图说明
为更清楚地说明本实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的传统的多层结构的电路板的一种结构示意图;
图2为本申请实施例提供的多层结构的电路板的一种结构示意图;
图3为本申请实施例提供的多层结构的电路板的另一种结构示意图;
图4为本申请实施例提供的多层结构的电路板的设计方法的方法流程图。
具体实施方式
下面结合说明书附图对现有技术和本申请实施例提供的多层结构的电路板和制造方法。
首先对传统的多层结构的电路板的引脚插接孔进行介绍。参见图1,该图为传统的电路板的纵向剖面示意图。
在图1所示实施例中,多层结构的电路板可以分为第一层(又称顶层)111、第二层112、第三层113、第四层114和第五层(又称底层)115。此外,多层结构的电路板还包括第一引脚插接孔和第二引脚插接孔(图中均未示出)。第一引脚插接孔可以导通第一层111到第五层115,可以用于插入第一元器件121的第一引脚122,第二引脚插接孔可以导通第一层111到第五层115可以用于插入第二元器件130的第二引脚132。
为了防止信号反射,传统的多层结构的电路板大多在引脚插接孔能够导通的最底层进行走线。也就是说,为了防止信号反射,在图1所示实施例中,可以在第五层115进行走线,即在第五层115将第一引脚插接孔与第二引脚插接孔连接。如此,实现了第一引脚122与第二引脚132之间的连接。
但是,在一些可能的实现方式中,多层结构的电路板可能无法在引脚插接孔能够导通的最底层进行走线,只能在多层结构的电路板的中间层进行走线。例如,在图1所示实施例中,假设第三层113、第四层114和第五层115无法进行走线,那么只能在第二层112进行走线。即通过连接线140将第一引脚122和第二引脚132连接起来。这样,来自第一元器件121的信号可以通过第一引脚122传输到第一引脚插接孔,进而通过连接线140传输到位于第二引脚插接孔的第二引脚132,以使第二元器件131接收到来自第一元器件121的信号。
但是,信号的传播并不是单向的,来自第一元器件121的信号在第一引脚122与连接线140连接的位置既会沿连接线140向第二引脚132传播,也会沿第一引脚122向第五层115的方向传播。向第五层115的方向传播的信号会在第一引脚122的末端发生反射,并在第一引脚122与连接线140连接的位置与来自第一元器件121的信号发生叠加,再从连接线140向第二引脚132传播。由于信号在第一引脚的末端进行反射会消耗时间,在第一引脚122与连接线140连接的位置进行叠加的是不同的信号,而不同信号之间的叠加可能产生信号干扰。因此,如果第一引脚插接孔与第二引脚插接孔之间的连接线不位于第一引脚插接孔的末端,传统的多层结构的电路板可能存在信号干扰的问题。
为了解决传统技术的问题,本申请实施例提供了一种多层结构的电路板及其配置方法,能够在避免信号干扰的情况下使用较浅的中间层进行走线。以下结合说明书附图进行详细介绍。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
参见图2,该图为本申请实施例提供的多层结构的电路板的一种结构示意图。在图1所示实施例中,多层结构的电路板包括第一层211、第二层212、第三层213、第四层214和第五层(又称底层)215。其中,第一层211又称顶层,第五层215又称底层,顶层和底层之间的电路板层可以被称为中间层,即第二层212、第三层213和第四层214可以被称为中间层。在图1所示实施例中,多层结构的电路板包括3个中间层,在一些其他可能的实现方式中,多层结构的电路板可以包括一个或多个中间层。
需要说明的是,在本申请实施例提供的技术方案中,所述“顶层”既可以指代多层结构的电路板中第一层,也可以指代多层结构的电路板中第一引脚插接孔的首端所在的电路板层。同样,所述“底层”既可以指代多层结构的电路板中最后层,也可以指代多层结构的电路板中第一引脚插接孔的末端所在的电路板层。本申请实施例对此不做限定。
如图1所示,作为顶层的第一层211和作为底层第五层215之间贯通有第一引脚插接孔216,用于在第一引脚插接孔216的位置将多层结构的电路板的顶层和底层导通。在本申请实施例中,第一引脚插接孔可以用于插入元器件的引脚。例如可以用于插入第一元器件221的第一引脚222。这样,来自第一元器件221的信号可以经第一引脚222传输到第一引脚插接孔216,并通过多层结构的电路板中的走线传输至其他模块或元器件。同样,第一元器件221也可以通过第一引脚222接收到其他设备或元器件发送的信号。
除了第一引脚插接孔以外,在本申请实施例中,多层结构的电路板还包括第一换层孔,第一换层孔的一端位于第一引脚插接孔的最底层,另一端位于多层结构的电路板的中间层。也就是说,如果第一引脚插接孔贯通多层结构的电路板的顶层和顶层,那么第一换层孔可以是多层结构的电路板的第一中间层到第一电路板的底层之间的换层孔。其中,第一中间层可以是多层结构的电路板中任意一个中间层。
例如,在图1所示的实施例中,多层结构的电路板还包括第一换层孔217,第一换层孔用于导通第五层215和作为第一中间层的第二层212。在第五层215中,第一换层孔217与第一引脚插接孔216连接。
这样,即使多层结构的电路板的底层(即第五层215)无法进行长距离的走线,通过位于第一引脚插接孔216边缘的第一换层孔217可以将来自第一元器件221的第一引脚222的信号从第五层215导通至多层结构的电路板的第一中间层(即第二层212)。这样,如果需要将第一引脚222连接至其他元器件或者模块,从第二层212进行走线即可,既不会产生信号干扰,也无需在多层结构的电路板的底层进行走线。
在一些可能的实现方式中,第一中间层可能具有第二孔,第二孔在第一中间层与第一换层孔导通,用于将第一元器件的第一引脚与其他模块或设备连接。
在一些可能的实现方式中,第二孔可以是引脚插孔。当第二孔为引脚插孔时,第二孔可以用于导通第一中间孔和顶层,用于将第一元器件的引脚与其他元器件连接。
而在一些其他可能的实现方式中,第二孔可以是换层孔,又称第二换层孔。那么,第二换层孔可以在底层或除第一中间层以外的其他中间层与第二引脚插接孔连接。第二引脚插接孔用于插入第二元器件的第二引脚。这样,实现了第一元器件的第一引脚与第二元器件的第二引脚之间的连接。
具体地,参见图3,该图为本申请实施例提供的另一种多层结构的电路板的结构示意图。在图2所示实施例的基础上,所述多层结构的电路板还包括第二引脚插接孔218和第二换层孔219。其中,第二引脚插接孔218用于插入第二元器件231的第二引脚232,并导通多层结构的电路板的第一层211和第五层215。第二换层孔219用于导通作为第一中间层的第二层212,和第二引脚插接孔218导通的最底层,即第五层215。在第五层,第二换层孔219与第二引脚插接孔218连接,在第二层212,第二化才能空219与第一换层孔217连接。这样,第一元器件221的第一引脚222通过第一引脚插接孔216、第一换层孔217、第二换层孔219和第二引脚插接孔218,和插入第二引脚插接孔218的第二元器件231的第二引脚连接。在避免信号干扰,且不在第五层进行走线的前提下,实现了第一引脚和第二引脚的连接。
可选地,在一些可能的实现方式中,前述第一元器件和/或第二元器件可以是高速连接器,例如可以是压接连接器,贴片连接器和通孔焊接连接器中的任意一种或多种。
可选地,在一些可能的实现方式中,为了避免信号产生感染,第一引脚插接孔和第二引脚插接孔在除顶层和底层以外的其它层不导通,第一换层孔和第二换层孔在除第一中间层和底层以外的其他层不导通。
也就是说,如果所述电路板还包括第三中间层,那么所述第二引脚插接孔在所述第三中间层不导通。如果所述电路板还包括第四中间层,那么所述第一引脚插接孔在所述第四中间层不导通。如果所述电路板还包括第五中间层,且所述第五中间层位于所述第一中间层和所述底层之间,那么所述第一换层孔在所述第五中间层不导通。如果所述电路板还包括第二中间层,且所述第二中间层位于所述第一中间层和所述底层之间,那么所述第二换层孔在所述第二中间层不导通。
除此以外,本申请实施例还提供了一种多层结构的电路板的设计方法。该方法可以应用于计算机设备,能够根据用户的需求和电路板的实际限制自动调整电路板的结构。
具体地,参见图4,该图为本申请实施例提供的一种多层结构的电路板的设计方法的方法流程图,包括:
S401:确定第一引脚插接孔和第二引脚插接孔的位置。
在对多层结构的电路板进行设计之前,可以先获取用户的需求。其中,用户需求可以包括第一引脚插接孔的位置和第二引脚插接孔的位置。第一引脚插接孔用于插入第一元器件的第一引脚,第二引脚插接孔用于插入第二元器件的第二引脚。
在本申请实施例中,第一引脚的长度和第二引脚的长度大于多层结构的电路板中单个电路板层的厚度。也就是说,第一引脚插接孔和第二引脚插接孔用于导通多层结构的电路板。可选地,所述第一引脚插接孔和所述第二引脚插接孔用于导通电路板的顶层和底层。
S402:响应于第一引脚和第二引脚需要导通,且底层无法进行走线连接,设置第一换层孔和第二换层孔。
如果第一引脚和第二引脚需要进行连接,且多层结构的电路板的底层无法进行长距离的走线,导致无法通过采用所述多层结构的电路板的底层进行走线的手段,将第一引脚和第二引脚连接。那么,可以在多层结构的电路板中设置第一换层孔和第二换层孔。其中,所述第一换层孔用于导通所述第一中间层和所述底层,所述第二换层孔用于导通所述第一中间层和所述底层,所述第一换层孔在所述底层与所述第一引脚插接孔连接,所述第二换层孔在所述底层与所述第二引脚插孔连接,所述第一换层孔和所述第二换层孔在所述第一中间层连接。
关于多层结构的电路板中结构的具体描述可以参见前文,这里不再赘述。
本申请实施例提供了一种多层结构的电路板及其制作方法。所述多层结构的电路板包括至少三层,即底层、顶层和至少一个中间层。所述至少一个中间层包括第一中间层。在所述多层结构的电路板中,包括用于插入第一元器件的第一引脚的第一引脚插接孔,和用于换层的第一换层孔。其中,第一引脚插接孔用于导通电路板的底层和电路板的顶层,第一换层孔用于导通电路板的底层和电路板的第一中间层。在第一中间层中,第一引脚插接孔与第一换层孔连接。这样,当第一元器件的第一引脚插入第一引脚插接孔之后,来自第一引脚的信号可以从电路板的底层传输到第一换层孔。第一换层孔可以将来自第一引脚的信号从电路板的底层引导到第一中间层。这样,当来自第一引脚的信号需要引导至其他元器件或者引脚时,该信号可以通过第一中间层的走线传输到其他元器件或者引脚。如此,通过第一换层孔将来自电路板的底层信号引导到第一中间层。这样,当电路板的底层无法走线时,可以通过中间层进行走线,并避免出现信号反射的问题
本申请实施例中提到的“第一引脚插接孔”、“第一换层孔”、“第二引脚插接孔”和“第二换层孔”等名称中的“第一”、“第二”只是用来做名字标识,并不代表顺序上的第一、第二。
通过以上的实施方式的描述可知,本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加通用硬件平台的方式来实现。基于这样的理解,本申请的技术方案可以以软件产品的形式体现出来,该计算机软件产品可以存储在存储介质中,如只读存储器(英文:read-only memory,ROM)/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者诸如路由器等网络通信设备)执行本申请各个实施例或者实施例的某些部分所述的方法。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上所述仅是本申请示例性的实施方式,并非用于限定本申请的保护范围。
Claims (10)
1.一种多层结构的电路板,其特征在于,所述电路板包括顶层、底层和至少一个中间层,所述至少一个中间层包括第一中间层;所述电路板还包括第一引脚插接孔和第一换层孔;
所述第一引脚插接孔导通所述顶层和所述底层,用于插入第一元器件的第一引脚;
所述第一换层孔导通所述底层和所述第一中间层,所述第一换层孔在所述底层与所述第一引脚插接孔相互导通。
2.根据权利要求1所述的电路板,其特征在于,所述电路板还包括第二孔;
所述第二孔在所述第一中间层与所述第一换层孔相互导通。
3.根据权利要求2所述的电路板,其特征在于,所述第二孔为第二换层孔;所述第二换层孔用于导通所述底层和所述第一中间层。
4.根据权利要求3所述的电路板,其特征在于,所述电路板还包括第二中间层,所述第二中间层位于所述第一中间层和所述底层之间;
所述第二换层孔在所述第二中间层不导通。
5.根据权利要求3所述的电路板,其特征在于,所述电路板还包括第二引脚插接孔;
所述第二引脚插接孔连通所述顶层和所述底层,用于插入第二元器件的第二引脚;
所述第二引脚插接孔在所述底层与所述第二换层孔连接。
6.根据权利要求5所述的电路板,其特征在于,所述电路板还包括第三中间层;
所述第二引脚插接孔在所述第三中间层不导通。
7.根据权利要求1-6任一项所述的电路板,其特征在于,所述电路板还包括第四中间层;
所述第一引脚插接孔在所述第四中间层不导通。
8.根据权利要求1-6任一项所述的电路板,其特征在于,所述电路板还包括第五中间层;所述第五中间层位于所述第一中间层和所述底层之间;
所述第一换层孔在所述第五中间层不导通。
9.根据权利要求1所述的电路板,其特征在于,所述第一元器件包括高速连接器。
10.一种电路板制作方法,其特征在于,所述方法包括:
确定第一引脚插接孔和第二引脚插接孔的位置,所述第一引脚插接孔和所述第二引脚插接孔用于导通电路板的顶层和底层,所述电路板还包括第一中间层,所述第一引脚插接孔用于插入第一元器件的第一引脚,所述第二引脚插接孔用于插入第二元器件的第二引脚;
响应于所述第一引脚和所述第二引脚需要连接,且所述底层无法进行走线连接,设置第一换层孔和第二换层孔,所述第一换层孔用于导通所述第一中间层和所述底层,所述第二换层孔用于导通所述第一中间层和所述底层,所述第一换层孔在所述底层与所述第一引脚插接孔连接,所述第二换层孔在所述底层与所述第二引脚插孔连接,所述第一换层孔和所述第二换层孔在所述第一中间层连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111007487.2A CN113811075A (zh) | 2021-08-30 | 2021-08-30 | 一种多层结构的电路板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111007487.2A CN113811075A (zh) | 2021-08-30 | 2021-08-30 | 一种多层结构的电路板及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113811075A true CN113811075A (zh) | 2021-12-17 |
Family
ID=78941936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111007487.2A Pending CN113811075A (zh) | 2021-08-30 | 2021-08-30 | 一种多层结构的电路板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113811075A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114567968A (zh) * | 2022-01-24 | 2022-05-31 | 中航光电科技股份有限公司 | 一种能提高asaac背板si性能的背板布线结构及布线方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6417747B1 (en) * | 2001-08-23 | 2002-07-09 | Raytheon Company | Low cost, large scale RF hybrid package for simple assembly onto mixed signal printed wiring boards |
CN102196656A (zh) * | 2010-03-04 | 2011-09-21 | 纬创资通股份有限公司 | 电路布局方法及利用此方法的布局电路 |
US20130101251A1 (en) * | 2011-10-24 | 2013-04-25 | Hitachi, Ltd. | Optical Module and Multilayer Substrate |
WO2016017024A1 (ja) * | 2014-08-01 | 2016-02-04 | 株式会社日立製作所 | 回路基板、電子機器及び実装構造 |
CN205320364U (zh) * | 2015-11-13 | 2016-06-15 | 唐水 | 一种pcb板结构 |
-
2021
- 2021-08-30 CN CN202111007487.2A patent/CN113811075A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6417747B1 (en) * | 2001-08-23 | 2002-07-09 | Raytheon Company | Low cost, large scale RF hybrid package for simple assembly onto mixed signal printed wiring boards |
CN102196656A (zh) * | 2010-03-04 | 2011-09-21 | 纬创资通股份有限公司 | 电路布局方法及利用此方法的布局电路 |
US20130101251A1 (en) * | 2011-10-24 | 2013-04-25 | Hitachi, Ltd. | Optical Module and Multilayer Substrate |
WO2016017024A1 (ja) * | 2014-08-01 | 2016-02-04 | 株式会社日立製作所 | 回路基板、電子機器及び実装構造 |
CN205320364U (zh) * | 2015-11-13 | 2016-06-15 | 唐水 | 一种pcb板结构 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114567968A (zh) * | 2022-01-24 | 2022-05-31 | 中航光电科技股份有限公司 | 一种能提高asaac背板si性能的背板布线结构及布线方法 |
CN114567968B (zh) * | 2022-01-24 | 2024-08-27 | 中航光电科技股份有限公司 | 一种能提高asaac背板si性能的背板布线结构及布线方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7154049B2 (en) | Apparatus for crosstalk compensation in a telecommunications connector | |
US8063316B2 (en) | Split wave compensation for open stubs | |
CN101790277B (zh) | 用于制作印刷电路板的方法、印刷电路板及装置 | |
US9806474B2 (en) | Printed circuit board having high-speed or high-frequency signal connector | |
US7301103B2 (en) | Printed-wiring board, printed-circuit board and electronic apparatus | |
WO2013029041A2 (en) | High performance printed circuit board | |
US6024587A (en) | High speed circuit interconnection apparatus | |
US10925151B2 (en) | Systems and methods for providing a high speed interconnect system with reduced crosstalk | |
CN108882557B (zh) | Pcb板的背钻方法、装置及设备 | |
US20040214466A1 (en) | Joint connector of printed circuit board and manufacturing method thereof | |
US9788415B2 (en) | Circuit board, electronic device, and method of manufacturing circuit board | |
CN113811075A (zh) | 一种多层结构的电路板及其制作方法 | |
US7088200B2 (en) | Method and structure to control common mode impedance in fan-out regions | |
US20080087460A1 (en) | Apparatus and method for a printed circuit board that reduces capacitance loading of through-holes | |
US20180084652A1 (en) | Implementing backdrilling elimination utilizing via plug during electroplating | |
JP5686009B2 (ja) | 基板ユニット、及び、基板ユニットの製造方法 | |
CN105636338A (zh) | 柔性电路板走线结构及移动终端 | |
CN112616245B (zh) | 加速处理器加速卡及其制作方法 | |
CN110611990A (zh) | 印刷电路板组合及应用所述印刷电路板组合的电子装置 | |
US6137061A (en) | Reduction of parasitic through hole via capacitance in multilayer printed circuit boards | |
US20190289724A1 (en) | Multilayer circuit board and method of manufacturing the same | |
CN217591200U (zh) | 高速信号主板及电子设备 | |
CN112888199A (zh) | 一种多层pcb板引脚插孔开设方法 | |
CN114050428A (zh) | 信号获取装置和系统 | |
US20080110668A1 (en) | Telecommunication connector PCB layout |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211217 |
|
RJ01 | Rejection of invention patent application after publication |