CN102196656A - 电路布局方法及利用此方法的布局电路 - Google Patents

电路布局方法及利用此方法的布局电路 Download PDF

Info

Publication number
CN102196656A
CN102196656A CN 201010117628 CN201010117628A CN102196656A CN 102196656 A CN102196656 A CN 102196656A CN 201010117628 CN201010117628 CN 201010117628 CN 201010117628 A CN201010117628 A CN 201010117628A CN 102196656 A CN102196656 A CN 102196656A
Authority
CN
China
Prior art keywords
hole
circuit
electronic building
building brick
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010117628
Other languages
English (en)
Other versions
CN102196656B (zh
Inventor
陈胤语
吕慧玲
巫文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wistron Corp
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Priority to CN 201010117628 priority Critical patent/CN102196656B/zh
Publication of CN102196656A publication Critical patent/CN102196656A/zh
Application granted granted Critical
Publication of CN102196656B publication Critical patent/CN102196656B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种电路布局方法及利用此方法的布局电路。该电路布局方法用于一多层印刷电路板,该方法包括以下步骤:设置至少一电子组件;标记至少一电路组件符号,其中该至少一电路组件符号包括至少一换层孔及至少一接地孔,并且该至少一接地孔邻近于该至少一换层孔;电性连接该至少一电子组件与该至少一换层孔,以形成一信号传输路径;自动电性连接该至少一电子组件与该至少一接地孔;以及将该至少一接地孔与该多层印刷电路板的一接地层电性连接,以形成一信号回路路径。本发明的信号回路范围明显较小。

Description

电路布局方法及利用此方法的布局电路
技术领域
本发明涉及一种电路布局方法及利用此方法的布局电路,特别是一种设定接地孔以限制信号回路路径的电路布局方法及布局电路。
背景技术
随着现今的科技发展,目前的通信产品日益多任务与微型化,产品内的印刷电路板的可用面积也相对缩小。如此一来,会造成电子组件与布线的密度提高,使得工程师在电路布局时的难度增加,进而产生许多电路布局设计上的盲点。
接着请参考图1,图1为先前技术的信号传输路径的示意图。
在先前技术中,多层印刷电路板90包括第一层90a、第二层90b、第三层90c以及第四层90d。第一层90a用以设置第一电子组件91a及第二电子组件91b,第四层90d为接地层。第一电子组件91a及第二电子组件91b之间藉由第一换层孔92a及第二换层孔92b以经由第二层90b传输信号,以形成一信号传输路径A。其中第一电子组件91a可为时钟产生器,用以产生一时钟信号至第二电子组件91b。同时第一电子组件91a及第二电子组件91b必须要经过信号回路路径B才能形成一完整的回路。而在理想状况下,回路信号会沿着原传输路径,亦即信号传输路径A返回。但实际上,回路信号很可能直接连接到接地层的第四层90d,亦即形成图1中的信号回路路径B。如此一来,会使得回路的范围增大,回路的电感值增加,而造成信号传输延迟。尤其以时钟信号而言,甚至可能会造成天线效应而产生辐射,以影响到其他的电子组件。
因此,有必要发明一种新的电路布局方法与布局电路以解决先前技术的缺失。
发明内容
本发明的主要目的是在提供一种电路布局方法,可设定接地孔以限制信号回路路径的效果。
本发明的另一主要目的是在提供一种利用此方法的布局电路。
为达到上述的目的,本发明的电路布局方法用于一多层印刷电路板,该方法包括以下步骤:设置至少一电子组件;标记至少一电路组件符号,其中该至少一电路组件符号包括至少一换层孔及至少一接地孔,并且该至少一接地孔邻近于该至少一换层孔;电性连接该至少一电子组件与该至少一换层孔,以形成一信号传输路径;自动电性连接该至少一电子组件与该至少一接地孔;以及将该至少一接地孔与该多层印刷电路板的一接地层电性连接,以形成一信号回路路径。
本发明的布局电路适用于一多层印刷电路板,该布局电路包括至少一电子组件以及至少一电路组件符号,该至少一电子组件设置于该多层印刷电路板上;该至少一电路组件符号包括至少一换层孔及至少一接地孔,该至少一换层孔设置于该多层印刷电路板上并电性连接该至少一电子组件,该至少一电子组件利用该至少一换层孔在该多层印刷电路板上构成一信号传输路径;该至少一接地孔设置于该多层印刷电路板上并电性连接到该多层印刷电路板的一接地层;其中该至少一换层孔设置后,该至少一接地孔自动设置于邻近该至少一换层孔处,并自动与该至少一电子组件电性连接,该至少一电子组件经由该至少一接地孔以构成一信号回路路径。
本发明的信号回路范围明显较小,因此能有效防止先前技术中所发生的问题。
附图说明
图1为先前技术的多层印刷电路板的信号传输路径示意图。
图2为本发明的布局电路的实施例的示意图。
图3根据图2,为本发明的布局电路用于多层印刷电路板的侧面示意图。
图4为本发明的电路布局方法的步骤流程图。
主要组件符号说明:
先前技术                         多层印刷电路板10
多层印刷电路板90                 第一层10a
第一层90a                        第二层10b
第二层90b                        第三层10c
第三层90c                        第四层10d
第四层90d                        第一电子组件21
第一电子组件91a                  第二电子组件22
第二电子组件91b                  第一换层孔31
第一换层孔92a                    第二换层孔32
第二换层孔92b                    第一接地孔41
信号传输路径A                    第二接地孔42
信号回路路径B                    电路组件符号51、52
信号传输路径A
本发明                           信号回路路径B
布局电路1                        连接线L
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举出本发明的具体实施例,并配合所附附图,作详细说明如下。
以下请一并参考图2到图3,关于本发明的布局电路的相关示意图,其中图2为本发明的布局电路的实施例的示意图,图3根据图2,为本发明的布局电路用于多层印刷电路板的侧面示意图。
本发明的布局电路1适用于多层印刷电路板10,用以连接设置于多层印刷电路板10上的多个电子组件,以形成完整的电路。其中多层印刷电路板10以具有四层的电路板为例进行说明,但本发明并不以此类型的多层印刷电路板10为限。多层印刷电路板10的第一层10a用以设置电子组件,并利用第一层10a、第二层10b以及第三层10c传输电性信号。而多层印刷电路板10的第四层10d则为接地层,用以传输接地信号以形成一回路。
本发明的布局电路1可包括多个电子组件、多个换层孔以及多个接地孔,并可利用一布线软件来制作出布局电路1。以下以图2的实施例为例进行说明。如图2所示,本发明的布局电路1包括第一电子组件21、第二电子组件22、第一换层孔31、第二换层孔32、第一接地孔41以及第二接地孔42。其中第一换层孔31与第一接地孔41包含于电路组件符号51内,第二换层孔32与第二接地孔42包含于电路组件符号52内。
第一电子组件21及第二电子组件22设置于多层印刷电路板10的第一层10a上,其中第一电子组件21可为时钟产生器,用以产生一时钟信号到第二电子组件22。
第一电子组件21及第二电子组件22之间藉由连接线L电性连接。但在第一层10a上可能具有其他的电子组件,而使得第一电子组件21及第二电子组件22无法在第一层10a上直接经由连接线L连接,因此布局电路1增加第一换层孔31与第二换层孔32,使得第一电子组件21及第二电子组件22的连接线L要经由第二层10b才能电性连接。如此一来即可形成信号传输路径A。并且为了方便判读及实现布局电路1,还可在连接线L标示出经过的层数(图未示)。由于上述利用换层孔以进行连接线L连接的方式已被相关领域的技术人员所熟悉,故在此不再赘述。
在邻近第一换层孔31与第二换层孔32处还具有第一接地孔41与第二接地孔42。第一接地孔41与第二接地孔42与第一电子组件21及第二电子组件22电性连接,并直接与接地的第四层10d电性连接,以传递回路信号。在布线软件中的换层孔与接地孔可视为包含于同一电路组件符号中,如图2中的电路组件符号51与52。亦即布局电路1设置换层孔时,布线软件会同时设置接地孔。其中第一接地孔41与第二接地孔42分别邻近于第一换层孔31与第二换层孔32,并且与换层孔之间的距离可依照个别的换层孔的大小而定,本发明并不以此为限。如此一来,回路信号得以直接连接至接地的第四层10d,即可限定信号的传输路径,以形成一信号回路路径B。
接着请参考图4,图4为本发明的电路布局方法的步骤流程图。此处需注意的是,以下虽以用于多层印刷电路板10的布局电路1为例说明本发明的电路布局的方法,但本发明的电路布局的方法并不以使用在布局电路1为限。
当要设定布局电路1时,首先可利用布线软件进行步骤401:设置至少一电子组件。
首先本发明的布局电路1会先设置至少一电子组件于多层印刷电路板10的第一层10a上。以下以布局电路1设置第一电子组件21及第二电子组件22为例进行说明。
其次进行步骤402:标记至少一电路组件符号,其中至少一电路组件符号包括至少一换层孔及至少一接地孔,并且至少一接地孔邻近于至少一换层孔。
当第一电子组件21及第二电子组件22无法直接在第一层10a藉由连接线L电性连接时,则必须在第一层10a上的适当位置标示出电路组件符号51及电路组件符号52。此时布线软件可以自动设定换层孔与接地孔包含于同一电路组件符号中,亦即第一换层孔31与第一接地孔41包含于电路组件符号51内,第二换层孔32与第二接地孔42包含于电路组件符号52。即如图2所示。如此一来,当设置换层孔时,布局电路1上即同时设置接地孔。
接着进行步骤403:电性连接至少一电子组件与至少一换层孔以形成一信号传输路径。
此时将第一换层孔31及第二换层孔32分别与第一电子组件21及第二电子组件22电性连接。即代表连接线L必须要通过第二层10b。如此一来,第一电子组件21的信号即可经过第二层10b以顺利传输至第二电子组件22,并形成信号传输路径A。
接着进行步骤404:自动电性连接至少一电子组件与至少一接地孔。
接着布局电路1可藉由布线软件自动将第一接地孔41及第二接地孔42分别与第一电子组件21及第二电子组件22电性连接,以传递回路信号。其中第一接地孔41及第二接地孔42分别位于邻近于第一换层孔31及第二换层孔32处,并且第一接地孔41及第二接地孔42之间的距离根据第一换层孔31及第二换层孔32的大小来决定。
最后进行步骤405:将至少一接地孔与多层印刷电路板的一接地层电性连接,以形成一信号回路路径。
如图3所示,最后将第一接地孔41及第二接地孔42直接电性连接到接地的第四层10d,即可形成信号回路路径B。如此一来,即可限制从第二电子组件22传出的回路信号的传输路径,以缩小信号回路的范围。
此处需注意的是,本发明的电路布局的方法并不以上述的步骤次序为限,只要能达到本发明的目的,上述的步骤次序亦可加以改变。
如此一来,相比较于图1中先前技术的信号回路,本发明在图3所示的信号回路范围明显较小,因此能有效防止先前技术中所发生的问题。
综上所陈,本发明无论就目的、手段及功效,处处均显示其迥异于公知技术的特征,恳请审查员明察,早日赐准专利,使嘉惠社会,实感德便。惟应注意的是,上述诸多实施例仅是为了便于说明而举例而已,本发明所要求保护的权利范围自然应当以权利要求书的范围所述为准,而非仅限于上述实施例。

Claims (5)

1.一种电路布局方法,用于一多层印刷电路板,该方法包括以下步骤:
设置至少一电子组件;
标记至少一电路组件符号,其中该至少一电路组件符号包括至少一换层孔及至少一接地孔,并且该至少一接地孔邻近于该至少一换层孔;
电性连接该至少一电子组件与该至少一换层孔,以形成一信号传输路径;
自动电性连接该至少一电子组件与该至少一接地孔;以及
将该至少一接地孔与该多层印刷电路板的一接地层电性连接,以形成一信号回路路径。
2.如权利要求1所述的电路布局方法,还包括以下步骤:
根据该至少一换层孔的大小以决定与该至少一接地孔之间的距离。
3.一种布局电路,适用于一多层印刷电路板,该布局电路包括:
至少一电子组件,设置于该多层印刷电路板上;以及
至少一电路组件符号,该电路组件符号包括:
至少一换层孔,设置于该多层印刷电路板上并电性连接该至少一电子组件,该至少一电子组件利用该至少一换层孔在该多层印刷电路板上构成一信号传输路径;以及
至少一接地孔,设置于该多层印刷电路板上并电性连接到该多层印刷电路板的一接地层;其中该至少一换层孔设置后,该至少一接地孔自动设置于邻近该至少一换层孔处,并自动与该至少一电子组件电性连接,该至少一电子组件经由该至少一接地孔以构成一信号回路路径。
4.如权利要求3所述的布局电路,其中该至少一换层孔的大小用以决定与该至少一接地孔之间的距离。
5.如权利要求3所述的布局电路,其中该至少一电子组件至少包括一时钟产生器。
CN 201010117628 2010-03-04 2010-03-04 电路布局方法及利用此方法的布局电路 Expired - Fee Related CN102196656B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010117628 CN102196656B (zh) 2010-03-04 2010-03-04 电路布局方法及利用此方法的布局电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010117628 CN102196656B (zh) 2010-03-04 2010-03-04 电路布局方法及利用此方法的布局电路

Publications (2)

Publication Number Publication Date
CN102196656A true CN102196656A (zh) 2011-09-21
CN102196656B CN102196656B (zh) 2013-01-30

Family

ID=44603841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010117628 Expired - Fee Related CN102196656B (zh) 2010-03-04 2010-03-04 电路布局方法及利用此方法的布局电路

Country Status (1)

Country Link
CN (1) CN102196656B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077285A (zh) * 2013-01-18 2013-05-01 浪潮电子信息产业股份有限公司 一种增加回路的双孔设计方法
CN107734833A (zh) * 2017-10-27 2018-02-23 郑州云海信息技术有限公司 一种优化高速信号过孔处回流路径的方法
CN113811075A (zh) * 2021-08-30 2021-12-17 浪潮(山东)计算机科技有限公司 一种多层结构的电路板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949953A (zh) * 2006-11-01 2007-04-18 华为技术有限公司 一种印刷电路板的布线方法及印刷电路板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949953A (zh) * 2006-11-01 2007-04-18 华为技术有限公司 一种印刷电路板的布线方法及印刷电路板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《DSP接口电路设计与编程》 20031130 苏涛等 DSP接口电路设计与编程 西安电子科技大学 156页第8-29行、155页第1段 1-5 , *
《PCB和电磁兼容设计(第2版)》 20080630 江思敏等 PCB和电磁兼容设计(第2版 机械工业出版社 44页第2段 1-5 , *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077285A (zh) * 2013-01-18 2013-05-01 浪潮电子信息产业股份有限公司 一种增加回路的双孔设计方法
CN107734833A (zh) * 2017-10-27 2018-02-23 郑州云海信息技术有限公司 一种优化高速信号过孔处回流路径的方法
CN113811075A (zh) * 2021-08-30 2021-12-17 浪潮(山东)计算机科技有限公司 一种多层结构的电路板及其制作方法

Also Published As

Publication number Publication date
CN102196656B (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
US8022309B2 (en) Flexible printed circuit board
US8270180B2 (en) Printed circuit board
CN101706696B (zh) 触控面板的制作方法以及母板
CN102548225A (zh) 一种pcb板的制作方法
EP1347674A3 (en) Technique for reducing the number of layers in a multilayer circuit board
CN101309559B (zh) 多层印刷电路板及其设计方法和终端产品主板
CN101394707B (zh) 软性电路板
CN102196656B (zh) 电路布局方法及利用此方法的布局电路
CN110719690A (zh) 高速多层pcb板叠层以及布线方法
CN104427756A (zh) 多层混压印刷电路板
CN103533746A (zh) 改进叠层结构的高密度互连集成印制电路板及其制作方法
CN106535472B (zh) 一种pcb及信号传输系统
CN107196038A (zh) 包括基片集成波导的信号装置
US9635752B2 (en) Printed circuit board and electronic device
CN106507580B (zh) 一种pcb及信号传输系统
CN105101642B (zh) 一种增加多层pcb板金属箔面积的方法及多层pcb板
CN104837294A (zh) 一种柔性电路板及其制备方法和显示装置
CN107278029A (zh) 电子装置和栅格阵列模块
CN104752851B (zh) 一种系统
CN201830551U (zh) 印制电路板、通信模块及通信装置
CN111295040B (zh) 一种pcb板及其布设方法、装置及存储介质
CN103298247A (zh) 电路板及其制作方法
CN102497732A (zh) 一种pcb拼接板
CN204392681U (zh) 多面印制电路板
CN103458610B (zh) 印制电路板的基板及印制电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130130

Termination date: 20210304