CN109831877B - 一种印制电路板的制作方法、印制电路板及电子设备 - Google Patents
一种印制电路板的制作方法、印制电路板及电子设备 Download PDFInfo
- Publication number
- CN109831877B CN109831877B CN201910214590.0A CN201910214590A CN109831877B CN 109831877 B CN109831877 B CN 109831877B CN 201910214590 A CN201910214590 A CN 201910214590A CN 109831877 B CN109831877 B CN 109831877B
- Authority
- CN
- China
- Prior art keywords
- wiring
- layer
- preset number
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000005553 drilling Methods 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910000679 solder Inorganic materials 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请提供了一种印制电路板的制作方法,所述印制电路板包括器件层和多层布线层,所述器件层上布置第一预设数目焊球阵列封装BGA芯片,所述方法包括:将布线所需的背钻孔分为第二预设数目类别;根据所述第二预设数目类别确定包含所述背钻孔的布线层的总层数;以所述器件层为第一层,按照所述背钻孔的深度由深至浅的顺序依次进行逐层布线;先布线的所述布线层的所述背钻孔靠近所述BGA芯片,后布线的布线层的所述背钻孔远离所述BGA芯片。利用该方法能够避免BGA芯片中高速信号在PCB内部出线时因太多的线跨过背钻孔层面而造成的信号损耗,还能整理线序,减少布线层面,降低印制电路板的制作难度。本申请还提供了一种印制电路板及电子设备。
Description
技术领域
本申请涉及硬件封装技术领域,尤其涉及一种印制电路板的制作方法、印制电路板及电子设备。
背景技术
随着当前服务器的功能越来越强大,服务器内部信号的传输速率日益提升,因此对服务器传输高速信号性能的要求也越来越高。但由于服务器PCB(Printed CircuitBoard,印制电路板)上封装的芯片也越来越密集,PCB中的BGA(Ball Grid Array,焊球阵列封装)芯片布线的信号性能成为影响服务器传输高速信号性能的重要因素。
目前从服务器PCB中BGA芯片出线时一般采用扇出(Fanout)的方式,高速信号通过通孔以实现换层传输时受到过孔残段(via-stub)的影响,进而导致PCB上传输的高速信号出现失真。因此为了减少信号损耗,需要通过背钻的加工方式减少过孔残段的影响,但因为背钻的制程的缘故,背钻孔比普通过孔的口径更大大,造成背钻区域用于布线和铺铜的面积减小,同时背钻后的孔需要避开布线和铜箔更远的距离,使得在BGA芯片所在区域出线困难,导致布线布局混乱,还可能造成出线时大量的布线跨过背钻孔层面造成高速信号损耗。
发明内容
为了解决现有技术存在的上述技术问题,本申请提供了一种印制电路板的制作方法、印制电路板及电子设备。能够避免BGA芯片中高速信号在PCB内部出线时因太多的线跨过背钻孔层面而造成的信号损耗,还能整理线序,减少布线层面,降低印制电路板的制作难度。
本申请提供了一种印制电路板的制作方法,所述印制电路板包括器件层和多层布线层,所述器件层上布置第一预设数目焊球阵列封装BGA芯片,所述方法包括:
将布线所需的背钻孔分为第二预设数目类别;
根据所述第二预设数目类别确定包含所述背钻孔的布线层的总层数;
以所述器件层为第一层,按照所述背钻孔的深度由深至浅的顺序依次进行逐层布线;先布线的所述布线层的所述背钻孔靠近所述BGA芯片,后布线的布线层的所述背钻孔远离所述BGA芯片。
可选的,所述将布线所需的背钻孔分为第二预设数目类别包括:
预先获取布线所需的第三预设数目的所述背钻孔;
将所述第三预设数目的所述背钻孔按照孔的深度分为第二预设数目类别;所述第二预设数目类别中的每一类至少包括一个背钻孔。
可选的,所述根据所述第二预设数目类别确定包含所述背钻孔的布线层的总层数包括:
每层所述布线层至多包括第四预设数目的背钻孔;
根据所述第二预设数目类别中的每一类包含的背钻孔数目与所述第四预设数目的数量关系,确定所述第二预设数目类别中的每一类所需布线层的层数,进而确定包含所述背钻孔的布线层的总层数。
可选的,当存在不包含所述背钻孔的布线层时,布线层的总层数为包含所述背钻孔的布线层的总层数与不包含所述背钻孔的布线层总层数之和。
可选的,当存在不包含背钻孔的布线层时,在对包含所述背钻孔的布线层进行布线之前,所述方法还包括:
对所述不包含所述背钻孔的布线层优先布线。
可选的,对包含背钻孔的布线层布线时,布线层的走线方向为远离所述BGA芯片的方向。
本申请实施例还提供了一种印制电路板,所述印制电路板包括:器件层和多层布线层;所述器件层上布置焊球阵列封装BGA芯片;所述印制电路板采用上述任一项所述的方法制作。
本申请实施例还提供了一种电子设备,所述电子设备上的全部或部分印制电路板采用上述任一项所述的方法制作。
与现有技术相比,本申请所述方法至少具有以下优点:
本申请所述的方法在布线时,首先将布线所需的背钻孔分为第二预设数目类别;然后根据所述第二预设数目类别确定包含所述背钻孔的布线层的总层数;以所述器件层为第一层,按照所述背钻孔的深度由深至浅的顺序依次进行逐层布线;先布线的所述布线层的所述背钻孔靠近所述BGA芯片,后布线的布线层的所述背钻孔远离所述BGA芯片。即布线时靠近器件层的背钻孔位置更加靠近电子器件,同时也优先布线,靠近器件层的背钻孔的孔深度较深,孔径更大,优先布线可以避免其他高速信号绕过该较深的背钻孔时产生布线困难的问题,有效减小了不同布线层之间的布线干扰。
利用本申请提供的方法,能够避免BGA芯片中高速信号在PCB内部出线时因太多的线跨过背钻孔层面而造成的信号损耗,还能整理线序,减少布线层面,降低印制电路板的制作难度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请提供的现有技术BGA外层出线的示意图;
图2为本申请提供的现有技术BGA内层出线的示意图;
图3为本申请提供的高速信号线布线钻孔示意图;
图4为本申请提供的高速信号线出线在两孔中间的示意图;
图5为本申请提供的现有技术背钻密集区域的示意图;
图6为本申请提供的现有技术布线区域背钻示意图;
图7为本申请实施例一提供的一种印制电路板的制作方法的流程图;
图8为本申请实施例一提供的布线区域背钻示意图;
图9为本申请实施例一提供的布线示意图一;
图10为本申请实施例一提供的布线示意图二;
图11为本申请实施例一提供的布线示意图三;
图12为本申请实施例三提供的一种电子设备的示意图。
具体实施方式
为了使本领域技术人员更好地理解本申请实施例提供的技术方案,下面先介绍该印制电路板的制作方法的应用场景。
参见图1,该图为本申请提供的现有技术BGA外层出线的示意图。
参见图2,该图为本申请提供的现有技术BGA内层出线的示意图。
如图1和图2所示,目前PCB中的BGA信号布线排列时采用按组排列的方式,同组布线排列在一个区域内,通孔扇出时通组布线集中在某几层中间出线而并不对出线的顺序进行排列。
参见图3,该图为本申请提供的高速信号线布线钻孔示意图。
高速信号线布线时采用通孔和背钻的方式,根据厂商的制程要求,背钻孔的孔径尺寸比通孔的尺寸大,因此在设计PCB的时候布线和铺铜时到背钻孔的距离需要比到普通通孔的距离大才能保证背钻的制程要求,因此在同样的BGA中,背钻区域的布线和铺铜的面积都会比普通的通孔区域更小。
参见图4,该图为本申请提供的高速信号线出线在两孔中间的示意图。
高速信号线出线在两孔中间时,布线的相邻层有地线平面屏蔽,当背钻孔比较深时,那么铜避开铜的距离加大,布线之间可能会出现没有地线平面参考的情况,进而引起布线的阻抗不连续,导致传输高速信号的损耗加大。
参见图5,该图为本申请提供的现有技术背钻密集区域的示意图。
当BGA布线密集时,出线顺序的不固定会造成布线时多次穿过背钻区域,如果BGA出线外部的通孔背钻较深,导致BGA内部向外部出线时布线困难,有时需要增加布线长度,或者增加布线层,造成了成本的增加。
为了解决现有技术存在的上述问题,本申请实施例提供了一种印制电路板的制作方法,通过调整BGA中高速信号线的出现方式以减少高速信号在传输过程中的消耗。
参见图6,该图为本申请提供的现有技术布线区域背钻示意图。
图中器件层602上布置BGA芯片601,器件层602和布线层603一共20层,包括9个背钻孔,对于编号为1、5、6、8的背钻孔所穿过的布线层进行布线时,会出现图5所示的情况,即为了绕过同层的背钻孔,导致出线时布线困难,有时需要增加布线长度,不仅造成了成本的增加,还可能增加高速信号的损耗。
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
实施例一:
本申请实施例一提供了一种印制电路板的制作方法,下面结合附图具体说明。
参见图7,该图为本申请实施例一提供的一种印制电路板的制作方法的流程图。
该方法制作的印制电路板包括器件层和多层布线层,所述器件层上布置第一预设数目焊球阵列封装BGA芯片,为了方便说明,本申请实施例中以器件层上布置一个焊球阵列封装BGA芯片为例进行说明。
本申请实施例所述方法包括以下步骤:
S701:将布线所需的背钻孔分为第二预设数目类别。
布线时预先对布线所需的背钻孔进行分类,将需要在同样的布线层布线的背钻孔分为一类,假设布线所需的背钻孔数量为第三预设数目,分类后的类别总数为第二预设数目,则第三预设数目大于或等于第二预设数目,第二预设数目类别中的每一类至少包括一个背钻孔,同时可以使同一类别的背钻孔的深度相同,则第二预设数目的类别代表了第二预设数目中不同的背钻孔深度。
进一步的,所述将布线所需的背钻孔分为第二预设数目类别具体包括:
预先获取布线所需的第三预设数目的所述背钻孔;
将所述第三预设数目的所述背钻孔按照孔的深度分为第二预设数目类别;所述第二预设数目类别中的每一类至少包括一个背钻孔。
S702:根据所述第二预设数目类别确定包含所述背钻孔的布线层的总层数。
包含所述背钻孔的布线层即指被至少一个背钻孔穿过的布线层,可以根据制作需求结合第二预设数目类别确定包含所述背钻孔的布线层的总层数。
在一种可能的实现方式中,第二预设数目类别可以对应第二预设数目个包含所述背钻孔的布线层,但考虑到第二预设数目类别的每个类别包括的所述背钻孔的数量不相同,对于某些类别包括的所述背钻孔的数量可能庞大,依然会导致布线层内走线困难。
因此在另一种可能的实现方式中,首先设置每层所述布线层至多包括第四预设数目的背钻孔,避免每层布线层包含过多的背钻孔;根据所述第二预设数目类别中的每一类包含的背钻孔数目与所述第四预设数目的数量关系,确定所述第二预设数目类别中的每一类所需布线层的层数,进而确定包含所述背钻孔的布线层的总层数。
举例说明,当第四预设数目的取值为3时,即每层所述布线层至多包括3个背钻孔,当第二预设数目类别中的一类包含的背钻孔数目为2时,该类的背钻孔布线时可以同时位于同一层;当第二预设数目类别中的一类包含的背钻孔数目为4时,该类的背钻孔布线时无法同时位于同一层,此时需要占用两层布线层,可以在一层布线层上包括3个背钻孔,另一层布线层上包括1个背钻孔,也可以两层布线层上均包括2个背钻孔。
S703:以所述器件层为第一层,按照所述背钻孔的深度由深至浅的顺序依次进行逐层布线;先布线的所述布线层的所述背钻孔靠近所述BGA芯片,后布线的布线层的所述背钻孔远离所述BGA芯片。
参见图8,该图为本申请实施例一提供的布线区域背钻示意图。
结合附图说明,以器件层802为第一层逐层布线,布线后BGA内部高速信号线出线时受到同布线层上背钻孔影响明显减少。
当存在不包含所述背钻孔的布线层时,布线层的总层数为包含所述背钻孔的布线层的总层数与不包含所述背钻孔的布线层总层数之和,所述方法还包括:
对所述不包含所述背钻孔的布线层优先布线,即图8中标号L1-L5之间的布线层。
进一步的,对包含背钻孔的布线层布线时,布线层的走线方向为远离所述BGA芯片的方向。
还可以依次参见图9-图11,图9-图11为布线层数逐层增加时布线的示意图。
背钻孔深度较深的布线层先布线,同时使走线顺序为从芯片下部向布线层的四周延伸,若将图9-图11所示的布线层叠加,即图9所示布线层在最上方,图10所示布线层在中间,图11所示布线层在最下方,则下方的布线层出现不会影响到上方的布线层出线。
本申请实施例一提供的方法在布线时,首先将布线所需的背钻孔分为第二预设数目类别;然后根据所述第二预设数目类别确定包含所述背钻孔的布线层的总层数;以所述器件层为第一层,按照所述背钻孔的深度由深至浅的顺序依次进行逐层布线;先布线的所述布线层的所述背钻孔靠近所述BGA芯片,后布线的布线层的所述背钻孔远离所述BGA芯片。即布线时靠近器件层的背钻孔位置更加靠近电子器件,同时也优先布线,靠近器件层的背钻孔的孔深度较深,孔径更大,优先布线可以避免其他高速信号绕过该较深的背钻孔时产生布线困难的问题,有效减小了不同布线层之间的布线干扰。
利用本申请实施例一提供的方法,能够避免BGA芯片中高速信号在PCB内部出线时因太多的线跨过背钻孔层面而造成的信号损耗,还能整理线序,减少布线层面,降低印制电路板的制作难度。
实施例二:
基于上述实施例提供的印制电路板的制作方法,本申请实施例二还提供了一种印刷电路板,该印制电路板的结构具体可以参见图8所示。
所述印制电路板包括:器件层和多层布线层,所述器件层上布置焊球阵列封装BGA芯片,该印刷电路板采用实施例一所述的方法制作,在此不再赘述。
利用本申请实施例提供的印刷电路板,能够避免BGA芯片中高速信号在PCB内部出线时因太多的线跨过背钻孔层面而造成的信号损耗,还能整理线序,减少布线层面。
实施例三:
基于上述实施例提供的印制电路板的制作方法,本申请实施例三还提供了一种电子设备,下面结合附图具体说明。
参见图12,该图为本申请实施例三提供的一种电子设备的示意图。
电子设备1200上包括印制电路板1201。
该电子设备1200上的全部或部分印制电路板采用上述实施例一所述的方法制作。
该电子设备可以为服务器、笔记本电脑等通信类或消费类电子产品,本申请对此不做具体限定。
由于该电子设备上的全部或部分印制电路板采用上述实施例一所述的方法制作,能够避免BGA芯片中高速信号在PCB内部出线时因太多的线跨过背钻孔层面而造成的信号损耗,还能整理线序,减少布线层面,同时减小了高速信号传输时的损耗。
应当理解,在本申请中,“至少一个(项)”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,用于描述关联对象的关联关系,表示可以存在三种关系,例如,“A和/或B”可以表示:只存在A,只存在B以及同时存在A和B三种情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b或c中的至少一项(个),可以表示:a,b,c,“a和b”,“a和c”,“b和c”,或“a和b和c”,其中a,b,c可以是单个,也可以是多个。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元及模块可以是或者也可以不是物理上分开的。另外,还可以根据实际的需要选择其中的部分或者全部单元和模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上所述仅是本申请的具体实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。
Claims (6)
1.一种印制电路板的制作方法,其特征在于,所述印制电路板包括器件层和多层布线层,所述器件层上布置第一预设数目焊球阵列封装BGA芯片,所述方法包括:
将布线所需的背钻孔分为第二预设数目类别;
根据所述第二预设数目类别确定包含所述背钻孔的布线层的总层数;
以所述器件层为第一层,按照所述背钻孔的深度由深至浅的顺序依次进行逐层布线;先布线的所述布线层的所述背钻孔靠近所述BGA芯片,后布线的布线层的所述背钻孔远离所述BGA芯片;
所述根据所述第二预设数目类别确定包含所述背钻孔的布线层的总层数包括:
每层所述布线层至多包括第四预设数目的背钻孔;
根据所述第二预设数目类别中的每一类包含的背钻孔数目与所述第四预设数目的数量关系,确定所述第二预设数目类别中的每一类所需布线层的层数,进而确定包含所述背钻孔的布线层的总层数;
所述将布线所需的背钻孔分为第二预设数目类别包括:
预先获取布线所需的第三预设数目的所述背钻孔;
将所述第三预设数目的所述背钻孔按照孔的深度分为第二预设数目类别;所述第二预设数目类别中的每一类至少包括一个背钻孔。
2.根据权利要求1所述的印制电路板的制作方法,其特征在于,当存在不包含所述背钻孔的布线层时,布线层的总层数为包含所述背钻孔的布线层的总层数与不包含所述背钻孔的布线层总层数之和。
3.根据权利要求1所述的印制电路板的制作方法,其特征在于,当存在不包含背钻孔的布线层时,在对包含所述背钻孔的布线层进行布线之前,所述方法还包括:
对所述不包含所述背钻孔的布线层优先布线。
4.根据权利要求1所述的印制电路板的制作方法,其特征在于,对包含背钻孔的布线层布线时,布线层的走线方向为远离所述BGA芯片的方向。
5.一种印制电路板,其特征在于,所述印制电路板包括:器件层和多层布线层;所述器件层上布置焊球阵列封装BGA芯片;所述印制电路板采用权利要求1-4任一项所述的方法制作。
6.一种电子设备,其特征在于,所述电子设备上的全部或部分印制电路板采用权利要求1-4任一项所述的方法制作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910214590.0A CN109831877B (zh) | 2019-03-20 | 2019-03-20 | 一种印制电路板的制作方法、印制电路板及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910214590.0A CN109831877B (zh) | 2019-03-20 | 2019-03-20 | 一种印制电路板的制作方法、印制电路板及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109831877A CN109831877A (zh) | 2019-05-31 |
CN109831877B true CN109831877B (zh) | 2020-09-29 |
Family
ID=66870875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910214590.0A Active CN109831877B (zh) | 2019-03-20 | 2019-03-20 | 一种印制电路板的制作方法、印制电路板及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109831877B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170561A (ja) * | 2008-01-15 | 2009-07-30 | Panasonic Corp | 配線基板およびその製造方法 |
CN102053650B (zh) * | 2009-11-06 | 2013-09-18 | 无锡江南计算技术研究所 | 背板系统及背板信号线布线方法 |
CN108347821A (zh) * | 2017-12-29 | 2018-07-31 | 加弘科技咨询(上海)有限公司 | 用于bga的高速线扇出方法及应用该方法的印制电路板 |
-
2019
- 2019-03-20 CN CN201910214590.0A patent/CN109831877B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109831877A (zh) | 2019-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9622339B2 (en) | Routing design for high speed input/output links | |
JP5034095B2 (ja) | プリント配線基板および電子装置 | |
US20180184524A1 (en) | Mixed ball grid array pitch for integrated circuit package | |
US10897810B2 (en) | High speed signal fan-out method for BGA and printed circuit board using the same | |
JP6452270B2 (ja) | プリント回路板および電子機器 | |
JPH07152823A (ja) | 多層プリント回路基板の製造方法 | |
CN107896418A (zh) | 一种光模块 | |
US10636741B2 (en) | Printed wiring board | |
CN103870619A (zh) | 布线检查系统及方法 | |
CN101389183A (zh) | 一种差分信号线的贯孔区域设计系统及方法 | |
CN115510801A (zh) | 一种数据传输系统、方法、装置及存储介质 | |
CN109831877B (zh) | 一种印制电路板的制作方法、印制电路板及电子设备 | |
CN110728108A (zh) | 一种超高速SerDes电路系统参数配置方法 | |
US20050251777A1 (en) | Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias | |
CN107734828B (zh) | 一种pcb板差分信号线布线结构及布线方法 | |
Liu et al. | 112G PAM4/56G NRZ interconnect design for high channel count packages | |
US20140312488A1 (en) | Method of manufacturing wiring board unit, method of manufacturing insertion base, wiring board unit, and insertion base | |
CN102625568B (zh) | 具有均衡化串扰的电路互连 | |
CN115101497B (zh) | 一种集成电路封装体、印制电路板、板卡和电子设备 | |
CN113435154B (zh) | 一种芯片及其pin出线设计方法 | |
US11147161B2 (en) | Package to printed circuit board transition | |
US20040189418A1 (en) | Method and structure for implementing enhanced differential signal trace routing | |
CN210641126U (zh) | 一种pcb板 | |
CN214177635U (zh) | 一种印制电路板 | |
CN217643830U (zh) | 一种印制电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |