JP4963051B2 - 信号伝送ケーブルのコネクタ - Google Patents

Description

本発明は、信号伝送ケーブルと接続されるコネクタに関する。

近年の半導体集積回路の高速化、高機能化に伴って、半導体集積回路間の信号の伝送レートは上昇の一途をたどっている。たとえば、ＨＤＭＩ（High Definition Multimedia Interface）規格の信号伝送では、１ＧＨｚを超える周波数を有する差動のシリアル信号を生成し、信号伝送ケーブルを介して、別の半導体集積回路へと信号を伝送する。

半導体集積回路は、プリント基板上に実装されるのが一般的であるため、プリント基板上に敷設された配線から、信号伝送ケーブルに対して信号を出力するためには、基板接続用のコネクタが必要となる。基板接続用のコネクタは、プリント基板上の配線パターンと、はんだによって接続され、信号伝送ケーブル内の信号線と、プリント基板上の配線パターンを接続する機能を果たす。従来において、このような基板接続用のコネクタは、単独の部品として製造、市販されており、半導体集積回路が実装される電子機器等の設計者は、使用する信号伝送ケーブルに対応したコネクタを利用して、半導体集積回路が入出力する信号を、信号伝送ケーブルに入出力していた。

ところが、基板接続用のコネクタを利用すると、プリント基板との接続に使用されるはんだや、コネクタ内部の信号線等が有する寄生容量、寄生抵抗、寄生インダクタンスが、信号の伝送特性に影響を及ぼし、高速なデータ伝送を阻害する要因となっていた。基板接続用のコネクタを利用すると、インピーダンスに不整合が生ずるため、信号の不要輻射が発生し、ＥＭＩ（Electro Magnetic Interference）の法規制値を満足することが困難となるという問題も生ずる。かかる問題は、伝送すべき信号の伝送レートが上昇するほど顕著となる。

本発明はこうした課題に鑑みてなされたものであり、その目的のひとつは、高速な信号伝送が可能な、伝送ケーブルのコネクタの提供にある。

本発明のある態様によれば、信号を伝送する伝送ケーブルに接続されるコネクタが提供される。このコネクタは、基板と、その基板上に形成されたパターン配線を含んで構成される。伝送ケーブルを介して伝送される信号を入出力する半導体チップが実装される基板の一部は、接続相手の伝送ケーブルと嵌合する形状にて形成される。パターン配線は、本コネクタと接続相手の伝送ケーブルとの嵌合部と、半導体チップの信号の入出力用の端子と、の間を結線するよう基板上に敷設される。パターン配線は、嵌合部において、本コネクタが伝送ケーブルと接続された状態にて、伝送ケーブルから引き出される接続ピンと接触する形状を有する。

本発明によれば、コネクタが基板と一体に形成され、基板接続用のコネクタが不要となるため、不要な寄生容量等を削減することができ、高速な信号伝送が可能となる。

はじめに、本発明の実施の形態に係るコネクタ、それを利用した信号伝送装置の概要について説明する。
本発明のある態様によれば、信号を伝送する伝送ケーブルに接続されるコネクタが提供される。このコネクタは、伝送ケーブルを介して伝送される信号を入出力する半導体チップが実装される基板であって、その一部が、接続相手の伝送ケーブルと嵌合する形状にて形成された基板と、本コネクタと接続相手の伝送ケーブルとの嵌合部と、半導体チップの信号の入出力用の端子と、の間を結線するよう基板上に敷設されたパターン配線と、を備える。パターン配線は、嵌合部において、本コネクタが伝送ケーブルと接続された状態で、伝送ケーブルから引き出される接続ピンと接触する形状を有する。

本明細書において、「信号を入出力する」とは、信号の入力または出力の少なくとも一方を行うことを意味し、必ずしも入力と出力の両方を行う必要はない。
この態様によると、半導体チップが実装される基板の一部およびパターン配線が、伝送ケーブルと接続されるコネクタとして機能するため、伝送ケーブルと半導体チップ間に、基板接続用のコネクタを実装する必要がなくなる。その結果、不要な寄生容量等が削減され、高速な信号伝送が実現できる。

ある態様において、基板は多層基板であって、パターン配線はその表層に敷設されており、パターン配線と隣接する配線層には、少なくともパターン配線とオーバーラップする領域に接地パターンが形成されてもよい。

この場合、パターン配線をマイクロストリップライン、あるいはストリップラインとして形成することができるため、基板の誘電体層の厚み、誘電率、パターン配線の幅、厚みをパラメータとして、信号の伝送経路の特性インピーダンスの設計を高精度で行うことが可能となる。また、基板の上面および下面に、パターン配線を敷設する場合には、接地パターンを設けることにより、両面のパターン配線間のクロストークを抑制することができる。

ある態様において、パターン配線は、その特性インピーダンスが、接続相手の伝送ケーブルの特性インピーダンスとなるように形成されてもよい。この場合、不要な信号の反射が抑制されるため、信号品質が改善し、より高い伝送レートを実現することができる。

ある態様において、伝送ケーブルは、複数の信号を伝送するものであり、パターン配線は、嵌合部において、複数の信号に対してそれぞれ設けられ、かつ設けられた配線部分が互いに隣接するように形成されてもよい。
パターン配線を隣接して敷設することにより、ＨＤＭＩやＤＶＩ（Digital Visual Interface）、ＵＳＢ（Universal Seral Bus）等の規格に準拠したケーブルのコネクタを構成することができる。

別の態様において、伝送ケーブルは、複数の信号を伝送するものであって、本コネクタとの嵌合部において、伝送ケーブルの接続ピンは２列に配置されていてもよい。このとき、パターン配線はそれぞれの信号に対応して設けられており、１列目の接続ピンと接続されるパターン配線は、嵌合部において、基板の表層に敷設され、２列目の接続ピンと接続されるパターン配線は、嵌合部において、基板の裏面に敷設されてもよい。
この態様によれば、内部の信号線の本数が多い伝送ケーブルのコネクタを提供することができる。

伝送ケーブルは、ＨＤＭＩ（High Definition Multimedia Interface）規格に準拠したケーブルであり、本コネクタの基板に実装される半導体チップは、ＨＤＭＩ信号を入出力してもよい。

ある態様において、コネクタは、基板上の嵌合部に実装されたハウジングをさらに備えてもよい。この場合、ケーブルとコネクタの嵌合性が高まる。また、ハウジングを導体で形成することにより、シールドとして機能させることもできるため、信号品質をより改善することができる。

本発明の別の態様によれば、メイン基板上に実装された第１半導体チップから出力されるパラレル信号をパラレルシリアル変換し、接続された伝送ケーブルに対して出力する信号伝送装置が提供される。この信号伝送装置は、メイン基板上に実装され、その一部が、接続相手の伝送ケーブルと嵌合する形状を有するサブ基板と、サブ基板上に実装され、第１半導体チップから出力されるパラレル信号をパラレルシリアル変換し、出力端子からシリアルの信号を出力する第２半導体チップと、を備える。サブ基板上には、本信号伝送装置と接続相手の伝送ケーブルとの嵌合部と、信号伝送用半導体チップの出力端子と、の間を結線するパターン配線が形成され、当該パターン配線は、嵌合部において、本信号伝送装置が前記伝送ケーブルと接続された状態にて、伝送ケーブルから引き出される接続ピンと接触する形状を有する。

この態様によれば、サブ基板の嵌合部が、伝送線路とのコネクタとして機能するため、シリアルの信号を、基板接続用のコネクタを介することなく、伝送ケーブルへと送出することができ、高速な信号伝送が可能となる。

本発明のさらに別の態様も、コネクタである。このコネクタは、伝送ケーブルと嵌合する形状で形成された部分を有する基板と、基板の表面に、一端が、伝送ケーブルとの接続時において、当該伝送ケーブル内の配線と接触するように形成され、他端が、半導体集積回路の信号の入出力用の端子と接続されるランドとして形成されたパターン配線と、を備える。

なお、以上の構成要素の任意の組合せ、本発明の表現を、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

（第１の実施の形態）
第１の実施の形態では、デジタル信号を伝送する伝送ケーブルに接続されるコネクタについて説明する。まず、本実施の形態に係るコネクタについて説明する前に、前提となる接続相手の伝送ケーブルについて説明する。図１は、第１の実施の形態に係るコネクタの接続相手となる伝送ケーブル１００の外観図である。本実施の形態において、接続対象の伝送ケーブルはＨＤＭＩ規格に準拠したものとして説明するが、これに限定されるものではなく、ＤＶＩ、ＵＳＢなど別の規格の規格であってもよい。

図１の伝送ケーブル１００は、接続部１０２、ハウジング１０４、ケーブル１０６を備える。ケーブル１０６は、その内部に、信号線の本数に応じた配線（不図示）と、シールド（不図示）を備える。配線とシールドは、絶縁体によって被覆されている。ハウジング１０４は、ユーザが伝送ケーブル１００を、接続先のコネクタに接続する際に、ハンドリングが容易となるような形状で形成される。

接続部１０２は、接続先のコネクタと嵌合する部分であり、絶縁部１１２、シールド１１４、複数の接続ピン１０８を備える。絶縁部１１２の外周は、金属のシールド１１４で覆われている。シールド１１４は接続先のコネクタを介して接地され、ケーブル１０６内部のシールドと接続される。絶縁部１１２は開口されており、開口部１１０が形成される。開口部１１０には、接続相手のコネクタが挿入される。絶縁部１１２の開口部１１０の内壁には、複数の接続ピン１０８が設けられている。接続ピン１０８は、ケーブル１０６の内部の信号線ごとに設けられており、各接続ピン１０８が、接続先のコネクタの端子と接触することにより、伝送ケーブル１００とコネクタが電気的に接続され、信号の伝送が可能となる。なお、本実施の形態において、接続ピン１０８は、接続先のコネクタとの接続箇所、すなわち接続部１０２において、２列に配置されている。図１には、絶縁部１１２の開口部１１０の内壁のうち、下面に設けられた接続ピン１０８のみが示されるが、内壁の上面にも、同様の接続ピン１０８が設けられている。以下、開口部１１０の内壁の上面の接続ピン１０８を、１０８Ｕと記し、下面の接続ピン１０８を、１０８Ｌと称し、必要に応じて区別する。ＨＤＭＩ規格の場合、上面の接続ピン１０８Ｕは９本、下面の接続ピン１０８Ｌは１０本である。

図２は、第１の実施の形態に係るコネクタ１０の構成を示す斜視図である。このコネクタ１０は、図１の伝送ケーブル１００と接続されるものである。本実施の形態に係るコネクタ１０は、基板１２、パターン配線１６を含んで構成される。

基板１２は、いわゆるプリント基板であって、この基板上に、ＬＳＩなどの半導体チップや、抵抗、キャパシタ、フィルタ、あるいはＥＳＤ（Electro-static Discharge）保護素子などの回路部品を実装するためのランドパターンや、これらの回路部品を電気的に接続するためのパターン配線が形成される。なお、図２には、コネクタ１０を構成するパターン配線のみが示されており、その他のパターン配線やランドパターンは省略されている。基板１２の材料としては、エポキシを主成分とするＦＲ４やＢＴレジンなどを好適に用いることができる。なお、図２に示されるパターン配線は、その経路上に回路部品が接続可能に形成されていてもよい。

基板１２には、伝送ケーブルを介して伝送される信号を入出力する半導体チップ（不図示）が実装される。図２には、半導体チップが実装される領域が実装領域１８として示されている。実装領域１８に実装される半導体チップは、入力された信号を、ＨＤＭＩ規格の伝送信号に変換して送受信する専用の機能ＩＣ（Integrated Circuit）、あるいはＨＤＭＩ規格の伝送信号を送受信する機能を有するＤＳＰ（Digital Signal Processor）である。

基板１２は、その一部が、図１の接続相手の伝送ケーブルと嵌合するような形状にて形成される。以下、この部分を嵌合部１４と称する。具体的には、基板１２の嵌合部１４は、図１の絶縁部１１２に設けられた開口部１１０と嵌合可能なサイズで構成される。すなわち、基板１２の嵌合部１４における厚みｄは、図１の開口部１１０の高さＹと略同一であり、嵌合部１４の幅Ｗは、図１の開口部１１０の幅Ｘと略同一となる。

基板１２上には、パターン配線１６が、上側の第１実装面と、その裏面（図２では不可視）である第２実装面に、複数本づつ形成される。以下、第１実装面のパターン配線１６を、１６Ｕと、第２実装面のパターン配線１６を、１６Ｌと称し、必要に応じて区別する。第１実装面のパターン配線１６Ｕは、接続ピン１０８Ｕと接続され、第２実装面のパターン配線１６Ｌは、接続ピン１０８Ｌと接続される。

図２に示される各パターン配線１６Ｕは、コネクタ１０と接続相手の伝送ケーブル１００との嵌合部１４と、実装領域１８に実装される半導体チップの伝送信号の入出力用の端子と、の間を結線するように敷設される。図２において、パターン配線１６は直線のパターンで形成されるが、一部において曲げられていてもよい。

本実施の形態において、パターン配線１６の一端は、半導体チップの信号入出力用の端子が接続されるランドパターン（端子）として機能する。また、パターン配線１６Ｕの他端は、伝送ケーブル１００の接続ピン１０８Ｕとのコンタクト素子として機能する。パターン配線１６Ｕの嵌合部１４内の形状は、伝送ケーブル１００との接続状態において、伝送ケーブル１００から引き出される配線、すなわち、接続ピン１０８Ｕと接触する形状を有している。

さらに、コネクタ１０は、接続相手の伝送ケーブル１００との嵌合性を高めるために、基板１２の嵌合部１４に実装されたハウジング（不図示）をさらに備えることが好ましい。ハウジングと基板１２との接続は特に限定されるものではなく、はんだ、ねじなどの接続手段を用いて基板１２と接続する。ハウジングは、市販の基板接続用コネクタのハウジングを流用してもよい。

基板１２は、多層基板として形成されることが好ましく、本実施の形態に係る基板１２は、４層の配線層と、各配線層間に形成された３層の誘電体層を含む。便宜的に、図２に示される上側の第１実装面から、その裏面である第２実装面に向かって積層される配線層および絶縁層を、順に、第１配線層、第１誘電体層、第２配線層、第２誘電体層、第３配線層、第３誘電体層、第４配線層とよぶ。

図３（ａ）〜（ｄ）は、図２の基板１２の第１〜第４配線層を示す図である。すなわち、図３（ａ）に示される第１配線層３０のパターンは、図２の９本のパターン配線１６Ｕを含む。パターン配線１６Ｕは、銅で形成し、その上に金メッキを施すのが好ましい。さらに、第１配線層３０は、複数のランド２２を備える。ランド２２は、第４配線層３６のパターン配線１６Ｌそれぞれに、ビアホールを介して接続される。したがって、ランド２２は、１０個設けられる。図３（ａ）では、第１配線層３０のランド２２がパターン配線１６Ｕと隣接する位置に配置されているが、実際のレイアウトでは適宜、図２の実装領域１８に実装される半導体チップの伝送信号の入出力用端子の位置に配置する。ランド２２およびパターン配線１６Ｕの実装領域１８側の一端の位置および形状は、半導体チップのパッケージに応じて決定する。たとえば、ＢＧＡ（Ball Grid Array）パッケージであれば、はんだボールの直下に形成し、リードフレームパッケージであれば、リードの先端と接触する位置に形成する。

また、図３（ｄ）に示される第４配線層３６は、１０本のパターン配線１６Ｌを含む。各パターン配線１６Ｌの一端は、第１配線層３０まで信号を引き上げるためのビアホール２８が接続されるコンタクトとして機能する。ビアホール２８は、第１配線層３０から第４配線層３６まで貫通するように設けられている。

図３（ｂ）、（ｃ）の第２配線層３２、第３配線層３４は、主にグランド層であり、第１配線層３０および第４配線層３６に形成される複数のパターン配線１６Ｕ、１６Ｌとオーバーラップする領域に、グランドパターン３８、４０が形成されている。グランドパターン３８、４０は、互いに図示しないビアホールで接続されている。さらに、第２配線層３２、第３配線層３４には、第４配線層３６のパターン配線１６Ｌから第１配線層３０のランド２２を接続するビアホール２８のためのビアコンタクト２４、２６が設けられる。

また、パターン配線１６Ｕ、１６Ｌのうち、グランド線として機能する配線は、必要に応じて、グランドパターン３８、４０と図示しないビアホールを介して接続される。

本実施の形態において、パターン配線１６Ｕ、１６Ｌは、それぞれ隣接するグランドパターン３８、４０を接地導体としたマイクロストリップラインとなる。パターン配線１６Ｕ、１６Ｌの線幅、および第１誘電体層および第３誘電体層の厚み、誘電率は、特性インピーダンスが、ＨＤＭＩ規格の伝送ケーブル１００の特性インピーダンスである１００Ωと一致するように設計する。

以上のように構成されたコネクタ１０によれば、以下の利点を得ることができる。
本実施の形態に係るコネクタ１０では、伝送信号を入出力する半導体チップが実装される基板１２自体が、伝送ケーブル１００とのコネクタとして機能する。言い換えれば、コネクタが基板１２と一体に形成されている。したがって、従来のように、伝送ケーブル１００を接続するための基板接続用のコネクタが不要となり、伝送線路上に発生する寄生容量や寄生抵抗を低減することができる。その結果、伝送信号の信号品質を改善することができ、従来よりも高いビットレートでの信号伝送が可能となる。特に、従来では、基板接続用のコネクタを基板に接続するためにはんだを利用しており、はんだによる寄生容量が数ｐＦ程度と大きいため、１ＧＨｚ以上の伝送信号に及ぼす影響が大きかった。これに対して、本実施の形態に係るコネクタ１０では、はんだが、半導体チップと基板１２を接続する箇所のみで使用されるため、従来に比べて、寄生容量を大幅に削減することができる。

図４（ａ）、（ｂ）は、それぞれ、図２のコネクタ１０を用いたとき、従来の基板接続用コネクタを用いたときの伝送信号のアイパターンを示す図である。図４（ａ）、（ｂ）は、ＨＤＭＩ規格で伝送される３．４ＧＨｚの伝送信号のアイパターンである。図４（ｂ）に示すように、従来の基板接続用コネクタを用いた場合、矢印で示す開口率が顕著に小さくなり、誤り率が増大する。これに対して、本実施の形態に係るコネクタ１０を利用すれば、図４（ａ）に示すように、開口率の高い、品質の良好な伝送信号を得ることができ、高速な信号伝送が可能となる。

さらに、本実施の形態に係るコネクタ１０では、半導体チップから伝送ケーブル１００に至るまでのパターン配線１６Ｕ、Ｌがマイクロストリップラインとして形成されるため、特性インピーダンスを正確に設計することができる。従来の基板接続用のコネクタを用いた場合、コネクタ内の配線や接続ピンが、針金等で形成されていたため、特性インピーダンスの調節が困難であり、またばらつきも大きかった。パターン配線１６の特性インピーダンスと、伝送ケーブル１００の特性インピーダンスとの間の不整合は、信号品質の悪化、信号の不要な反射や電磁輻射等を招く要因となる。この点において、本実施の形態に係るコネクタ１０によれば、パターン配線１６の特性インピーダンスを正確に設計することができ、良好なインピーダンス整合が得られ、高速な信号伝送が可能となる。

また、基板１２を多層基板としたことにより、パターン配線１６Ｕとパターン配線１６Ｌの間に、グランドパターン３８、４０を設けることができ、パターン配線１６Ｕ、１６Ｌ間のクロストークを抑制することができる。

上述のように、本実施の形態に係るコネクタ１０は、マイクロストリップラインであるパターン配線１６Ｕ、１６Ｌの特性インピーダンスを精度よく設計する点にひとつの特徴がある。基板１２の第１絶縁層〜第３絶縁層の厚みをｄ１、ｄ２、ｄ３とすると、それらの和は、基板１２の全体の厚みｄであり、良好な嵌合性を実現するために、ｄ≒Ｙを満たす必要がある。一方、第１絶縁層の厚みｄ１および第３絶縁層の厚みｄ３は、パターン配線１６Ｕおよびパターン配線１６Ｌの特性インピーダンスが１００Ωに一致するように決定する必要がある。本実施の形態に係るコネクタ１０では、パターン配線１６Ｕ、１６Ｌの特性インピーダンスに影響を及ぼさない第２絶縁層が設けられており、その厚みｄ２を調節することができるため、特性インピーダンスを最適化しつつ、良好な嵌合性を得ることができる。

（第２の実施の形態）
第２の実施の形態では、コネクタが基板に一体に形成された信号伝送装置について説明する。図５は、第２の実施の形態に係る信号伝送装置５０を備えた電子機器２００の構成を示す図である。電子機器２００は、高速なシリアル信号を伝送する機能を備えており、たとえば、テレビなどの表示装置、パーソナルコンピュータ、ゲーム機器などである。

電子機器２００は、メインボード２０２、第１半導体チップ２０４、信号伝送装置５０を備える。メインボード２０２上には、外部機器（図示せず）に対して送信すべき信号を生成する第１半導体チップ２０４が実装される。第１半導体チップ２０４は、たとえばＣＰＵ(Central Processing Unit)、グラフィックプロセッサ、あるいはその他のＤＳＰである。近年の電子機器２００の高機能化によって、メインボード２０２は多層化が進んでおり、その厚みが増大しているため、メインボード２０２の一部に、第１の実施の形態で説明した嵌合部１４を形成し、図２のコネクタ１０を一体形成することが困難な場合がある。本実施の形態に係る信号伝送装置５０は、かかる状況において、外部機器との高速な信号伝送を実現するために利用することができる。

第１半導体チップ２０４は、外部機器に伝送すべき信号を、パラレル信号として、その出力端子２０６から出力する。信号伝送装置５０は、メインボード２０２上に実装された第１半導体チップ２０４から出力されるパラレル信号をパラレルシリアル変換し、接続された伝送ケーブル（不図示）に対して出力する機能を有する。すなわち、信号伝送装置５０は、いわゆるトランスミッタやレシーバである。

信号伝送装置５０は、サブ基板１２ａ、パターン配線１６ａ、第２の半導体チップである信号伝送用半導体チップ２０を備える。サブ基板１２ａ、パターン配線１６ａは、それぞれ図２のコネクタ１０の基板１２、パターン配線１６に対応し、第１の実施の形態に係るコネクタ１０と同等の機能を果たす。

サブ基板１２ａは、メインボード２０２上に実装され、その一部が、接続相手の伝送ケーブルと嵌合する形状を有している。

信号伝送用半導体チップ２０は、サブ基板１２ａ上に実装される。したがって、信号伝送用半導体チップ２０は、図２の実装領域１８に実装される半導体チップに相当する。この信号伝送用半導体チップ２０は、その入力端子に入力されたパラレル信号をパラレルシリアル変換し、その出力端子からシリアルの差動伝送信号を出力するトランシーバＩＣである。サブ基板１２ａ上の信号伝送用半導体チップ２０の実装箇所には、図３（ａ）のパターン配線１６Ｕおよびランド２２と同様のパターン配線が形成されており、信号伝送用半導体チップ２０の伝送信号の入出力端子が、このパターンに接続される。

サブ基板１２ａ上のパターン配線１６ａは、信号伝送装置５０および接続相手の伝送ケーブルとの嵌合部１４ａと、信号伝送用半導体チップ２０の出力端子と、の間を結線するよう敷設される。パターン配線１６ａは、嵌合部１４ａにおいて、信号伝送装置５０が伝送ケーブルと接続された状態にて、伝送ケーブルから引き出される接続ピンと接触する形状を有する。すなわち、図５のパターン配線１６ａは、図２で説明したパターン配線１６Ｕ、１６Ｌと同様に設計される。さらに、サブ基板１２ａには、信号伝送用半導体チップ２０の入力端子と、第１半導体チップ２０４の出力端子を接続するための配線およびパッドが設けられているが、一般的な技術を用いればよいため説明を省略する。

第２の実施の形態に係る信号伝送装置５０によれば以下の利点が得られる。
まず、信号伝送装置５０を利用することにより、伝送ケーブルと信号伝送用半導体チップ２０の間に、基板接続用のコネクタを設ける必要がないため、第１の実施の形態で説明した理由によって、高速な信号伝送が可能となる。ここで、第１半導体チップ２０４と信号伝送用半導体チップ２０間には、配線や基板が介在するが、この間を伝送する信号は、パラレル信号であって、シリアル信号ほど周波数が高くないため、伝送レートに及ぼす影響はほとんどない。

また、サブ基板１２ａの厚みは、メインボード２０２の厚みとは独立に設計することができる。言い換えれば、メインボード２０２は、伝送ケーブルとの嵌合性を意識せずに、従来通りに設計することができる。

さらに、シリアルパラレル変換する機能を、信号伝送用半導体チップ２０に持たせているため、信号伝送装置５０は、あらゆる電子機器に汎用的に使用することができる。すなわち、本実施の形態に係る信号伝送装置５０を利用することにより、さまざまな電子機器に、高速なシリアル信号を伝送する機能を提供することが可能となる。

（第３の実施の形態）
第１、第２の実施の形態では、コネクタ１０あるいは信号伝送装置５０が、凸型の形状を有しており、伝送ケーブル側が凹型の形状を有する場合について説明した。第３の実施の形態では、凹型の形状を有するコネクタ１０ｂについて説明する。

図６（ａ）、（ｂ）は、第３の実施の形態に係るコネクタ１０ｂの構成を示す図である。コネクタ１０ｂは、基板１２ｂ、パターン配線１６ｂを含んで構成される。図６（ａ）に示すように、コネクタ１０ｂの嵌合部１４ｂは、図１の伝送ケーブル１００の開口部１１０に相当しており、基板１２ｂ（以下、上面基板１２ｂＵ）と基板１２ｂ（以下、下面基板１２ｂＬという）とを所定の間隔で対向して配置することにより、間隙を形成している。上面基板１２ｂＵと、下面基板１２ｂＬには、それぞれ図１の伝送ケーブル１００の接続ピン１０８に対応するパターン配線１６ｂが形成されている。以下、必要に応じて、上面基板１２ｂＵ側に形成されるパターン配線を、１６ｂＵ、下面基板１２ｂＬ側に形成されるパターン配線を、１６ｂＬ、とよび区別する。

本実施の形態において、上面基板１２ｂＵおよび下面基板１２ｂＬは、一枚の基板１２ｂを折り曲げることにより形成される。折り曲げ可能な基板として、フレキシブル（軟質）・リジット（硬質）基板を好適に用いることができる。フレキシブル・リジット基板は、ある程度の硬さを有しつつ、折り曲げることが可能な基板であり市販されている。

図６（ｂ）は、図６（ａ）の基板１２ｂを折り曲げる前の展開図である。基板１２ｂは、図６（ａ）の上面基板１２ｂＵと、下面基板１２ｂＬに相当する部分を有している。上面基板１２ｂＵには、パターン配線１６ｂＵが形成されている。同様に、下面基板１２ｂＬには、パターン配線１６ｂＬが形成されている。パターン配線１６ｂＵ、１６ｂＬの形成は、第１、第２の実施の形態で説明したパターン配線１６と同様に形成すればよい。パターン配線１６ｂＵ、１６ｂＬの嵌合部１４ｂと反対側には、伝送信号を入出力する半導体チップ（不図示）が接続されるが、接続方法は特に限定されない。

図６（ｂ）に示す基板１２ｂを、一点鎖線６０を軸として手前に折り返すように折り曲げることにより、図６（ａ）に示す凹型の形状を有するコネクタ１０ｂを構成することができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素、その組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態では、ＨＤＭＩ規格に準拠した伝送ケーブルと接続されるコネクタについて説明したが本発明は、現在、あるいは将来において使用可能なさまざまな規格の伝送ケーブルのコネクタに適用することができる。したがって、基板１２上に形成されるパターン配線１６の本数は、例示した値に限定されるものではない。また、パターン配線１６の配置に関しても、基板１２の両面に形成されている必要はなく、ＵＳＢなどに適用する場合には、一面にのみパターン配線１６を形成すればよい。

実施の形態では、基板１２として多層基板を用いる場合について説明したが、単層基板を用いても構わない。

また、実施の形態では、伝送ケーブルを介して伝送される信号が差動のシリアル信号である場合について説明したが、本発明は差動信号に限定されるものでもなく、あるいはシリアル信号に限定されるものでもない。さらにいえば、本発明は、アナログ信号の伝送ケーブルと接続されるコネクタに適用することも可能である。

第１の実施の形態に係るコネクタの接続相手となる伝送ケーブルの外観図である。 第１の実施の形態に係るコネクタの構成を示す斜視図である。 図３（ａ）〜（ｄ）は、図２の基板の第１〜第４配線層を示す図である。 図４（ａ）、（ｂ）は、それぞれ、図２のコネクタを用いたとき、従来の基板接続用コネクタを用いたときの伝送信号のアイパターンを示す図である。 第２の実施の形態に係る信号伝送装置を備えた電子機器の構成を示す図である。 図６（ａ）、（ｂ）は、第３の実施の形態に係るコネクタの構成を示す図である。

符号の説明

１０・・・コネクタ、１２・・・基板、１４・・・嵌合部、１６・・・パターン配線、１８・・・実装領域、２０・・・信号伝送用半導体チップ、２２・・・ランド、２４・・・ビアコンタクト、２６・・・ビアコンタクト、２８・・・ビアホール、３０・・・第１配線層、３２・・・第２配線層、３４・・・第３配線層、３６・・・第４配線層、３８・・・グランドパターン、４０・・・グランドパターン、５０・・・信号伝送装置、１００・・・伝送ケーブル、１０２・・・接続部、１０４・・・ハウジング、１０６・・・ケーブル、１０８・・・接続ピン、１１０・・・開口部、１１２・・・絶縁部、１１４・・・シールド、２００・・・電子機器、２０２・・・メインボード、２０４・・・第１半導体チップ。

Claims (3)

1. 凸型の接続部を有する伝送ケーブルに接続される凹型のコネクタであって、前記接続部はその両面に複数の接続ピンが形成されている凹型のコネクタと、
   前記凸型の接続部が嵌合する凹型の嵌合部を形成するように所定の間隙を隔てて配置される上面基板および下面基板と、
   前記上面基板の前記下面基板と対向する面に形成される複数の第１パターン配線と、
   前記下面基板の前記上面基板と対向する面に形成される複数の第２パターン配線と、
   を備え、
   前記複数の第１パターン配線は、前記伝送ケーブルの前記接続部が本コネクタに嵌合した状態において、前記接続部の一面に形成された前記複数の接続ピンと接触するように形成され、
   前記複数の第２パターン配線は、前記伝送ケーブルの前記接続部が本コネクタに嵌合した状態において、前記接続部の他面に形成された前記複数の接続ピンと接触するように形成されることを特徴とするコネクタ。
2. 前記上面基板および前記下面基板は、一枚の基板を折り曲げることにより形成されることを特徴とする請求項１に記載のコネクタ。
3. 前記基板は、フレキシブル・リジット基板であることを特徴とする請求項２に記載のコネクタ。

Images