TWI619302B - 傳輸線的阻抗匹配架構 - Google Patents

傳輸線的阻抗匹配架構 Download PDF

Info

Publication number
TWI619302B
TWI619302B TW105114171A TW105114171A TWI619302B TW I619302 B TWI619302 B TW I619302B TW 105114171 A TW105114171 A TW 105114171A TW 105114171 A TW105114171 A TW 105114171A TW I619302 B TWI619302 B TW I619302B
Authority
TW
Taiwan
Prior art keywords
transmission line
redundant
conductive
impedance matching
segments
Prior art date
Application number
TW105114171A
Other languages
English (en)
Other versions
TW201740607A (zh
Inventor
郭榮發
Original Assignee
明泰科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 明泰科技股份有限公司 filed Critical 明泰科技股份有限公司
Priority to TW105114171A priority Critical patent/TWI619302B/zh
Priority to US15/336,991 priority patent/US10128810B2/en
Priority to JP2016239584A priority patent/JP6375357B2/ja
Publication of TW201740607A publication Critical patent/TW201740607A/zh
Application granted granted Critical
Publication of TWI619302B publication Critical patent/TWI619302B/zh
Priority to US16/153,878 priority patent/US10440814B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種傳輸線的阻抗匹配架構，包括：至少二冗餘導電段以及至少一接地導電段。 前述的冗餘導電段耦接在傳輸線的輸入端與輸出端之間，每一冗餘導電段的第一端耦接到傳輸線，第二端與傳輸線分離，且不同冗餘導電段彼此分離；每一個接地導電段設置在一個對應的冗餘導電段的周圍且與冗餘導電段保持分離。其中，每一個冗餘導電段各自配置於相對應的一個通孔內。

Description

傳輸線的阻抗匹配架構
本發明是有關於阻抗匹配的技術領域，特別是有關於一種傳輸線的阻抗匹配架構。
在資料傳輸持續高速化的現代，為了維持高速傳輸訊號時的訊號傳輸品質，必須於電路設計時確保整體特性阻抗的整合匹配。尤其是，在高頻電路中，必須將特性阻抗(Characteristic Impedance)的全體整合性做好，使訊號從原始端一路傳輸到目標端的特性阻抗值都相等，如此方能保證高頻訊號傳輸的精確性。
為了達到良好的特性阻抗匹配的效果，包括走線(trace)的寬度、不同走線之間的距離乃至於在多層印刷電路板(Multilayer Printed Circuit Board)中走線時所使用的通孔(Plating Hole)，包含貫孔 (non-through hole)與貫穿孔(through hole)及設置於貫孔或貫穿孔中的導體結構，的特性都需要精密的設計。其中，每個通孔的特性，包括其襯墊(Pad)的大小和形狀、通孔長度、通孔類型(貫穿孔、貫孔、盲孔(blind hole)或埋孔(buried hole))、通孔中不做訊號傳輸的冗餘部分(stub)以及連接導線所在的電路板層數等，都會影響訊號傳遞的品質。
在目前的設計中，一般都會使用盲孔、埋孔或者背面鑽孔(back drill)的技術來減少不做訊號傳輸的冗餘部分所產生的訊號反射。請參照圖1A，當要利用貫穿孔製作出一個從電路板第一層L1到第四層L4的走線時，現有技術會將原本位於電路板第四層L4到第八層L8之間的冗餘部分ST去除。然而，在利用背面鑽孔的技術去除冗餘部分ST的時候，很容易發生鑽孔過度(如圖1B所示)或鑽孔不足(如圖1C所示)的現象。當鑽孔過度的時候，將會產生導線銜接不足的現象而影響高頻特性阻抗；在另一方面，當鑽孔不足的時候，將會造成局部的冗餘部分的殘留，進而同樣影響高頻特性阻抗。因此，在進行背面鑽孔時需要十分精密的控制，否則就很容易出現不良品。這會使得高頻電路在製作時所需的成本出現偏高的現象。
有鑒於此，本發明提出一種傳輸線的阻抗匹配架構。其可製造出良好的特性阻抗匹配電路。
從一個方面來看，本發明提出的傳輸線的阻抗匹配架構包括：至少二冗餘導電段以及至少一接地導電段。 前述的冗餘導電段耦接在傳輸線的輸入端與輸出端之間，每一冗餘導電段的一端耦接到傳輸線，另一端與傳輸線分離，且不同之冗餘導電段彼此分離；每一個接地導電段設置在一個對應的冗餘導電段的周圍且與冗餘導電段保持分離。其中，每一個冗餘導電段各自配置於相對應的一個通孔內。
在一個實施例中，前述的任一個冗餘導電段的長度小於相對應的通孔的長度。
在一個實施例中，前述的每一個冗餘導電段的第二端為開路。
在一個實施例中，前述的每一個冗餘導電段的第二端接地。
在一個實施例中，由前述的傳輸線之中、介於輸入端與輸出端之間的部分以及冗餘導電段所組合而得的阻抗，與輸入端之前的阻抗相匹配。
在一個實施例中，由前述的傳輸線之中、介於輸入端與輸出端之間的部分以及冗餘導電段所組合而得的阻抗，與輸出端之後的阻抗相匹配。
在一個實施例中，傳輸線經過與某一個選定冗餘導電段相對應的通孔中的其中一部份，而選定冗餘導電段則設置於此通孔的其它一部份。
在一個實施例中，前述的阻抗匹配架構更包括一個接地線路。此接地線路電性耦接至前述的接地導電段，以使接地導電段接地。
本發明因不需要完全地消去所有的冗餘導電段，因此即使採用背面鑽孔的技術來消去部分的冗餘導電段，也不會出現因為鑽孔過度而產生導線銜接不足的現象。再者，由於不需要擔心鑽孔過度所帶來的問題，鑽孔時所需要保留的公差也可以減小，所以鑽孔不足的現象也可以獲得有效的解決。整體而言，採用本發明所提供的技術可以更容易的製造出具有良好阻抗匹配特性的電路。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。
請參照圖2，其為根據本發明一實施例的傳輸線的阻抗匹配架構的剖面示意圖。在本實施例中，傳輸線100包括了導電材200、202、204、206、208、210與212，以及與前述導電材200、202、204、206、208、210與212相對應的地線。從另一個角度來看，傳輸線100可被區分為多個區段以及與各區段相對應的地線，其中每一個區段分別包含前述導電材200、202、204、206、208、210與212之一，而與各區段相對應的地線就是分別與導電材200、202、204、206、208、210與212相對應的地線。應注意的是，在此圖中僅顯示了部分導電材所對應的地線，如地線280、282、284與286等，其它的地線因為角度或設計位置的關係，並未呈現在此圖中。除了各導電材與對應的地線之外，傳輸線100還具有一個輸入端100a與一個輸出端100b，信號由外界從輸入端100a進入傳輸線100，並經過傳輸線100而被傳遞到輸出端100b；而傳輸線100的阻抗匹配架構則包括了冗餘導電段220a、230a與240a，以及接地導電段250、252、260與262。
如圖所示，本實施例中的傳輸線100及其阻抗匹配架構是被設置在一個多層印刷電路板20之中。這個多層印刷電路板20包括了第一層L1～第六層L6共六層的走線空間，而且在多層印刷電路板20之中設置了多個通孔(Plating Hole)，包括：貫穿孔(through hole)220與設置在其中的導體結構，以及貫孔(non-through hole)230與240與設置在其中的導體結構。傳輸線100藉由前述通孔的協助而上下穿梭於多層印刷電路板20的各層電路板之間。詳細地說，傳輸線100從輸入端100a開始被設置在第一層L1的表面上，並經由同樣被設置在第一層L1表面上的導電材200而電性耦接至導電材202。導電材202被設置在貫穿孔220中，並且與導電材200以及導電材204耦接以將訊號自導電材200傳遞至導電材204。導電材204被設置在第三層L3的表面上，且其兩端分別與導電材202以及導電材206耦接以將訊號自導電材202傳遞至導電材206。導電材206被設置在貫孔230之中，並且與導電材204以及導電材208耦接以將訊號自導電材204傳遞至導電材208。導電材208被設置在第二層L2的表面上，且其兩端分別耦接至導電材206與210以將訊號自導電材206傳遞至導電材210。導電材210被設置在貫孔240之中，並且與導電材208以及導電材212耦接以將訊號自導電材208傳遞至導電材212。導電材212被設置在第一層L1的表面上，且其兩端分別耦接至導電材210以及輸出端100b以將訊號從導電材210傳遞至輸出端100b。如本領域之一般技術人員所知，訊號傳遞的方向可以改變，故本實施例中的訊號傳遞方向只是用於舉例，並非是本發明技術運用的限制條件。
於本實施例中，在貫穿孔220的第一部份區域(從第一層L1的表面附近到第三層L3的表面附近)內配置了導電材202，其第二部份區域(從第三層L3的表面附近到第五層L5的底面附近)內則配置了冗餘導電段220a；在貫孔230的第一部份區域(從第二層L2的表面附近到第三層L3的表面附近)內配置了導電材206，其第二部份區域(從第三層L3的表面附近到第四層L4的表面附近)內配置了冗餘導電段230a，而其第三部分區域(從第四層L4的表面附近到第五層L5底面)則保持清空；在貫孔240的第一部分區域(從第一層L1的表面附近到第二層L2的表面附近)內配置了導電材210，而其第二部分區域(從第二層L2的表面附近到第四層L4的表面附近)內則配置了冗餘導電段240a。
從另一個角度來看，若以冗餘導電段220a與導電材202的接觸區域、冗餘導電段230a與導電材206的接觸區域，以及冗餘導電段240a與導電材210的接觸區域分別為冗餘導電段220a、230a與240a的第一端，並以冗餘導電段220a遠離導電材202、冗餘導電段230a遠離導電材206，以及冗餘導電段240a遠離導電材210的一端分別為冗餘導電段220a、230a與240a的第二端，則各冗餘導電段220a、230a與240a的第一端是分別耦接到傳輸線100的輸入端100a到輸出端100b之間的不同處，而各冗餘導電段220a、230a與240a的第二端則與傳輸線100分離，且每一個冗餘導電段220a、230a與240a彼此分離不相耦接。
應注意的是，雖然冗餘導電段220a與導電材202使用同一個貫穿孔220、冗餘導電段230a與導電材206使用同一個貫孔230，且冗餘導電段240a與導電材210使用同一個貫孔240，但這並不表示冗餘導電段只能與導電材共用相同的通孔（亦即，貫穿孔或貫孔以及分別設置於其中的導體材）。換言之，在其它的實施方式中也可能在一個通孔中僅設置冗餘導電段。再者，為了便於特性阻抗的設計，冗餘導電段與導電材可以使用相同的材料，例如帶狀線(Strip Line)，來製作。
請繼續參照圖2。可以看到在第四層L4的表面靠近冗餘導電段220a的周圍設置了接地導電段250，在第五層L5的表面靠近冗餘導電段220a的周圍設置了接地導電段252，在第三層L3的表面靠近冗餘導電段240a的周圍設置了接地導電段260，且在第四層L4的表面靠近冗餘導電段240a的周圍設置了接地導電段262。這些冗餘導電段與各接地導電段彼此分離，藉此使冗餘導電段與周圍相對應的接地導電段之間形成電容結構。藉由設計接地導電段的尺寸、形狀等，可以調整由冗餘導電段與對應的接地導電段之間所形成之電容結構的電容值，進而達到阻抗匹配的目的。
請一併參照圖3A、3B與3C，其為根據本發明不同實施例之冗餘導電段與接地導電段的位置關係示意圖。雖然在這些實施例中是以冗餘導電段220a與接地導電段250為例，但其餘的冗餘導電段與接地導電段之間的位置關係以及各接地導電段的形狀等，都可採用類似或任何適合的設計方式。再者，雖然因為在本實施例中沒有在冗餘導電段230a的周圍設置接地導電段，所以圖2所示的剖面圖中不會有接地導電段出現在冗餘導電段230a的周圍，但這並不代表在整個阻抗匹配結構中必須存在不與接地導電段相對應的冗餘導電段。換句話說，每一個冗餘導電段的周圍都可以視設計需求而決定是否設置接地導電段，本發明的技術並不因圖2所示的特定冗餘導電段的位置而受到限制。
承上述，各接地導電段還可以透過走線(trace)而接地。如圖3A到3C所示，接地導電段250可以透過走線302或直接電性耦接至接地線路300，而接地線路300則電性耦接到多層印刷電路板20的接地層，以使接地線路300能提供接地的能力。
在圖2所示的實施例中，冗餘導電段220a、230a與240a的第二端都處於浮接狀態，亦即為開路。故圖2所示的傳輸線及其阻抗匹配架構可被表示為如圖4所示的等效電路。請參照圖4，其中等效電路模組200’是導電材200的等效電路；等效電路模組202’是導電材202在第一層L1到第二層L2之間的這一部分的等效電路；等效電路模組202”是導電材202在第二層L2到第三層L3之間的這一部分的等效電路；等效電路模組204’是導電材204的等效電路；等效電路模組206’是導電材206的等效電路；等效電路模組208’是導電材208的等效電路；等效電路模組210’是導電材210的等效電路；等效電路模組212’是導電材212的等效電路；等效電路模組400是冗餘導電段220a及對應的接地導電段250和252的等效電路；等效電路模組410是冗餘導電段230a以及對應的接地導電段250和262的等效電路；等效電路模組420是冗餘導電段240a及對應的接地導電段260和262的等效電路。
在本實施例中，最左方的輸入端100a電性耦接到等效電路模組200’的一端，等效電路模組200’的另一端電性耦接到等效電容C 11以及等效電路模組202’的一端。等效電路模組202’的另一端電性耦接到等效電容C 12以及等效電路模組202”的一端。等效電路模組202”的另一端電性耦接到等效電容C 13、等效電路模組400，以及等效電路模組204’的一端。等效電路模組204’的另一端電性耦接到等效電容C 23、等效電路模組410，以及等效電路模組206’的一端。等效電路模組206’的另一端電性耦接到等效電容C 22以及等效電路模組208’的一端。等效電路模組208’的另一端電性耦接到等效電容C 32、等效電路模組420，以及等效電路模組210’的一端。等效電路模組210’的另一端電性耦接到等效電容C 31以及等效電路模組212’的一端。等效電路模組212’的另一端電性耦接到輸出端100b。
更進一步的，等效電路模組400包括了等效電路模組220a’、 等效電路模組220a”、等效電容C 14以及等效電容C 15，其中，等效電路模組220a’是冗餘導電段220a介於第三層L3到第四層L4之間的那一部分的等效電路，等效電路模組220a”則是冗餘導電段220a介於第四層L4到第五層L5之間的那一部分的等效電路；等效電路模組410包括了等效電路模組230a’與等效開路及其相對應的地(意即有一個參考的地，等效成等效電路模組410)，其中等效電路模組230a’是冗餘導電段230a的等效電路；等效電路模組420包括了等效電路模組240a’、 等效電路模組240a”、等效電容C 33以及等效電容C 34，其中等效電路模組240a’是冗餘導電段240a介於第二層L2到第三層L3之間的那一部分的等效電路，等效電路模組240a”是冗餘導電段240a介於第三層L3到第四層L4之間的那一部分的等效電路。等效電路模組220a’的一端電性耦接到等效電路模組202”，另一端電性耦接到等效電容C 14以及等效電路模組220a”的一端。等效電路模組220a”的另一端電性耦接到等效電容C 15。等效電路模組230a’的一端電性耦接到等效電路模組204’，另一端則為電性開路。等效電路模組240a’的一端電性耦接到等效電路模組208’，另一端電性耦接到等效電容C 33以及等效電路模組240a”的一端。等效電路模組240a”的另一端電性耦接到等效電容C 34。
其中，等效電容C 11是對應到如圖5一般、由接地導電段550與導電材200所造成的電容效應，在導電材200固定的前提下，其電容值會隨著接地導電段550的尺寸、形狀以及接地導電段550與導電材200之間的距離而改變。接地導電段550可透過走線502或直接電性耦接到接地線路500而接地，因此在圖4所示的等效電路中，等效電容C 11的一端與等效電路模組200’電性耦接，而另一端則接地。如圖5這類的電路是為了防止在導電材200中傳遞的信號受到附近走線的影響而設計，若不考慮此點而移除在導電材200旁的接地導電段550，則對應的也應從等效電路中將等效電容C 11移除。等效電容C 12、C 13、C 22、C 23、C 31與C 32也都與等效電容C 11相類似，在此就不多做說明。
再者，等效電容C 14是對應到如圖3A到3C一般、由冗餘導電段220a與周圍的接地導電段250所造成的電容效應，在冗餘導電段220a固定的前提下，其電容值同樣會隨著接地導電段250的尺寸、形狀以及接地導電段250與冗餘導電段220a之間的距離而改變。等效電容C 15、C 33與C 34與等效電容C 14相類似，在此不多做說明。
藉由上述等效電路，可以在特定傳輸線100的阻抗需求的情況下，藉由調整等效電路模組220a’與220a”的阻抗值，也就是冗餘導電段220a的長度，來調整傳輸線100的整體阻抗。類似的，也可以透過調整冗餘導電段230a與240a的長度來調整傳輸線100的整體阻抗。除此之外，也可以藉由調整各接地導電段的尺寸、形狀以及其與對應的導電材或冗餘導電段之間的距離來調整傳輸線100的整體阻抗。此外，尚可結合等效電路模組204’與208’的阻抗值來調整傳輸線100的整體阻抗。更進一步的，傳輸線100中的各區段彼此之間的特性阻抗也可能不同；並且，藉由調整這些區段的特性阻抗可以改變傳輸線100的整體阻抗至預先設定好的阻抗值。藉此，可以使傳輸線100在介於輸入端100a與輸出端100b之間的部分以及冗餘導電段220a~240a所組合而得的阻抗，能夠與設置在輸入端100a之前的阻抗相匹配。或者，也可以使傳輸線100在介於輸入端100a與輸出端100b之間的部分以及冗餘導電段220a~240a所組合而得的阻抗，能夠與設置在輸出端100b之後的阻抗相匹配。
值得注意的是，當冗餘導電段遠離傳輸線的一端是開路(如圖2所示)的時候，在等效電路上就會呈現為一個對應的等效電容；而當冗餘導電段遠離傳輸線的一端是短路(如圖6所示，將冗餘導電段220a經由走線602或以走線602的環形區域寬度直接電性耦接至接地線路600)，則在等效電路上就會呈現為一個對應的等效電感。再者，若需要如圖2所示一般在貫孔230(或者貫穿孔也是一樣)中製造出一段清空的空間，則可以考慮採用背面鑽孔技術或其它適合的方式來處理，此部分技術為本技術領域者所熟知，故不再贅述。
除了前述的實施方式之外，本發明所提供的技術還可以利用其它的實施方式來呈現。舉例來說，可以利用冗餘導電段220a與230a來匹配由導電材202、204與206以及與這些導電材相對應的地線所組成的傳輸線的阻抗；或者，可以利用冗餘導電段220a與230a來匹配由導電材204以及與其相對應的地線所組成的傳輸線的阻抗。
此外，也可以單獨將位於第一層L1的部分傳輸線(例如：由導電材200以及與導電材200相對應的地線所組成者，或者由導電材212以及與導電材212相對應的地線所組成者)，以同在第一層L1上設計冗餘導電段的方式來進行阻抗匹配；而其餘的部分傳輸線(由導電材202、204、206、208與210以及與這些導電材相對應的地線所組成者)，再以冗餘導電段220a、230a以及240a來進行阻抗匹配。
根據上述，相較於先前技術都是分開對個別的導電材202、204、206等等進行阻抗匹配的處理，本發明因為利用冗餘導電段直接對整個傳輸線100進行阻抗匹配，所以相對地就不需要消去全部的冗餘導電段。因此，即使同樣採用背面鑽孔的技術來消去部分的冗餘導電段，也不會出現因為鑽孔過度而產生導線銜接不足的現象。再者，由於不需要擔心鑽孔過度所帶來的問題，鑽孔時所需要保留的公差就可以減小，所以鑽孔不足的現象也可以獲得有效的解決。整體而言，採用本發明所提供的技術可以更容易的製造出具有良好阻抗匹配特性的電路。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。
20：多層印刷電路板 100：傳輸線 100a：輸入端 100b：輸出端 200、202、204、206、208、210、212：導電材 200’、202’、202”、204’、206’、208’、210’、212’、220a’、220a” 、230a’、240a’、240a”、400、410、420：等效電路模組 220：貫穿孔 230、240：貫孔 220a、230a、240a：冗餘導電段 250、252、260、262、550：接地導電段 280、282、284、286：地線 302、502、602：走線 300、500、600：接地線路 C 11、C 12、C 13、C 14、C 15、C 22、C 23、C 31、C 32、C 33、C 34：等效電容 L1：第一層 L2：第二層 L3：第三層 L4：第四層 L5：第五層 L8：第八層 ST：冗餘部分
圖1A為先前技術使用貫穿孔以設計走線的示意圖。 圖1B為採用背面鑽孔技術而導致鑽孔過度的示意圖。 圖1C為採用背面鑽孔技術而導致鑽孔不足的示意圖。 圖2為根據本發明一實施例的傳輸線的阻抗匹配架構的剖面示意圖。 圖3A是根據本發明一實施例之冗餘導電段與接地導電段的位置關係示意圖。 圖3B是根據本發明一實施例之冗餘導電段與接地導電段的位置關係示意圖。 圖3C是根據本發明一實施例之冗餘導電段與接地導電段的位置關係示意圖。 圖4是圖2所示的傳輸線及其阻抗匹配架構的等效電路方塊圖。 圖5是根據本發明一實施例之傳輸線與接地線的位置關係示意圖。 圖6 是根據本發明一實施例之冗餘導電段接地時的等效電路示意圖。

Claims (9)

  1. 一種傳輸線的阻抗匹配架構，設置於一電路板上以匹配一傳輸線的阻抗，該傳輸線具有一輸入端與一輸出端，並將電子訊號自該輸入端傳輸至該輸出端，其特徵在於，該阻抗匹配架構包括：至少二冗餘導電段，該些冗餘導電段分別耦接在該傳輸線的該輸入端與該輸出端之間的不同處，每一該些冗餘導電段的兩端為一第一端與一第二端，該第一端耦接到該傳輸線，該第二端與該傳輸線分離，且該些冗餘導電段彼此分離；以及至少一接地導電段，每一該至少一接地導電段設置在該些冗餘導電段中之對應一者的周圍，且該些接地導電段與該些冗餘導電段分離；其中，每一該些冗餘導電段各自配置於相對應的一通孔內。
  2. 如申請專利範圍第1項所述的阻抗匹配架構，其中：任一該些冗餘導電段的長度小於相對應的該通孔的長度。
  3. 如申請專利範圍第1項所述的阻抗匹配架構，其中：每一該些冗餘導電段的該第二端為開路。
  4. 如申請專利範圍第1項所述的阻抗匹配架構，其中：每一該些冗餘導電段的該第二端接地。
  5. 如申請專利範圍第1項所述的阻抗匹配架構，其中：由該傳輸線介於該輸入端與該輸出端之間的部分以及該些冗餘導電 段所組合而得的阻抗，與該傳輸線中設置在該輸入端之前的部分的阻抗相匹配。
  6. 如申請專利範圍第1項所述的阻抗匹配架構，其中：由該傳輸線介於該輸入端與該輸出端之間的部分以及該些冗餘導電段所組合而得的阻抗，與該傳輸線中設置在該輸出端之後的部分的阻抗相匹配。
  7. 如申請專利範圍第1項所述的阻抗匹配架構，其中：該傳輸線經過與一選定冗餘導電段對應的該通孔的其中一部份，而該選定冗餘導電段則設置於該通孔的其它一部份。
  8. 如申請專利範圍第1項所述的阻抗匹配架構，其中：該阻抗匹配架構更包括一接地線路，該接地線路電性耦接至該至少一接地導電段，以使該至少一接地導電段接地。
  9. 如申請專利範圍第1項所述的阻抗匹配架構，其中：該傳輸線中存在具有不同特性阻抗的兩區段。
TW105114171A 2016-05-06 2016-05-06 傳輸線的阻抗匹配架構 TWI619302B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW105114171A TWI619302B (zh) 2016-05-06 2016-05-06 傳輸線的阻抗匹配架構
US15/336,991 US10128810B2 (en) 2016-05-06 2016-10-28 Impedance matching structure of transmission line
JP2016239584A JP6375357B2 (ja) 2016-05-06 2016-12-09 伝送路のインピーダンス整合構造
US16/153,878 US10440814B2 (en) 2016-05-06 2018-10-08 Impedance matching structure of transmission line in multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105114171A TWI619302B (zh) 2016-05-06 2016-05-06 傳輸線的阻抗匹配架構

Publications (2)

Publication Number Publication Date
TW201740607A TW201740607A (zh) 2017-11-16
TWI619302B true TWI619302B (zh) 2018-03-21

Family

ID=60244091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114171A TWI619302B (zh) 2016-05-06 2016-05-06 傳輸線的阻抗匹配架構

Country Status (3)

Country Link
US (1) US10128810B2 (zh)
JP (1) JP6375357B2 (zh)
TW (1) TWI619302B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7072563B2 (ja) * 2018-03-09 2022-05-20 古河電気工業株式会社 高周波伝送線路、その高周波伝送線路を備えるレーダ装置及び無線機器
JP2019161360A (ja) * 2018-03-09 2019-09-19 古河電気工業株式会社 高周波伝送線路
TWI738520B (zh) * 2020-09-22 2021-09-01 神雲科技股份有限公司 多層印刷電路板之地過孔的設計方法及多層印刷電路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157987B2 (en) * 2003-12-24 2007-01-02 Molex Incorporated Transmission line having a transforming impedance
US7633766B2 (en) * 2004-02-13 2009-12-15 Molex Incorporated Preferential via exit structures with triad configuration for printed circuit boards
CN102333413A (zh) * 2010-07-12 2012-01-25 鸿富锦精密工业（深圳）有限公司 印刷电路板
US8143966B2 (en) * 2008-01-25 2012-03-27 Micron Technology, Inc. Coupling cancellation scheme

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201345B2 (ja) * 1998-05-13 2001-08-20 日本電気株式会社 多層プリント配線板
US6538538B2 (en) 1999-02-25 2003-03-25 Formfactor, Inc. High frequency printed circuit board via
JP2003163511A (ja) * 2001-11-28 2003-06-06 Matsushita Electric Ind Co Ltd 広帯域短絡回路ならびにそれを用いた電力増幅器およびミキサ
JP2004146810A (ja) 2002-09-30 2004-05-20 Matsushita Electric Ind Co Ltd プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器
JP2004311870A (ja) * 2003-04-10 2004-11-04 Mitsubishi Electric Corp 多層プリント配線板
JP4259311B2 (ja) * 2003-12-19 2009-04-30 株式会社日立製作所 多層配線基板
US7705695B2 (en) * 2004-07-23 2010-04-27 Nec Corporation Composite via structures and filters in multilayer printed circuit boards
US7535321B1 (en) 2006-01-17 2009-05-19 Xilinx, Inc. Method and apparatus for a printed circuit board (PCB) embedded filter
JP2008091707A (ja) 2006-10-03 2008-04-17 Toshiba Corp 配線基板装置とその伝送特性補正方法
US7667980B2 (en) 2006-10-10 2010-02-23 International Business Machines Corporation Printed circuit boards for countering signal distortion
JP5023738B2 (ja) 2007-02-28 2012-09-12 富士通株式会社 プリント配線板の製造方法
US20090049414A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Method and system for reducing via stub resonance
US8368595B2 (en) 2008-09-19 2013-02-05 Tyco Electronics Services Gmbh Metamaterial loaded antenna devices
WO2010071905A1 (de) * 2008-12-22 2010-07-01 Unitel Gmbh Verfahren zum design von signalleitungen in einer mehr-lagen-leiterplatte und solcherart hergestellte mehr-lagen-leiterplatte
US8334734B2 (en) 2009-08-25 2012-12-18 Hollinworth Fund, L.L.C. Printed multilayer filter methods and designs using extended CRLH (E-CRLH)
JP5556273B2 (ja) * 2010-03-17 2014-07-23 日本電気株式会社 配線基板
US9433078B2 (en) * 2011-11-09 2016-08-30 Sanmina Corporation Printed circuit boards with embedded electro-optical passive element for higher bandwidth transmission
JP5983780B2 (ja) * 2013-01-24 2016-09-06 日本電気株式会社 プリント配線基板、電子機器及び配線接続方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157987B2 (en) * 2003-12-24 2007-01-02 Molex Incorporated Transmission line having a transforming impedance
US7633766B2 (en) * 2004-02-13 2009-12-15 Molex Incorporated Preferential via exit structures with triad configuration for printed circuit boards
US8143966B2 (en) * 2008-01-25 2012-03-27 Micron Technology, Inc. Coupling cancellation scheme
CN102333413A (zh) * 2010-07-12 2012-01-25 鸿富锦精密工业（深圳）有限公司 印刷电路板

Also Published As

Publication number Publication date
JP6375357B2 (ja) 2018-08-15
TW201740607A (zh) 2017-11-16
JP2017201680A (ja) 2017-11-09
US10128810B2 (en) 2018-11-13
US20170324391A1 (en) 2017-11-09

Similar Documents

Publication Publication Date Title
JP6588524B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
US8072774B2 (en) Substrate including wiring for transmitting signal, apparatus and system including the substrate
JP5983780B2 (ja) プリント配線基板、電子機器及び配線接続方法
US20090294168A1 (en) Printed circuit board
TWI619302B (zh) 傳輸線的阻抗匹配架構
WO2009028108A1 (en) Multi-layer substrate
WO2017099885A1 (en) Capacitive compensation structures using partially meshed ground planes
US10743405B2 (en) Printed circuit board and display apparatus
US20180359848A1 (en) Printed circuit board for high-speed transmission
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
US7291916B2 (en) Signal transmission structure and circuit substrate thereof
JP4963051B2 (ja) 信号伝送ケーブルのコネクタ
US20160172734A1 (en) Differential interconnect topology in a substrate with staggered vias
US7449641B2 (en) High-speed signal transmission structure having parallel disposed and serially connected vias
US6710255B2 (en) Printed circuit board having buried intersignal capacitance and method of making
CN107396534B (zh) 传输线的阻抗匹配架构
WO2004051789A1 (en) A circuit that taps a differential signal
WO2021052327A1 (zh) 一种电路板
US10440814B2 (en) Impedance matching structure of transmission line in multilayer circuit board
TWI581228B (zh) 顯示驅動系統
US9614525B2 (en) Parallel interface and integrated circuit
US9236645B2 (en) Serpentine delay line structure
JP6988614B2 (ja) 差動伝送線路およびそれを用いたデータ伝送装置
JP2006080162A (ja) プリント配線基板
TWI287958B (en) Printed circuit board having improved vias