CN103329434A - 滤波器 - Google Patents
滤波器 Download PDFInfo
- Publication number
- CN103329434A CN103329434A CN2012800062191A CN201280006219A CN103329434A CN 103329434 A CN103329434 A CN 103329434A CN 2012800062191 A CN2012800062191 A CN 2012800062191A CN 201280006219 A CN201280006219 A CN 201280006219A CN 103329434 A CN103329434 A CN 103329434A
- Authority
- CN
- China
- Prior art keywords
- series reactor
- capacitor
- inductance device
- shunt inductance
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 81
- 230000005672 electromagnetic field Effects 0.000 claims description 51
- 230000008878 coupling Effects 0.000 claims description 29
- 238000010168 coupling process Methods 0.000 claims description 29
- 238000005859 coupling reaction Methods 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 108
- 238000010586 diagram Methods 0.000 description 11
- 238000004804 winding Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0092—Inductor filters, i.e. inductors whose parasitic capacitance is of relevance to consider it as filter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
在形成信号线的第1、第2输入输出端子(Port1、Port2)之间串联连接有第1、第2串联电感器(L1A、L1B)。第1、第2串联电感器(L1A、L1B)的连接点是经由并联电感器(L2)与接地电位相连接。以对并联电感器(L2)的第1串联电感器(L1A)的电磁场耦合量与对并联电感器(L2)的第2串联电感器(L1B)的电磁场耦合量相同的方式,将并联电感器(L2)相对第1、第2串联电感器(L1A、L1B)配置。
Description
技术领域
本发明涉及一种包含电感器结构的滤波器。
背景技术
以往,已设计出各种包含电感器结构的滤波器。其中,例如专利文献1揭示了由所谓T型电路构成的滤波器,该T型电路,将二个串联电感器串联连接于信号线上,在这些串联电感器的连接点与接地之间连接有并联电感器。
在以层叠基板实现这种使用串联电感器与并联电感器的T型电路时,如专利文献1所示,有以层叠基板的内层电极图案形成各电感器的情况。然后,在以内层电极图案形成各电感器的情况下,在以往,如专利文献1所示,使串联电感器的形成层与并联电感器的形成层不同,以串联电感器与并联电感器不产生电磁场耦合的方式在这些形成层间形成接地电极。
专利文献1:日本特开2007-129565号公报
发明内容
发明所要解决的技术问题
然而,在上述专利文献1中所示的结构中,由于在并联电感器的形成层与串联电感器的形成层之间必须设置接地电极层,因此层叠体将增厚接地电极层的厚度,且还需要设计将串联电感器与并联电感器相连接的布线图案或导电性通孔的位置。因此,不易实现层叠体的低高度化或小型化,且设计的自由度降低。
此外,即使不设置接地电极层,若使串联电感器的形成层与并联电感器的形成层分离则也可抑制电磁场耦合,但为了充分抑制电磁场耦合,无法使层叠体小型化、薄型化。
本发明的目的在于实现一种即使是具有串联电感器与并联电感器的结构也不会使设计自由度降低且能使层叠体小型化、薄型化的滤波器。
解决技术问题所采用的技术方案
本发明所涉及的滤波器,包括:串联连接于第1输入输出端子与第2输入输出端子之间的第1串联电感器及第2串联电感器;以及并联电感器,该并联电感器将第1串联电感器与第2串联电感器的连接点与接地电位相连接。该滤波器的并联电感器配置成与第1串联电感器及第2串联电感器双方产生电磁场耦合。
此结构中,可调整对第1串联电感器与第2串联电感器双方的并联电感器的电磁场耦合量,利用该耦合量,可调整对并联电感器的传输信号的实质上的电感来调整滤波器特性。此时,由于无需设置接地电位,因此与现有结构相比能更容易地根据所希望的电感及形状来进行图案设计。
此外,本发明的滤波器中,优选为并联电感器对第1串联电感器所产生的电磁场耦合量与对第2串联电感器所产生的电磁场耦合量一致。
根据上述结构,不改变第1串联电感器与第2串联电感器的电感即可仅调整并联电感器的电感。
此外,本发明的滤波器优选为下述结构,包括:层叠体,该层叠体由多个电介质层层叠而成;以及形成在该层叠体内的第1串联电感器的电极图案、第2串联电感器的电极图案、并联电感器的电极图案。形成第1串联电感器的电极图案及第2串联电感器的电极图案的电介质层与形成并联电感器的电极图案的电介质层不同。从层叠体的顶面侧进行观察,并联电感器的电极图案配置成对第1串联电感器的电极图案与第2串联电感器的电极图案分别局部重叠。
此结构中,使第1串联电感器及第2串联电感器各个与并联电感器的电磁场耦合沿着层叠方向得以实现。
此外,本发明的滤波器优选为下述结构:由多个电介质层层叠而成的层叠体、形成有形成在层叠体内的第1串联电感器的电极图案的电介质层、形成有并联电感器的电极图案的电介质层至少局部一致。并且,形成有第2串联电感器的电极图案的电介质层与形成有并联电感器的电极图案的电介质层至少局部一致。并联电感器利用层内的电磁场耦合与第1串联电感器及第2串联电感器产生电磁场耦合。
此结构中,使第1串联电感器及第2串联电感器各个与并联电感器的电磁场耦合在电介质层的平面内得以实现。
此外,本发明的滤波器可构成为从层叠体的顶面侧进行观察,第1串联电感器与第2串联电感器的电流方向和并联电感器的电流方向相同。
此结构中,并联电感器的电感变小。即,不改变并联电感器形状,即可使电感比与各串联电感器不产生电磁场耦合的结构还小。
此外,本发明的滤波器可以构成为从层叠体的顶面侧进行观察,第1串联电感器与第2串联电感器的电流方向与并联电感器的电流方向相反。
此结构中,并联电感器的电感变大。即,不改变并联电感器的形状,即可使电感比与各串联电感器不产生电磁场耦合的结构还大。换言之,能使用于获得和与各串联电感器不产生电磁场耦合的结构相同的电感的形状变小。或者,作为用于获得和与各串联电感器不产生电磁场耦合的结构相同的电感的形状,能使电极宽度变宽。
此外,本发明的滤波器中,优选为,包括第1串联电感器、第2串联电感器、并联电感器、及电容器,且具有带通特性。此结构中,使用上述电感器的连接结构,可实现带通滤波器。
此外,本发明的滤波器中,优选为下述结构。具有带通特性,该带通特性,包括:第1串联电感器、第2串联电感器、及并联电感器;第1电容器,该第1电容器串联连接于第1输入输出端子与第1串联电感器之间;第2电容器,该第2电容器串联连接于第2输入输出端子与第2串联电感器之间;第3电容器,该第3电容器连接于并联电感器与接地电位之间;第4电容器,该第4电容器将第1串联电感器与第1电容器的连接点和并联电感器与第3电容器的连接点相连接;第5电容器,该第5电容器将第2串联电感器与第2电容器的连接点和并联电感器与第3电容器的连接点相连接;以及第6电容器,该第6电容器串联连接于第1输入输出端子与第2输入输出端子之间。接着,从层叠体的顶面侧进行观察,配置成第1串联电感器、第1电容器、第4电容器的形成区域与第2串联电感器、第2电容器、第5电容器的形成区域不重叠。
此结构中,示出了使用上述电感器的连接结构的带通滤波器的更具体的结构。然后,通过构成为上述层叠结构,可抑制不需要的耦合,实现特性优异的带通滤波器。
此外,本发明的滤波器中,包括第1串联电感器、第2串联电感器、并联电感器、及电容器,且也可具有高频通过特性。此结构中,使用上述电感器的连接结构,可实现带通滤波器。
发明的效果
实现即使是具有串联电感器与并联电感器的结构也不会使设计自由度降低且能使层叠体小型化、薄型化的滤波器。
附图说明
图1是用于表示易于理解本发明实施方式的T型电感器电路的等效电路图及电磁场耦合关系的电路图。
图2是实现本实施方式的T型电感器电路的层叠体101的分解立体图。
图3是实现本实施方式的T型电感器电路的层叠体101的各层图。
图4是本实施方式的带通滤波器的等效电路图。
图5是本实施方式的带通滤波器的各层图。
图6是包含本实施方式的T型电感器电路的带通滤波器及现有结构的带通滤波器的通过特性图。
图7是本发明实施方式的高通滤波器的等效电路图。
图8是本实施方式的高通滤波器的各层图。
图9是表示在单一电介质层、二个串联电感器L1A、L1B与并联电感器L2产生电磁场耦合的情况下的层叠构造例的部分层图。
图10是表示二个串联电感器L1A、L1B与并联电感器L2分别在不同电介质层内产生电磁场耦合的情况下的层叠构造例的部分层图。
具体实施方式
参照附图对本发明的实施方式所涉及的滤波器电路进行说明。图1(A)是本实施方式的滤波器电路所使用的T型电感器电路的等效电路图,图1(B)是易于理解地表示该T型电感器电路的电磁场耦合关系的电路图。
如图1所示,在本实施方式的T型电感器电路中,对于连接第1输入输出端子Port1与第2输入输出端子Port2的信号线,串联连接有第1串联电感器L1A与第2串联电感器L1B。更具体而言,从第1输入输出端子Port1侧朝向第2输入输出端子Port2侧依序串联连接有第1串联电感器L1A、第2串联电感器L1B。
第1串联电感器L1A与第2串联电感器L1B的连接点是经由并联电感器L2与接地电位相连接。
在上述T型电感器电路中,如图1(B)所示,以部分电感器L2A’、部分电感器L2’’、部分电感器L2B’的串联电路构成并联电感器L2。
部分电感器L2A’与第1串联电感器L1A产生电磁场耦合。部分电感器L2’’不与第1串联电感器L1A及第2串联电感器L1B产生电磁场耦合。部分电感器L2B’与第2串联电感器L1B产生电磁场耦合。
部分电感器L2A’与第1串联电感器L1A的电磁场耦合量和部分电感器L2B’与第2串联电感器L1B的电磁场耦合量相同。
通过构成此种T型电感器电路,以第1串联电感器L1A及第2串联电感器L1B与并联电感器产生电磁场耦合,分别产生交互电感M。
然而,串联连接于信号线上的第1串联电感器L1A产生的交互电感M与第2串联电感器L1B产生的交互电感M相互抵消。因此,即使第1串联电感器L1A及第2串联电感器L1B对并联电感器L2产生交互电感M,串联连接于信号线上的合成电感器的实质电感值也不发生变化。
另一方面,并联电感器L2,若设为在不产生交互电感M的状态下的元件的电感L(L2),则由于交互电感M,实质电感成为L(L2)-2M。
此处,若以交互电感M成为正值的方式使并联电感器L2与第1、第2串联电感器L1A、L1B产生电磁场耦合,则不改变形状即可降低并联电感器L2的实质电感。
此外,若以交互电感M成为负值的方式使并联电感器与第1、第2串联电感器L1A、L1B产生电磁场耦合,则不改变形状即可增加并联电感器L2的实质电感。
如上述,本申请发明的发明人,发现通过使用本实施方式的电路结构所形成的T型电感器电路,不改变各电感器的形状,即可达成在现有T型电感器电路中无法实现的不使串联连接于信号线上的串联电感器的电感产生变化而仅使并联电感器的电感产生变化。因此,不改变各电感器形状即可调整具有该T型电感器电路的滤波器的滤波器特性。此外,即使是相同特性的滤波器也可改变形状。例如,能使相同特性的滤波器形成为更小型。
此种构成的T型电感器电路中,能使用层叠体并通过下述结构实现。图2是实现本实施方式的T型电感器电路的层叠体101的分解立体图。图3是实现本实施方式的T型电感器电路的层叠体101的各层图。图3是从层叠体101的层叠方向对各电介质层进行观察的图,即,从与层叠体101的顶面或底面正交方向进行观察的图。此外,图2、图3中,仅记载了T型电感器电路的部分,关于构成层叠体101的其它电介质层、其它电极图案、安装用电极则省略了图示。
层叠体100由五层电介质层PL1、PL2、PL3、PL4、PL5层叠而成。在第1层即电介质层PL1上沿着第1方向(图2中从左后向右前的方向,图3中横方向)形成有直线状的线状电极101。线状电极101由线状电极101A、101B连续形成的结构构成。
线状电极101A的与线状电极101B连接的连接侧的相反侧的端部,连接有贯通电介质层PL1、PL2的导电性通孔VH13A。线状电极101B的与线状电极101A连接的连接侧的相反侧的端部,连接有贯通电介质层PL1、PL2的导电性通孔VH13B。
线状电极101A、101B的连接点,是经由向这些的正交的第2方向(图2中从左前向右后的方向,图3中纵方向)延伸的短距离的布线电极与贯通电介质层PL1的导电性通孔VH12相连接。
在第1层PL1的下层侧的第2层PL2上形成有构成上述并联电感器L2的卷绕形的线状电极102。线状电极102具有与第2方向平行的线状电极121、122,以及与第1方向平行的线状电极123。这些线状电极121、122、123,从后述的电介质层PL3以下的结构开始与并联电感器L2的各部分以如下方式相对应。线状电极121与上述并联电感器L2的部分电感器L2A’相对应,线状电极122与上述并联电感器L2的部分电感器L2B’相对应,线状电极123与上述并联电感器L2的部分电感器L2’’相对应。
线状电极121的一端与导电性通孔VH12相连接。线状电极121的另一端与线状电极123的一端相连接。线状电极122的一端与线状电极123的另一端相连接,线状电极122的另一端经由未图示的导电性通孔与作为接地电位的电极相连接。
在成为第2层PL2的下层侧的第3层PL3上形成有构成上述第1串联电感器L1A的一部分的卷绕形的线状电极103A、构成第2串联电感器L1B的一部分的卷绕形的线状电极103B。线状电极103A、103B沿着第1方向相隔规定间隔而形成。
线状电极103A是由与第2方向平行的二条线状部131A、133A与将这些线状部131A、133A加以连接且与第1方向平行的中间线状部132A所构成。线状部131A的与中间线状部132A连接的连接侧的相反侧的端部与贯通电介质层PL1、PL2的导电性通孔VH13A相连接。线状部133A的与中间线状部132A连接的连接侧的相反侧的端部与贯通电介质层PL3的导电性通孔VH34A相连接。
此处,线状部133A从层叠体100的顶面侧进行观察(俯视各电介质层),以与形成在电介质层PL2上的线状电极102的线状电极121重叠的方式形成。根据此结构,构成第1串联电感器L1A的线状部133A与构成并联电感器L2的部分电感器L2A’的线状电极121沿着层叠方向产生电磁场耦合。由此,可在第1串联电感器L1A’与并联电感器L2A’之间产生交互电感M。
线状电极103B由与第2方向平行的二条线状部131B、133B与将此等线状部131B、133B加以连接且与第1方向平行的中间线状部132B构成。线状部131B的与中间线状部132B连接的连接侧的相反侧的端部与贯通电介质层PL1、PL2的导电性通孔VH13B相连接。线状部133B的与中间线状部132B连接侧的相反侧的端部与贯通电介质层PL3的导电性通孔VH34B相连结。
此处,线状部133B从层叠体100的顶面侧进行观察(俯视各电介质层)以与形成在电介质层PL2的线状电极102的线状电极122重叠的方式形成。根据此结构,构成第2串联电感器L1B的线状部133B与构成并联电感器L2的部分电感器L2B’的线状电极122沿着层叠方向产生电磁场耦合。由此,可在第2串联电感器L1B’与并联电感器L2B’之间产生交互电感M。
在成为第3层PL3的下层侧的第4层PL4上形成有构成上述第1串联电感器L1A的一部分的卷绕形的线状电极104A、构成第2串联电感器L1B的一部分的卷绕形的线状电极104B。线状电极104A、104B沿着第1方向相隔规定间隔而形成。
线状电极104A的一端与导电性通孔VH34A相连接。线状电极104A的另一端与贯通电介质层PL4的导电性通孔VH45A相连接。线状电极104A从层叠体100顶面侧进行观察以形成在与线状电极103A大致相同区域且局部重叠的方式形成。
线状电极104B的一端与导电性通孔VH34B相连接。线状电极104B的另一端与贯通电介质层PL4的导电性通孔VH45B相连接。
在成为第4层PL4的下层侧的第5层PL5上形成有构成上述第1串联电感器L1A的一部分的线状电极105A、构成第2串联电感器L1B的一部分的线状电极105B。线状电极105A、105B沿着第1方向相隔规定间隔而形成。
线状电极105A的一端与导电性通孔VH45A相连接。线状电极105A的另一端经由未图示的导电性通孔与构成上述第1输入输出端子Port1的电极相连接。
线状电极105B的一端与导电性通孔VH45B相连接。线状电极105B的另一端经由未图示的导电性通孔与构成上述第2输入输出端子Port2的电极相连接。
在上述结构中,从层叠体的顶面侧进行观察,若第1串联电感器L1A及第2串联电感器L1B与并联电感器L2之间以电流流动方向成为相同的方式进行电磁场耦合,则交互电感M成为正值。从层叠体的顶面侧进行观察,若第1串联电感器L1A及第2串联电感器L1B与并联电感器L2之间以电流流动方向成为相反的方式进行电磁场耦合,则交互电感M成为负值。因此,若以规定这些电流方向的关系的方式配置各电感器,则可获得与各个形状相对应的特性。
通过使用上述结构,可刻意使上述交互电感M产生,实现可调整特性的T型电感器电路。
此外,通过使用此构造,也可以不设置防止第1、第2串联电感器L1A、L1B与并联电感器L2之间产生电磁场耦合的接地电极层,因此能使层叠体低高度化。另外,由于无需在接地电极层的上下分离第1、第2串联电感器L1A、L1B与并联电感器L2,因此能使用于将它们等效电路性地连接为T型的回绕电极的布线图案成为简易的图案。
由上述电路结构及构造所构成的T型电感器电路可利用于下述带通滤波器。图4是本实施方式的带通滤波器的等效电路图。图5是本实施方式的带通滤波器的各层图。此外,图5中,也记载了结构与本实施方式的带通滤波器不同的电路的电极图案,以下仅说明与带通滤波器相关的部分。此外,图5中,记载在各电介质层PL101~PL112中的圆形标记表示导电性通孔。此外,图5中,仅记载与带通滤波器相关的电介质层,关于实现带通滤波器的电介质层以外的结构则省略图示,以省略说明。
首先,参照图4对电路结构进行说明。
本实施方式的带通滤波器,如上所述具有第1串联电感器L1A与第2串联电感器L1B的串联电路,第1串联电感器L1A与第2串联电感器L1B的连接点利用并联电感器L2与接地电位相连接。
在第1串联电感器L1A与第1输入输出端子Port1之间连接有第1串行电容器C1A。在第2串联电感器L1B与第2输入输出端子Port2之间连接有第2串行电容器C1B。
在并联电感器L2与接地电位之间连接有第1并联电容器C3。
第1串联电感器L1A与第1串行电容器C1A的连接点经由第2并联电容器C2A连接至并联电感器L2与第1并联电容器C3的连接点。
第2串联电感器L1B与第2串行电容器C1B的连接点经由第3并联电容器C2B连接至并联电感器L2与第1并联电容器C3的连接点。
在第1输入输出端子Port1与第2输入输出端子Port2之间连接有第3串行电容器C0。
接着,参照图5对层叠构造进行说明。
在作为带通滤波器的第1层即电介质层PL101上形成有第3串联电容器C0用的平板电极。
在电介质层PL102上形成有第3串联电容器C0与第1串联电容器C1A与第2串联电容器C1B用的平板电极。
电介质层PL103,与上述电介质层PL1对应,形成有T型电感器电路的回绕用的线状电极。
电介质层PL104,与上述电介质层PL2对应,形成有并联电感器L2用的线状电极。
在电介质层PL105上形成有用于将并联电感器L2连接于接地电位的回绕电极。
电介质层PL106、PL107、PL108,分别与上述电介质层PL3、PL4、PL5对应,第1串联电感器L1A与第2串联电感器L1B用的线状电极形成为以层叠方向作为螺旋轴。
在电介质层PL109上形成有对第1串联电容器C1A与第2并联电容器C2A共用的平板电极。此外,在电介质层PL109上形成有对第2串联电容器C1B与第3并联电容器C2B共用的平板电极。
在电介质层PL110上形成有第2并联电容器C2A用的平板电极、第3并联电容器C2B用的平板电极。
在电介质层PL111上形成有第1串联电容器C1A用的平板电极、第2串联电容器C1B用的平板电极。
在电介质层PL112上形成有第1并联电容器C3用的平板电极。此外,第1并联电容器C3用的另一平板电极是形成在未图示的电介质层上的接地电极。
根据上述结构的带通滤波器,可调整串联电感器L1A、L1B与并联电感器L2间的电磁场耦合,调整滤波器特性。图6是本实施方式的带通滤波器及现有结构的带通滤波器的通过特性图。图6(A)、(D)是现有结构的带通滤波器的通过特性图。图6(B)是与图6(A)相同的电路结构且以交互电感M成为正值的方式使串联电感器与并联电感器产生电磁场耦合的情况下的通过特性图。图6(C)是与图6(A)相同的电路结构且以交互电感M成为负值的方式使串联电感器与并联电感器产生电磁场耦合的情况下的通过特性图。图6(D)是对于图6(A)使并联电感器的电感值改变的情况下的通过特性图。此外,图6所示的带通滤波器是由图4所示的等效电路构成的带通滤波器。另外,图6所示的滤波器特性是利用模拟所得。具体的各电路元件的元件值设定成如下所示。图6(A)、(B)、(C)、(D)中,第1串联电感器L1A与第2串联电感器L1B的电感为2.0nH。第1串联电容器C1A、第2串联电容器C1B、第2并联电容器C2A、及第3并联电容器C2B的电容为0.75pF,第3串联电容器C0的电容为0.24pF。此外,第1并联电容器C3设为导通状态(电容为0F)。
另一方面,图6(A)、(B)、(C)中,并联电感器L2的电感为1.1nH。图6(B)、(C)中,并联电感器L2的部分电感器L2A’、L2B’的各电感为0.5nH,部分电感器L2’’的电感为0.1nH。图6(D)中,并联电感器L2的电感为1.3nH。
此外,图6(B)、(C)中,设第1串联电感器L1A及第2串联电感器L1B与并联电感器L2之间的耦合系数K为0.1。在此情况下,交互电感M的绝对值为0.1nH。
进行此种模拟的结果,如图6(A)、(B)、(C)所示,即使是相同的电路结构,通过调整串联电感器与并联电感器的电磁场耦合,也可构成不同通过特性的带通滤波器。
具体而言,决定两个串联电感器与并联电感器之间的电感,如图6(A)所示,相对于不使串联电感器与并联电感器产生电磁场耦合的通过特性,如图6(B)所示,在交互电感M成为正值的情况下,对并联电感器的信号的电感降低了交互电感M的2倍量,能成为更窄带域的特性,且较大地取得低频侧的衰减极的衰减量。此外,如图6(C)所示,在交互电感M成为正值的情况下,对并联电感器的讯号的电感增加了交互电感M的2倍量,能成为更宽带域的特性。
此外,如图6(C)、图6(D)所示,通过调整串联电感器与并联电感器的电磁场耦合,即使并联电感器的电感不同,也可构成相同通过特性的带通滤波器。具体而言,图6(C)中,尽管并联电感器L2的无信号时的电感为1.1nH,但也可获得与图6(D)所示的并联电感器L2的电感为1.3nH时相同的通过特性。这与相对交互电感M为0.1nH增加了其两倍的0.2nH相等。如上所述,通过调整第1串联电感器L1A及第2串联电感器L1B与并联电感器L2之间的电磁场耦合量,它们不会产生电磁场耦合,可实现由不同并联电感器的电感构成的滤波器特性。
尤其是,如上所述,通过以增加并联电感器的电感的方式进行耦合,即使使用由相同电极宽度且相同电极长度所构成的相同卷绕形的线状电极,也能增加电感。相反地,若实现相同电感,则能缩短电极长度。因此,能使层叠体小型化。此外,若实现相同电感,则能增加电极宽度。因此,能降低传输损耗,提高滤波器的Q值。
此外,如上所述,在串联电感器的电介质层与并联电感器的电介质层之间也可不设置接地电极层,因此能使层叠体薄型化。
此外,在上述的带通滤波器的层叠结构中,第1串联电感器L1A、第1串联电容器C1A、第2并联电容器C2A的形成区域构成为从顶面侧进行观察,层叠体重叠。另一方面,第2串联电感器L1B、第2串联电容器C1B、第3并联电容器C2B的形成区域构成为从顶面侧进行观察,层叠体重叠。然后,该两个区域构成为从顶面侧进行观察层叠体不重叠。根据这种层叠结构,可防止在层叠基板内的电路元件之间的不必要的电磁场耦合。因此,可更正确地实现由上述特性构成的带通滤波器。
另外,上述说明中,虽以带通滤波器为例进行了说明,但只要是具有T型电感器的电路,则也可实现例如图7、图8所示的高通滤波器。图7是本发明实施方式所涉及的高通滤波器的等效电路图。图8是图7所示的本实施方式的高通滤波器的各层图。此外,图8中,与图5同样地仅说明必要部位,其它部位的图示则局部省略,且说明也省略。此外,记载在图8的各电介质层PL201~PL208的圆形标记表示导电性通孔。
首先,参照图7对电路结构进行说明。
高通滤波器具有串联连接于第3输入输出端子Port3与第4输入输出端子Port4之间的串联电感器L5A、L5B。在串联电感器L5A上并联连接有电容器C5A。在串联电感器L5B上连接有电容器C5B。串联电感器L5A与串联电感器L5B的连接点经由并联电感器L6与电容器C6的串联电路连接至接地电位。
接着,参照图8对层叠结构进行说明。
在作为高通滤波器的第1层即电介质层PL201及电介质层PL202上形成有构成串联电感器L5A、L5B的线状电极。
在电介质层PL203、PL204、PL205上形成有布线用的导电性通孔。
在电介质层PL206、PL207、PL208上形成有构成并联电感器L6的线状电极。
构成串联电感器L5A、L5B的线状电极与构成并联电感器L6的线状电极形成为从层叠体顶面侧进行观察分别局部重叠。根据此结构,产生串联电感器L5A、L5B与并联电感器L6之间的交互电感。然后,根据上述构成,可获得与上述带通滤波器相同的作用效果。
此外,上述说明中,虽例示出沿着层叠方向串联连接于信号线上的两个串联电感器与连接于它们的连接点与接地电位之间的并联电感器之间产生电磁场耦合,但也可在电介质层内产生。图9是表示在单一电介质层、两个串联电感器L1A、L1B与并联电感器L2产生电磁场耦合的情况下的层叠构造例的部分层图。图10是表示两个串联电感器L1A、L1B与并联电感器L2分别在不同电介质层内产生电磁场耦合的情况下的层叠构造例的部分层图。
在图9所示的结构的情况下,构成第1串联电感器L1A与第2串联电感器L1B的线状电极,以与上述图2、图3相同的卷绕形状形成在电介质层PL1A、PL2A、PL3A上。构成并联电感器L2的线状电极,以与上述图2、图3相同的卷绕形状形成在电介质层PL1A上。此时,构成并联电感器L2的线状电极,配置在构成第1串联电感器L1A的线状电极与构成第2串联电感器L1B的线状电极之间。再者,构成并联电感器L2的线状电极,以与构成第1串联电感器L1A的线状电极的间隔和与构成第2串联电感器L1B的线状电极的间隔相同的方式配置。此外,再者,构成并联电感器L2的线状电极,以与构成第1串联电感器L1A的线状电极相对的长度和与构成第2串联电感器L1B的线状电极相对的长度相同的方式配置。
在图10所示的结构的情况下,构成第1串联电感器L1A的线状电极,以与上述图2、图3相同的卷绕形状形成在电介质层PL2B、PL3B、PL4B上。构成第2串联电感器L1B的线状电极,以与上述图2、图3相同的卷绕形状形成在电介质层PL1B、PL2B、PL3B上。构成并联电感器L2的线状电极,以与上述图2、图3类似的卷绕形状形成在电介质层PL1B、PL2B上。此时,构成并联电感器L2的线状电极,配置在构成第1串联电感器L1A的线状电极与构成第2串联电感器L1B的线状电极之间。再者,构成并联电感器L2的线状电极,以与构成第1串联电感器L1A的线状电极在电介质层PL2B中的间隔和与构成第2串联电感器L1B线状电极在电介质层PL1B中的间隔相同的方式配置。此外,再者,构成并联电感器L2的线状电极,以与构成第1串联电感器L1A的线状电极在电介质层PL2B中相对的长度和与构成第2串联电感器L1B线状电极在电介质层PL1B中的相对的长度相同的方式配置。
即使为上述图9、图10所示的结构,也可获得与在上述层叠方向产生电磁场耦合的结构相同的作用效果。
此外,上述说明中,虽显示了串联连接于信号线上的两个串联电感器对并联电感器的电磁场耦合量相同的情况,但通过使其不同,也可刻意地调整串联电感器的电感。
标号说明
100 层叠体
101、101A、101B、102、121、122、123、103A、103B、104A、104B、105A、105B 线状电极
131A、131B、133A、133B 线状部
132A、132B 中间线状部
L1A、L1B 串联电感器
L2 并联电感器
L2A’、L2B’、L2’’ 部分电感器
PL1、PL2、PL3、PL4、PL5、PL101~PL112、PL201~PL208、PL1A~PL3A、PL1B~PL4B 电介质层
VH12、VH13A、VH13B、VH34A、VH34B、VH45A、VH45B 导电性通孔
Claims (9)
1.一种滤波器,包括:
串联连接于第1输入输出端子与第2输入输出端子之间的第1串联电感器及第2串联电感器;以及
并联电感器,该并联电感器将所述第1串联电感器与所述第2串联电感器的连接点与接地电位相连接,其特征在于,
所述并联电感器配置成与所述第1串联电感器及所述第2串联电感器双方产生电磁场耦合。
2.如权利要求1所述的滤波器,其特征在于,
所述并联电感器,对所述第1串联电感器产生的电磁场耦合量与对所述第2串联电感器产生的电磁场耦合量一致。
3.如权利要求1或2所述的滤波器,其特征在于,包括:
层叠体,该层叠体由多个电介质层层叠而成;以及
形成在该层叠体内的所述第1串联电感器的电极图案、所述第2串联电感器的电极图案、所述并联电感器的电极图案,
形成所述第1串联电感器的电极图案及所述第2串联电感器的电极图案的电介质层与形成所述并联电感器的电极图案的电介质层不同,
从所述层叠体的顶面侧进行观察,所述并联电感器的电极图案配置成对所述第1串联电感器的电极图案与所述第2串联电感器的电极图案分别局部重叠。
4.如权利要求1或2所述的滤波器,其特征在于,包括:
层叠体,该层叠体由多个电介质层层叠而成;以及
形成在该层叠体内的所述第1串联电感器的电极图案、所述第2串联电感器的电极图案、所述并联电感器的电极图案,
形成所述第1串联电感器的电极图案的电介质层与形成所述并联电感器的电极图案的电介质层至少局部一致,
形成所述第2串联电感器的电极图案的电介质层与形成所述并联电感器的电极图案的电介质层至少局部一致,
所述并联电感器利用层内的电磁场耦合与所述第1串联电感器及所述第2串联电感器产生电磁场耦合。
5.如权利要求3或4中的任一项所述的滤波器,其特征在于,
从所述层叠体的顶面侧进行观察,
所述第1串联电感器与所述第2串联电感器的电流方向和所述并联电感器的电流方向相同。
6.如权利要求3或4中的任一项所述的滤波器,其特征在于,
从所述层叠体的顶面侧进行观察,
所述第1串联电感器与所述第2串联电感器的电流方向和所述并联电感器的电流方向相反。
7.如权利要求1至6中的任一项所述的滤波器,其特征在于,
包括所述第1串联电感器、所述第2串联电感器、所述并联电感器、及电容器,且具有带通特性。
8.如权利要求3至6中的任一项所述的滤波器,其特征在于,
具有带通特性,该带通特性,包括:
所述第1串联电感器、所述第2串联电感器、及所述并联电感器;
第1电容器,该第1电容器串联连接于所述第1输入输出端子与所述第1串联电感器之间;
第2电容器,该第2电容器串联连接于所述第2输入输出端子与所述第2串联电感器之间;
第3电容器,该第3电容器连接于所述并联电感器与所述接地电位之间;
第4电容器,该第4电容器将所述第1串联电感器与所述第1电容器的连接点和所述并联电感器与所述第3电容器的连接点相连接;
第5电容器,该第5电容器将所述第2串联电感器与所述第2电容器的连接点和所述并联电感器与所述第3电容器的连接点相连接;以及
第6电容器,该第6电容器串联连接于所述第1输入输出端子与所述第2输入输出端子之间,
从所述层叠体的顶面侧进行观察,
配置成所述第1串联电感器、所述第1电容器、所述第4电容器的形成区域与所述第2串联电感器、所述第2电容器、所述第5电容器的形成区域不重叠。
9.如权利要求1至6中的任一项所述的滤波器,其特征在于,
包括所述第1串联电感器、所述第2串联电感器、所述并联电感器、及电容器,且具有高频通过特性。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-048815 | 2011-03-07 | ||
JP2011048815 | 2011-03-07 | ||
PCT/JP2012/054717 WO2012121038A1 (ja) | 2011-03-07 | 2012-02-27 | フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103329434A true CN103329434A (zh) | 2013-09-25 |
CN103329434B CN103329434B (zh) | 2016-06-08 |
Family
ID=46798006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280006219.1A Active CN103329434B (zh) | 2011-03-07 | 2012-02-27 | 滤波器 |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN103329434B (zh) |
TW (1) | TWI577131B (zh) |
WO (1) | WO2012121038A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113114150A (zh) * | 2015-12-24 | 2021-07-13 | 株式会社村田制作所 | 滤波器电路以及电容元件 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201807951A (zh) * | 2016-05-17 | 2018-03-01 | 村田製作所股份有限公司 | 積層型lc濾波器 |
JP7533592B2 (ja) | 2020-09-04 | 2024-08-14 | 株式会社村田製作所 | フィルタ、フィルタモジュール及び電子機器 |
TWI779497B (zh) * | 2021-02-22 | 2022-10-01 | 瑞昱半導體股份有限公司 | 電感器及積體電路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185972A (ja) * | 1999-12-27 | 2001-07-06 | Kyocera Corp | 積層フィルタ |
JP2003298377A (ja) * | 2002-03-29 | 2003-10-17 | Ngk Spark Plug Co Ltd | 積層型lcフィルタ |
JP2006203862A (ja) * | 2004-12-20 | 2006-08-03 | Tdk Corp | ノイズ抑制回路 |
CN1946262A (zh) * | 2005-10-04 | 2007-04-11 | 索尼计算机娱乐公司 | 具有传输线型噪声滤波器的电子电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0533074Y2 (zh) * | 1988-04-28 | 1993-08-24 |
-
2012
- 2012-02-27 CN CN201280006219.1A patent/CN103329434B/zh active Active
- 2012-02-27 WO PCT/JP2012/054717 patent/WO2012121038A1/ja active Application Filing
- 2012-03-01 TW TW101106627A patent/TWI577131B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185972A (ja) * | 1999-12-27 | 2001-07-06 | Kyocera Corp | 積層フィルタ |
JP2003298377A (ja) * | 2002-03-29 | 2003-10-17 | Ngk Spark Plug Co Ltd | 積層型lcフィルタ |
JP2006203862A (ja) * | 2004-12-20 | 2006-08-03 | Tdk Corp | ノイズ抑制回路 |
CN1946262A (zh) * | 2005-10-04 | 2007-04-11 | 索尼计算机娱乐公司 | 具有传输线型噪声滤波器的电子电路 |
JP2007104266A (ja) * | 2005-10-04 | 2007-04-19 | Sony Computer Entertainment Inc | 電子回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113114150A (zh) * | 2015-12-24 | 2021-07-13 | 株式会社村田制作所 | 滤波器电路以及电容元件 |
CN113114150B (zh) * | 2015-12-24 | 2024-01-16 | 株式会社村田制作所 | 滤波器电路以及电容元件 |
Also Published As
Publication number | Publication date |
---|---|
TWI577131B (zh) | 2017-04-01 |
TW201249102A (en) | 2012-12-01 |
WO2012121038A1 (ja) | 2012-09-13 |
CN103329434B (zh) | 2016-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI729327B (zh) | 積層帶通濾波器 | |
JP5652542B2 (ja) | 方向性結合器 | |
JP6330926B2 (ja) | 電子機器 | |
CN104737452B (zh) | 高频模块 | |
CN103534874A (zh) | 耦合度调节电路、天线装置及通信终端装置 | |
CN104702242B (zh) | 变频谐振电路和变频滤波器 | |
CN103210584B (zh) | 电子元器件 | |
US9196406B2 (en) | High Q factor inductor structure | |
TWI630792B (zh) | Multilayer LC filter | |
CN103329434A (zh) | 滤波器 | |
CN104426496A (zh) | 高频元器件 | |
CN205666116U (zh) | 高频变压器、高频元器件以及通信终端装置 | |
JP2014036345A (ja) | バラントランス | |
CN104348440A (zh) | 高频元器件以及滤波元器件 | |
JP5861693B2 (ja) | 積層バンドパスフィルタ | |
JP7322968B2 (ja) | 積層型lcフィルタ | |
CN102761313B (zh) | 滤波电路 | |
TW201728081A (zh) | 積層型lc濾波器 | |
CN208674331U (zh) | 集透波截止和吸波性能于一体的天线滤波结构 | |
RU135466U1 (ru) | Интегральный полосовой lc-фильтр | |
JP5285951B2 (ja) | バンドパスフィルタ及び積層型バンドパスフィルタ。 | |
JP2006332979A (ja) | ハイパスフィルタ | |
RU135467U1 (ru) | Интегральный полосовой lc-фильтр (варианты) | |
CN216981874U (zh) | 滤波电路和多工器 | |
RU133667U1 (ru) | Интегральный полосовой lc-фильтр |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |