TWI577131B - filter - Google Patents
filter Download PDFInfo
- Publication number
- TWI577131B TWI577131B TW101106627A TW101106627A TWI577131B TW I577131 B TWI577131 B TW I577131B TW 101106627 A TW101106627 A TW 101106627A TW 101106627 A TW101106627 A TW 101106627A TW I577131 B TWI577131 B TW I577131B
- Authority
- TW
- Taiwan
- Prior art keywords
- inductor
- capacitor
- series
- tandem
- shunt
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 106
- 230000005672 electromagnetic field Effects 0.000 claims description 34
- 230000008878 coupling Effects 0.000 claims description 29
- 238000010168 coupling process Methods 0.000 claims description 29
- 238000005859 coupling reaction Methods 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 238000003475 lamination Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 18
- 238000004804 winding Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 230000000149 penetrating effect Effects 0.000 description 7
- 230000003993 interaction Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0092—Inductor filters, i.e. inductors whose parasitic capacitance is of relevance to consider it as filter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
Description
本發明係關於一種包含電感器構成之濾波器。
以往，考案有各種包含電感器構成之濾波器。其中，例如專利文獻1揭示由所謂T型電路構成之濾波器，該T型電路，將二個串列電感器串聯於訊號線，在此等串列電感器之連接點與接地之間連接有分流電感器。
以積層基板實現此種使用串列電感器與分流電感器之T型電路之情形，如專利文獻1所示，有以積層基板之內層電極圖案形成各電感器之情形。此外，以內層電極圖案形成各電感器之情形，在以往，如專利文獻1所示，使串列電感器之形成層與分流電感器之形成層不同，以串列電感器與分流電感器不會電磁場耦合之方式在此等形成層間形成接地電極。
專利文獻1：日本特開2007-129565號公報
然而，在上述專利文獻1所示之構成，由於在分流電感器之形成層與串列電感器之形成層之間必須設置接地電極層，因此積層體變厚接地電極層之量，且亦必須設計將串列電感器與分流電感器加以連接之配線圖案或導電性通孔之位置。是以，不易實現積層體之低高度化或小型化，
設計之自由度降低。
此外，即使不設置接地電極層，若使串列電感器之形成層與分流電感器之形成層分離則亦可抑制電磁場耦合，但為了充分抑制電磁場耦合，無法使積層體小型化、薄型化。
本發明之目的在於實現即使為具有串列電感器與分流電感器之構成亦不會使設計自由度降低且能使積層體小型化、薄型化之濾波器。
本發明之濾波器，具備：第1串列電感器及第2串列電感器，係串聯於第1輸出入端子與第2輸出入端子之間；以及分流電感器，將第1串列電感器與第2串列電感器之連接點連接於接地電位。此濾波器之分流電感器係配置成與第1串列電感器及第2串列電感器之兩者電磁場耦合。
此構成中，可調整對第1串列電感器與第2串列電感器之兩者之分流電感器之電磁場耦合量，藉由該耦合量，可調整對分流電感器之傳送訊號之實質上電感以調整濾波器特性。此時，由於無須介在有接地電位，因此相較於習知構成能更容易進行與所欲電感及形狀對應之圖案設計。
又，本發明之濾波器中，較佳為，分流電感器，對第1串列電感器之電磁場耦合量與對第2串列電感器之電磁場耦合量一致。
藉由上述構成，不使第1串列電感器與第2串列電感器之電感變化即可僅調整分流電感器之電感。
又，本發明之濾波器中，較佳為下述構成。具備：將
複數個電介質層積層而成之積層體；以及形成在該積層體內之第1串列電感器之電極圖案、第2串列電感器之電極圖案、分流電感器之電極圖案。形成有第1串列電感器之電極圖案及第2串列電感器之電極圖案之電介質層與形成有分流電感器之電極圖案之電介質層不同。在積層體之積層方向觀察，分流電感器之電極圖案係配置成與第1串列電感器之電極圖案與第2串列電感器之電極圖案之各個局部重疊。
此構成中，將第1串列電感器及第2串列電感器之各個與分流電感器之電磁場耦合沿著積層方向實現。
又，本發明之濾波器中，較佳為下述構成。將複數個電介質層積層而成之積層體、形成有形成在積層體內之第1串列電感器之電極圖案之電介質層、形成有分流電感器之電極圖案之電介質層至少局部一致。再者，形成有第2串列電感器之電極圖案之電介質層、形成有分流電感器之電極圖案之電介質層至少局部一致。分流電感器係藉由層內之電磁場耦合與第1串列電感器及第2串列電感器電磁場耦合。
此構成中，將第1串列電感器及第2串列電感器之各個與分流電感器之電磁場耦合在電介質層之平面內實現。
又，本發明之濾波器中，在積層體之積層方向觀察，第1串列電感器與第2串列電感器之電流方向與分流電感器之電流方向相同亦可。
此構成中，分流電感器之電感變小。亦即，不使分流
電感器之形狀變化即可使電感較與各串列電感器不電磁場耦合之構成變小。
又，本發明之濾波器中，在積層體之積層方向觀察，第1串列電感器與第2串列電感器之電流方向與分流電感器之電流方向相反亦可。
此構成中，分流電感器之電感變大。亦即，不使分流電感器之形狀變化即可使電感較與各串列電感器不電磁場耦合之構成變大。亦即，能使用以獲得和與各串列電感器不電磁場耦合之構成相同之電感之形狀變小。又，作為用以獲得和與各串列電感器不電磁場耦合之構成相同之電感之形狀，能使電極寬度變寬。
又，本發明之濾波器中，較佳為，具備第1串列電感器、第2串列電感器及分流電感器、及電容器，且具有帶通特性。此構成中，使用上述電感器之連接構成，可實現帶通濾波器。
又，本發明之濾波器中，較佳為下述構成。具有帶通特性，該帶通特性，具備：第1串列電感器、第2串列電感器、及分流電感器；第1電容器，係串聯於第1輸出入端子與第1串列電感器之間；第2電容器，係串聯於第2輸出入端子與第2串列電感器之間；第3電容器，係連接於分流電感器與接地電位之間；第4電容器，將第1串列電感器與第1電容器之連接點和分流電感器與第3電容器之連接點加以連接；第5電容器，將第2串列電感器與第2電容器之連接點和分流電感器與第3電容器之連接點加以
連接；以及第6電容器，係串聯於第1輸出入端子與第2輸出入端子之間。接著，在積層體之積層方向觀察，配置成第1串列電感器、第1電容器、第4電容器之形成區域與第2串列電感器、第2電容器、第5電容器之形成區域不重疊。
此構成中，顯示使用上述電感器之連接構成之帶通濾波器之更具體構成。此外，藉由構成為上述積層構造，可抑制不需要耦合，實現特性優異之帶通濾波器。
又，本發明之濾波器中，具備第1串列電感器、第2串列電感器及分流電感器、及電容器，且具有高頻通過特性亦可。此構成中，使用上述電感器之連接構成，可實現帶通濾波器。
實現即使為具有串列電感器與分流電感器之構成亦不會使設計自由度降低且能使積層體小型化、薄型化之濾波器。
參照圖式說明本發明實施形態之濾波器電路。圖1(A)係本實施形態之濾波器電路所使用之T型電感器電路之等效電路圖，圖1(B)係易於理解地顯示該T型電感器電路之電磁場耦合關係之電路圖。
如圖1所示，在本實施形態之T型電感器電路，對將第1輸出入端子Port1與第2輸出入端子Port2加以連接之訊號線串聯有第1串列電感器L1A與第2串列電感器L1B。
更具體而言，從第1輸出入端子Port1側朝向第2輸出入端子Port2側依序串聯有第1串列電感器L1A、第2串列電感器L1B。
第1串列電感器L1A與第2串列電感器L1B之連接點係藉由分流電感器L2連接至接地電位。
在上述T型電感器電路，如圖1(B)所示，以部分電感器L2A’，部分電感器L2”，部分電感器L2B’之串列電路構成分流電感器L2。
部分電感器L2A’與第1串列電感器L1A電磁場耦合。部分電感器L2”與第1串列電感器L1A及第2串列電感器L1B不電磁場耦合。部分電感器L2B’與第2串列電感器L1B電磁場耦合。
部分電感器L2A’與第1串列電感器L1A之電磁場耦合量與部分電感器L2B’與第2串列電感器L1B之電磁場耦合量相同。
藉由構成此種T型電感器電路，以第1串列電感器L1A及第2串列電感器L1B與分流電感器電磁場耦合，分別產生交互電感M。
然而，在串聯於訊號線之第1串列電感器L1A產生之交互電感M與在第2串列電感器L1B產生之交互電感M抵銷。是以，即使第1串列電感器L1A及第2串列電感器L1B對分流電感器L2產生交互電感M，串聯於訊號線之合成電感器之實質電感值亦不變化。
另一方面，分流電感器L2，若設為在不產生交互電感
M之狀態下之元件之電感L(L2)，則因交互電感M，實質電感成為L(L2)-2M。
此處，若以交互電感M成為正值之方式使分流電感器L2與第1、第2串列電感器L1A,L1B電磁場耦合，則不使形狀變化即可降低分流電感器L2之實質電感。
又，若以交互電感M成為負值之方式使分流電感器與第1、第2串列電感器L1A,L1B電磁場耦合，則不使形狀變化即可增加分流電感器L2之實質電感。
如上述，本案發明之發明人，發現藉由使用本實施形態之電路構成之T型電感器電路，不改變各電感器之形狀，即可達成在習知T型電感器電路無法實現之不使串聯於訊號線之串列電感器之電感變化而僅使分流電感器之電感變化。藉此，不使各電感器之形狀變化即可調整具備該T型電感器電路之濾波器之濾波器特性。又，即使為相同特性之濾波器亦可使形狀變化。例如，能將相同特性之濾波器形成為更小型。
此種構成之T型電感器電路，能使用積層體藉由下述構造實現。圖2係實現本實施形態之T型電感器電路之積層體101之分解立體圖。圖3係實現本實施形態之T型電感器電路之積層體101之各層圖。圖3係在積層體101之積層方向觀察各電介質層之圖，亦即從與積層體101之頂面或底面正交方向觀察之圖。此外，圖2、圖3中，僅記載T型電感器電路之部分，關於構成積層體101之其他電介質層、其他電極圖案、構裝用電極則省略圖示。
積層體100係將五層電介質層PL1,PL2,PL3,PL4,PL5積層而成。在第1層即電介質層PL1沿著第1方向(圖2中從左後向右前之方向，圖3中橫方向)形成有直線狀之線狀電極101。線狀電極101係由線狀電極101A,101B連續形成之構造構成。
線狀電極101A之與和線狀電極101B連接側相反側之端部，係連接於貫通電介質層PL1,PL2之導電性通孔VH13A。線狀電極101B之與和線狀電極101A連接側相反側之端部，係連接於貫通電介質層PL1,PL2之導電性通孔VH13B。
線狀電極101A,101B之連接點，係透過往此等之正交第2方向(圖2中從左前向右後之方向，圖3中縱方向)延伸之短距離之配線電極連接於貫通電介質層PL1之導電性通孔VH12。
在第1層PL1之下層側之第2層PL2形成有構成上述分流電感器L2之捲繞形之線狀電極102。線狀電極102具備與第2方向平行之線狀電極121,122、與第1方向平行之線狀電極123。此等線狀電極121,122,123，與分流電感器L2之各部分如下對應。線狀電極121與上述分流電感器L2之部分電感器L2A’對應，線狀電極122與上述分流電感器L2之部分電感器L2B’對應，線狀電極123與上述分流電感器L2之部分電感器L2”對應。
線狀電極121之一端係連接於導電性通孔VH12。線狀電極121之另一端係連接於線狀電極123之一端。線狀電
極122之一端係連接於線狀電極123之另一端，線狀電極122之另一端係透過未圖示之導電性通孔連接至作為接地電位之電極。
在第2層PL2之下層側之第3層PL3形成有構成上述第1串列電感器L1A之一部分之，捲繞形之線狀電極103A、構成第2串列電感器L1B之一部分之捲繞形之線狀電極103B。線狀電極103A,103B係沿著第1方向相隔既定間隔形成。
線狀電極103A係由與第2方向平行之二條線狀部131A,133A與將此等線狀部131A,133A加以連接且與第1方向平行之中間線狀部132A構成。線狀部131A之和與中間線狀部132A連接側相反側之端部係連接於貫通電介質層PL1,PL2之導電性通孔VH13A。線狀部133A之和與中間線狀部132A連接側相反側之端部係連接於貫通電介質層PL3之導電性通孔VH34A。
此處，線狀部133A係以從積層體100之頂面側觀察(俯視各電介質層)、與形成在電介質層PL2之線狀電極102之線狀電極121重疊之方式形成。藉由此構成，構成第1串列電感器L1A之線狀部133A與構成分流電感器L2之部分電感器L2A’之線狀電極121沿著積層方向電磁場耦合。藉此，可在第1串列電感器L1A’與分流電感器L2A’之間產生交互電感M。
線狀電極103B係由與第2方向平行之二條線狀部131B,133B與將此等線狀部131B,133B加以連接且與第1方向平
行之中間線狀部132B構成。線狀部131B之和與中間線狀部132B連接側相反側之端部係連接於貫通電介質層PL1,PL2之導電性通孔VH13B。線狀部133B之和與中間線狀部132B連接側相反側之端部係連接於貫通電介質層PL3之導電性通孔VH34B。
此處，線狀部133B係以從積層體100之頂面側觀察(俯視各電介質層)、與形成在電介質層PL2之線狀電極102之線狀電極122重疊之方式形成。藉由此構成，構成第2串列電感器L1B之線狀部133B與構成分流電感器L2之部分電感器L2B’之線狀電極122沿著積層方向電磁場耦合。藉此，可在第2串列電感器L1B’與分流電感器L2B’之間產生交互電感M。
在第3層PL3之下層側之第4層PL4形成有構成上述第1串列電感器L1A之一部分之捲繞形之線狀電極104A、構成第2串列電感器L1B之一部分之捲繞形之線狀電極104B。線狀電極104A,104B係沿著第1方向相隔既定間隔形成。
線狀電極104A之一端係連接於導電性通孔VH34A。線狀電極104A之另一端係連接於貫通電介質層PL4之導電性通孔VH45A。線狀電極104A係以從積層體100之頂面側觀察形成在與線狀電極103A大致相同區域且局部重疊之方式形成。
線狀電極104B之一端係連接於導電性通孔VH34B。線狀電極104B之另一端係連接於貫通電介質層PL4之導電性
通孔VH45B。
在第4層PL4之下層側之第5層PL5形成有構成上述第1串列電感器L1A之一部分之線狀電極105A、構成第2串列電感器L1B之一部分之線狀電極105B。線狀電極105A,105B係沿著第1方向相隔既定間隔形成。
線狀電極105A之一端係連接於導電性通孔VH45A。線狀電極105A之另一端係透過未圖示之導電性通孔連接於構成上述第1輸出入端子Port1之電極。
線狀電極105B之一端係連接於導電性通孔VH45B。線狀電極105B之另一端係透過未圖示之導電性通孔連接於構成上述第2輸出入端子Port2之電極。
在上述構成，從積層體之頂面側觀察，若藉由第1串列電感器L1A及第2串列電感器L1B與分流電感器L2以電流流動方向成為相同之方式進行電磁場耦合，則交互電感M成為正值。從積層體之頂面側觀察，若藉由第1串列電感器L1A及第2串列電感器L1B與分流電感器L2以電流流動方向成為相反之方式進行電磁場耦合，則交互電感M成為負值。是以，若以規定此等之電流方向之關係之方式配置各電感器，則可獲得與分別之形狀對應之特性。
藉由使用上述構成，可刻意使上述交互電感M產生，實現可調整特性之T型電感器電路。
此外，藉由使用此構造，不設置防止第1、第2串列電感器L1A,L1B與分流電感器L2之電磁場耦合之接地電極層亦可，因此能使積層體低高度化。又，由於不須使第1、
第2串列電感器L1A,L1B與分流電感器L2在接地電極層之上下分離，因此能使用以將此等等效電路地T型連接之迴繞電極之配線圖案為簡易之圖案。
由上述電路構成及構造構成之T型電感器電路可利用於下述帶通濾波器。圖4係本實施形態之帶通濾波器之等效電路圖。圖5係本實施形態之帶通濾波器之各層圖。此外，圖5中，亦記載構成與本實施形態之帶通濾波器不同之電路之電極圖案，以下僅說明與帶通濾波器相關之部分。又，圖5中，記載在各電介質層PL101~PL112之圓形標記表示導電性通孔。又，圖5中，僅記載與帶通濾波器相關之電介質層，關於實現帶通濾波器之電介質層以外之構成則省略圖示，以省略說明。
首先，參照圖4說明電路構成。
本實施形態之帶通濾波器，如上述具備第1串列電感器L1A與第2串列電感器L1B之串聯電路，第1串列電感器L1A與第2串列電感器L1B之連接點係藉由分流電感器L2連接於接地電位。
在第1串列電感器L1A與第1輸出入端子Port1之間連接有第1串列電容器C1A。在第2串列電感器L1B與第2輸出入端子Port2之間連接有第2串列電容器C1B。
在分流電感器L2與接地電位之間連接有第1分流電容器C3。
第1串列電感器L1A與第1串列電容器C1A之連接點係透過第2分流電容器C2A連接至分流電感器L2與第1
分流電容器C3之連接點。
第2串列電感器L1B與第2串列電容器C1B之連接點係透過第3分流電容器C2B連接至分流電感器L2與第1分流電容器C3之連接點。
在第1輸出入端子Port1與第2輸出入端子Port2之間連接有第3串列電容器C0。
接著，參照圖5說明積層構造。
在作為帶通濾波器之第1層即電介質層PL101形成有第3串列電容器C0用之平板電極。
在電介質層102形成有第3串列電容器C0與第1串列電容器C1A與第2串列電容器C1B用之平板電極。
電介質層PL103，與上述電介質層PL1對應，形成有T型電感器電路之迴繞用之線狀電極。
電介質層PL104，與上述電介質層PL2對應，形成有分流電感器L2用之線狀電極。
在電介質層PL105形成有用以將分流電感器L2連接於接地電位之迴繞電極。
電介質層PL106,PL107,PL108，分別與上述電介質層PL3,PL4,PL5對應，第1串列電感器L1A與第2串列電感器L1B用之線狀電極係形成為以積層方向作為螺旋軸。
在電介質層PL109形成有對第1串列電容器C1A與第2分流電容器C2A共用之平板電極。又，在電介質層PL109形成有對第2串列電容器C1B與第3分流電容器C2B共用之平板電極。
在電介質層PL110形成有第2分流電容器C2A用之平板電極、第3分流電容器C2B用之平板電極。
在電介質層PL111形成有第1串列電容器C1A用之平板電極、第2串列電容器C1B用之平板電極。
在電介質層PL112形成有第1分流電容器C3用之平板電極。此外，第1分流電容器C3用之另一平板電極為形成在未圖示之電介質層之接地電極。
藉由上述構成之帶通濾波器，可調整串列電感器L1A,L1B與分流電感器L2間之電磁場耦合，調整濾波器特性。
圖6係本實施形態之帶通濾波器及習知構成之帶通濾波器之通過特性圖。圖6(A)、(D)係習知構成之帶通濾波器之通過特性圖。圖6(B)係與圖6(A)相同電路構成且以交互電感M成為正值之方式使串列電感器與分流電感器電磁場耦合之情形之通過特性圖。圖6(C)係與圖6(A)相同電路構成且以交互電感M成為負值之方式使串列電感器與分流電感器電磁場耦合之情形之通過特性圖。圖6(D)係對圖6(A)使分流電感器之電感值變化之情形之通過特性圖。此外，圖6所示之帶通濾波器係由圖4所示之等效電路構成之帶通濾波器。又，圖6所示之濾波器特性係藉由模擬所得。具體之各電路元件之元件值係設定成如下所示。圖6(A)、(B)、(C)、(D)中，第1串列電感器L1A與第2串列電感器L1B之電感為2.0nH。第1串列電容器C1A、第2串列電容器C1B、第2分流電容器C2A、及第3分流電容器C2B之電容為0.75pF，第3串列電容器C0之電容為0.24pF。此外，
第1分流電容器C3設為導通狀態(電容為0F)。
另一方面，圖6(A)、(B)、(C)中，分流電感器L2之電感為1.1nH。圖6(B)、(C)中，分流電感器L2之部分電感器L2A’,L2B’之各電感為0.5nH，部分電感器L2”之電感為0.1nH。圖6(D)中，分流電感器L2之電感為1.3nH。
又，圖6(B)、(C)中，設第1串列電感器L1A及第2串列電感器L1B與分流電感器L2之耦合係數K為0.1。此情形，交互電感M之絕對值為0.1nH。
進行此種模擬之結果，如圖6(A)、(B)、(C)所示，即使相同電路構成，藉由調整串列電感器與分流電感器之電磁場耦合，亦可構成不同通過特性之帶通濾波器。
具體而言，決定二個串列電感器與分流電感器之電感，如圖6(A)所示，相對於不產生串列電感器與分流電感器之電磁場耦合之通過特性，如圖6(B)所示，交互電感M成為正值之情形，對分流電感器之訊號之電感降低交互電感M之2倍量，能成為更狹帶域特性，且較大地取得低頻側之衰減極之衰減量。又，如圖6(C)所示，交互電感M成為正值之情形，對分流電感器之訊號之電感增加交互電感M之2倍量，能成為更廣帶域特性。
又，如圖6(C)、圖6(D)所示，藉由調整串列電感器與分流電感器之電磁場耦合，即使分流電感器之電感不同，亦可構成相同通過特性之帶通濾波器。具體而言，圖6(C)中，儘管分流電感器L2之無訊號時之電感為1.1nH，亦可獲得與圖6(D)所示之分流電感器L2之電感為1.3nH之情形
相同之通過特性。此與相對交互電感M為0.1nH增加了其二倍之0.2nH相等。如上述，藉由調整第1串列電感器L1A及第2串列電感器L1B與分流電感器L2之電磁場耦合量，此等不會電磁場耦合，可實現由不同分流電感器之電感構成之濾波器特性。
尤其是，如上述，藉由以分流電感器之電感增加之方式耦合，即使使用由相同電極寬度且相同電極長度構成之相同捲繞形之線狀電極，亦能使電感增加。相反地，若實現相同電感，則能縮短電極長度。藉此，能使積層體小型化。又，若實現相同電感，則能增加電極寬度。藉此，能降低傳送損耗，使濾波器之Q值提升。
又，如上述，在串列電感器之電介質層與分流電感器之電介質層之間不設置接地電極層亦可，因此能使積層體薄型化。
此外，在上述帶通濾波器之積層構成，第1串列電感器L1A、第1串列電容器C1A、第2分流電容器C2A之形成區域構成為從頂面側觀察積層體重疊。另一方面，第2串列電感器L1B、第2串列電容器C1B、第3分流電容器C2B之形成區域構成為從頂面側觀察積層體重疊。此外，此等二個區域構成為從頂面側觀察積層體不重疊。藉由此種積層構成，可防止在積層基板內之電路元件間之不需要之電磁場耦合。藉此，可更正確地實現由上述特性構成之帶通濾波器。
又，上述說明中，雖以帶通濾波器為例進行說明，但
只要具備T型電感器電路，則亦可實現例如圖7、圖8所示之帶通濾波器。圖7係本發明實施形態之帶通濾波器之等效電路圖。圖8係圖7所示之本實施形態之高通濾波器之各層圖。此外，圖8中，與圖5同樣地僅說明必要部位，其他部位之圖示則局部省略，且說明亦省略。又，記載在圖8之各電介質層PL201~PL208之圓形標記表示導電性通孔。
首先，參照圖7說明電路構成。
高通濾波器具備串聯於第3輸出入端子Port3與第4輸出入端子Port4之間之串列電感器L5A,L5B。在串列電感器L5A並聯有電容器C5A。在串列電感器L5B連接有電容器C5B。串列電感器L5A與串列電感器L5B之連接點係透過分流電感器L6與電容器C6之串聯電路連接至接地電位。
接著，參照圖8說明積層構造。
在作為高通濾波器之第1層即電介質層PL201及電介質層PL202形成有構感串列電感器L5A,L5B之線狀電極。
在電介質層PL203,PL204,PL205形成有配線用之導電性通孔。
在電介質層PL206,PL207,PL208形成有構成分流電感器L6之線狀電極。
構成串列電感器L5A,L5B之線狀電極與構成分流電感器L6之線狀電極係形成為從積層體之頂面側觀察分別局部重疊。藉由此構造，產生串列電感器L5A,L5B與分流電感器L6之間之交互電感。此外，藉由上述構成，可獲得與上
述帶通濾波器相同之作用效果。
又，上述說明中，雖例示沿著積層方向產生串聯於訊號線之二個串列電感器與連接於此等之連接點與接地電位之間之分流電感器之間之電磁場耦合，但亦可在電介質層內產生。圖9係顯示在單一電介質層、二個串列電感器L1A,L1B與分流電感器L2電磁場耦合之情形之積層構造例之部分層圖。圖10係顯示二個串列電感器L1A,L1B與分流電感器L2分別在不同電介質層內電磁場耦合之情形之積層構造例之部分層圖。
圖9所示之構成之情形，構成第1串列電感器L1A與第2串列電感器L1B之線狀電極，以與上述圖2、圖3相同之捲繞形狀形成在電介質層PL1A,PL2A,PL3A。構成分流電感器L2之線狀電極，以與上述圖2、圖3相同之捲繞形狀形成在電介質層PL1A。此時，構成分流電感器L2之線狀電極，係配置在構成第1串列電感器L1A之線狀電極與構成第2串列電感器L1B之線狀電極之間。再者，構成分流電感器L2之線狀電極，係以與構成第1串列電感器L1A之線狀電極之間隔和與構成第2串列電感器L1B之線狀電極之間隔相同之方式配置。又，再者，構成分流電感器L2之線狀電極，係以與構成第1串列電感器L1A之線狀電極對向之長度和與構成第2串列電感器L1B之線狀電極對向之長度相同之方式配置。
圖10所示之構成之情形，構成第1串列電感器L1A之線狀電極，以與上述圖2、圖3相同之捲繞形狀形成在電介
質層PL2B,PL3B,PL4B。構成第2串列電感器L1B之線狀電極，以與上述圖2、圖3相同之捲繞形狀形成在電介質層PL1B,PL2B,PL3B。構成分流電感器L2之線狀電極，以與上述圖2、圖3類似之捲繞形狀形成在電介質層PL1B,PL2B。此時，構成分流電感器L2之線狀電極，係配置在構成第1串列電感器L1A之線狀電極與構成第2串列電感器L1B之線狀電極之間。再者，構成分流電感器L2之線狀電極，係以與構成第1串列電感器L1A之線狀電極在電介質層PL2B之間隔和與構成第2串列電感器L1B之線狀電極在電介質層PL1B之間隔相同之方式配置。又，再者，構成分流電感器L2之線狀電極，係以與構成第1串列電感器L1A之線狀電極在電介質層PL2B對向之長度和與構成第2串列電感器L1B之線狀電極在電介質層PL1B對向之長度相同之方式配置。
即使為上述圖9、圖10所示之構成，亦可獲得與在上述積層方向電磁場耦合之構成相同之作用效果。
此外，上述說明中，雖顯示串聯於訊號線之二個串列電感器對分流電感器之電磁場耦合量相同之情形，但藉由使其不同，刻意地調整串列電感器之電感亦可。
100‧‧‧積層體
101,101A,101B,102,121,122,123,103A,103B,104A,104B,105A,105B‧‧‧線狀電極
131A,131B,133A,133B‧‧‧線狀部
132A,132B‧‧‧中間線狀部
L1A,L1B‧‧‧串列電感器
L2‧‧‧分流電感器
L2A’,L2B’,L2”‧‧‧部分電感器
PL1,PL2,PL3,PL4,PL5,PL101~PL112,PL201~PL208,PL1A~PL3A,PL1B~PL4B‧‧‧電介質層
VH12,VH13A,VH13B,VH34A,VH34B,VH45A,VH45B‧‧‧導電性通孔
圖1(A)、(B)係用以顯示易於理解本發明實施形態之T型電感器電路之等效電路圖及電磁場耦合關係之電路圖。
圖2係實現本實施形態之T型電感器電路之積層體101
之分解立體圖。
圖3係實現本實施形態之T型電感器電路之積層體101之各層圖。
圖4係本實施形態之帶通濾波器之等效電路圖。
圖5係本實施形態之帶通濾波器之各層圖。
圖6(A)~(D)係包含本實施形態之T型電感器電路之帶通濾波器及習知構成之帶通濾波器之通過特性圖。
圖7係本發明實施形態之帶通濾波器之等效電路圖。
圖8係本實施形態之高通濾波器之各層圖。
圖9係顯示在單一電介質層、二個串列電感器L1A,L1B與分流電感器L2電磁場耦合之情形之積層構造例之部分層圖。
圖10係顯示二個串列電感器L1A,L1B與分流電感器L2分別在不同電介質層內電磁場耦合之情形之積層構造例之部分層圖。
L1A,L1B‧‧‧串列電感器
L2‧‧‧分流電感器
L2A’,L2B’,L2”‧‧‧部分電感器
Port1‧‧‧第1輸出入端子
Port2‧‧‧第2輸出入端子
Claims (21)
- 一種濾波器，具備：第1串列電感器及第2串列電感器，係串聯於第1輸出入端子與第2輸出入端子之間；以及分流電感器，將該第1串列電感器與該第2串列電感器之連接點透過第3電容器連接於接地電位；其特徵在於：該分流電感器係配置成與該第1串列電感器及該第2串列電感器之兩者電磁場耦合；具有帶通特性，該帶通特性，具備：該第1串列電感器、該第2串列電感器、及該分流電感器；第1電容器，係串聯於該第1輸出入端子與該第1串列電感器之間；第2電容器，係串聯於該第2輸出入端子與該第2串列電感器之間；第4電容器，將該第1串列電感器與該第1電容器之連接點和該分流電感器與該第3電容器之連接點加以連接；第5電容器，將該第2串列電感器與該第2電容器之連接點和該分流電感器與該第3電容器之連接點加以連接。
- 如申請專利範圍第1項之濾波器，其中，該分流電感器，對該第1串列電感器之電磁場耦合量與對該第2串列電感器之電磁場耦合量一致。
- 如申請專利範圍第1或2項之濾波器，其具備： 將複數個電介質層積層而成之積層體；以及形成在該積層體內之該第1串列電感器之電極圖案、該第2串列電感器之電極圖案、該分流電感器之電極圖案；形成有該第1串列電感器之電極圖案及該第2串列電感器之電極圖案之電介質層與形成有該分流電感器之電極圖案之電介質層不同；在該積層體之積層方向觀察，該分流電感器之電極圖案係配置成與該第1串列電感器之電極圖案與該第2串列電感器之電極圖案之各個局部重疊。
- 如申請專利範圍第1或2項之濾波器，其具備：將複數個電介質層積層而成之積層體；以及形成在該積層體內之該第1串列電感器之電極圖案、該第2串列電感器之電極圖案、該分流電感器之電極圖案；形成有該第1串列電感器之電極圖案之電介質層與形成有該分流電感器之電極圖案之電介質層至少局部一致；形成有該第2串列電感器之電極圖案之電介質層與形成有該分流電感器之電極圖案之電介質層至少局部一致；該分流電感器係藉由層內之電磁場耦合與該第1串列電感器及該第2串列電感器電磁場耦合。
- 如申請專利範圍第3項之濾波器，其中，在該積層體之積層方向觀察，該第1串列電感器與該第2串列電感器之電流方向與該分流電感器之電流方向相同。
- 如申請專利範圍第4項之濾波器，其中，在該積層體之積層方向觀察，該第1串列電感器與該第2串列電感器 之電流方向與該分流電感器之電流方向相同。
- 如申請專利範圍第3項之濾波器，其中，在該積層體之積層方向觀察，該第1串列電感器與該第2串列電感器之電流方向與該分流電感器之電流方向相反。
- 如申請專利範圍第4項之濾波器，其中，在該積層體之積層方向觀察，該第1串列電感器與該第2串列電感器之電流方向與該分流電感器之電流方向相反。
- 如申請專利範圍第3項之濾波器，其中，該帶通特性，具備：該第3電容器，係連接於該分流電感器與該接地電位之間；第6電容器，係串聯於該第1輸出入端子與該第2輸出入端子之間；在該積層體之積層方向觀察，配置成該第1串列電感器、該第1電容器、該第4電容器之形成區域與該第2串列電感器、該第2電容器、該第5電容器之形成區域不重疊。
- 如申請專利範圍第4項之濾波器，其中，該帶通特性，具備：該第3電容器，係連接於該分流電感器與該接地電位之間；以及第6電容器，係串聯於該第1輸出入端子與該第2輸出入端子之間；在該積層體之積層方向觀察，配置成該第1串列電感 器、該第1電容器、該第4電容器之形成區域與該第2串列電感器、該第2電容器、該第5電容器之形成區域不重疊。
- 如申請專利範圍第5項之濾波器，其中，該帶通特性，具備：該第3電容器，係連接於該分流電感器與該接地電位之間；以及第6電容器，係串聯於該第1輸出入端子與該第2輸出入端子之間；在該積層體之積層方向觀察，配置成該第1串列電感器、該第1電容器、該第4電容器之形成區域與該第2串列電感器、該第2電容器、該第5電容器之形成區域不重疊。
- 如申請專利範圍第6項之濾波器，其中，該帶通特性，具備：該第3電容器，係連接於該分流電感器與該接地電位之間；以及第6電容器，係串聯於該第1輸出入端子與該第2輸出入端子之間；在該積層體之積層方向觀察，配置成該第1串列電感器、該第1電容器、該第4電容器之形成區域與該第2串列電感器、該第2電容器、該第5電容器之形成區域不重疊。
- 如申請專利範圍第7項之濾波器，其中，該帶通特 性，具備：該第3電容器，係連接於該分流電感器與該接地電位之間；以及第6電容器，係串聯於該第1輸出入端子與該第2輸出入端子之間；在該積層體之積層方向觀察，配置成該第1串列電感器、該第1電容器、該第4電容器之形成區域與該第2串列電感器、該第2電容器、該第5電容器之形成區域不重疊。
- 如申請專利範圍第8項之濾波器，其中，該帶通特性，具備：該第3電容器，係連接於該分流電感器與該接地電位之間；以及第6電容器，係串聯於該第1輸出入端子與該第2輸出入端子之間；在該積層體之積層方向觀察，配置成該第1串列電感器、該第1電容器、該第4電容器之形成區域與該第2串列電感器、該第2電容器、該第5電容器之形成區域不重疊。
- 如申請專利範圍第1或2項之濾波器，其具備該第1串列電感器、該第2串列電感器、該分流電感器、及串聯於該第1輸出入端子與該第2輸出入端子之間的第6電容器，且具有高頻通過特性。
- 如申請專利範圍第3項之濾波器，其具備該第1串 列電感器、該第2串列電感器、該分流電感器、及串聯於該第1輸出入端子與該第2輸出入端子之間的第6電容器，且具有高頻通過特性。
- 如申請專利範圍第4項之濾波器，其具備該第1串列電感器、該第2串列電感器、該分流電感器、及串聯於該第1輸出入端子與該第2輸出入端子之間的第6電容器，且具有高頻通過特性。
- 如申請專利範圍第5項之濾波器，其具備該第1串列電感器、該第2串列電感器、該分流電感器、及串聯於該第1輸出入端子與該第2輸出入端子之間的第6電容器，且具有高頻通過特性。
- 如申請專利範圍第6項之濾波器，其具備該第1串列電感器、該第2串列電感器、該分流電感器、及串聯於該第1輸出入端子與該第2輸出入端子之間的第6電容器，且具有高頻通過特性。
- 如申請專利範圍第7項之濾波器，其具備該第1串列電感器、該第2串列電感器、該分流電感器、及串聯於該第1輸出入端子與該第2輸出入端子之間的第6電容器，且具有高頻通過特性。
- 如申請專利範圍第8項之濾波器，其具備該第1串列電感器、該第2串列電感器、該分流電感器、及串聯於該第1輸出入端子與該第2輸出入端子之間的第6電容器，且具有高頻通過特性。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011048815 | 2011-03-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201249102A TW201249102A (en) | 2012-12-01 |
| TWI577131B true TWI577131B (zh) | 2017-04-01 |
Family
ID=46798006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101106627A TWI577131B (zh) | 2011-03-07 | 2012-03-01 | filter |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN103329434B (zh) |
| TW (1) | TWI577131B (zh) |
| WO (1) | WO2012121038A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108141190B (zh) * | 2015-12-24 | 2021-05-04 | 株式会社村田制作所 | 电路基板、滤波器电路以及电容元件 |
| TW201807951A (zh) * | 2016-05-17 | 2018-03-01 | 村田製作所股份有限公司 | 積層型ｌｃ濾波器 |
| WO2022049927A1 (ja) * | 2020-09-04 | 2022-03-10 | 株式会社村田製作所 | フィルタ、フィルタモジュール及び電子機器 |
| TWI779497B (zh) * | 2021-02-22 | 2022-10-01 | 瑞昱半導體股份有限公司 | 電感器及積體電路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162939U (zh) * | 1988-04-28 | 1989-11-14 | ||
| JP2001185972A (ja) * | 1999-12-27 | 2001-07-06 | Kyocera Corp | 積層フィルタ |
| JP2006203862A (ja) * | 2004-12-20 | 2006-08-03 | Tdk Corp | ノイズ抑制回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298377A (ja) * | 2002-03-29 | 2003-10-17 | Ngk Spark Plug Co Ltd | 積層型ｌｃフィルタ |
| JP4919645B2 (ja) * | 2005-10-04 | 2012-04-18 | 株式会社ソニー・コンピュータエンタテインメント | 電子回路 |
-
2012
- 2012-02-27 WO PCT/JP2012/054717 patent/WO2012121038A1/ja active Application Filing
- 2012-02-27 CN CN201280006219.1A patent/CN103329434B/zh active Active
- 2012-03-01 TW TW101106627A patent/TWI577131B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162939U (zh) * | 1988-04-28 | 1989-11-14 | ||
| JP2001185972A (ja) * | 1999-12-27 | 2001-07-06 | Kyocera Corp | 積層フィルタ |
| JP2006203862A (ja) * | 2004-12-20 | 2006-08-03 | Tdk Corp | ノイズ抑制回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103329434B (zh) | 2016-06-08 |
| TW201249102A (en) | 2012-12-01 |
| WO2012121038A1 (ja) | 2012-09-13 |
| CN103329434A (zh) | 2013-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI729327B (zh) | 積層帶通濾波器 | |
| JP5652542B2 (ja) | 方向性結合器 | |
| JP5874718B2 (ja) | 周波数可変共振回路および周波数可変フィルタ | |
| JP5821914B2 (ja) | 高周波部品 | |
| US10340873B2 (en) | Band pass filter and laminate band pass filter | |
| US10049807B2 (en) | Laminated coil component and matching circuit | |
| TWI574504B (zh) | Low-pass filter | |
| TWI577131B (zh) | filter | |
| JP5516160B2 (ja) | フィルタ回路及び電子部品 | |
| TWI630792B (zh) | Multilayer LC filter | |
| WO2015037374A1 (ja) | インダクタおよび帯域除去フィルタ | |
| JP6642742B2 (ja) | コモンモードチョークコイル、モジュール部品および電子機器 | |
| JP2009218756A (ja) | 積層型バンドパスフィルタ | |
| TWI517570B (zh) | LC filter circuit and high frequency module | |
| TWI608699B (zh) | 電子零件 | |
| WO2017199749A1 (ja) | 積層型ｌｃフィルタ | |
| JP6521058B2 (ja) | 電子部品 | |
| JP6344482B2 (ja) | プリント基板へのフレキシブルケーブルの接続構造 | |
| JP2013150100A (ja) | Ｌｃ共振器および（それを用いた）ｌｃフィルタ | |
| JP6773122B2 (ja) | 積層型ｌｃフィルタ | |
| TW201742375A (zh) | Ｌｃ濾波器 |