JP6521058B2

JP6521058B2 - 電子部品

Info

Publication number: JP6521058B2
Application number: JP2017509312A
Authority: JP
Inventors: 陽田中
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2015-03-27
Filing date: 2016-01-08
Publication date: 2019-05-29
Anticipated expiration: 2036-01-08
Also published as: US10340875B2; JPWO2016157928A1; TW201703428A; US20180013396A1; TWI599166B; CN107431468A; WO2016157928A1; CN107431468B

Description

本発明は、電子部品に関し、より特定的には、第１のＬＣ並列共振器ないし第３のＬＣ並列共振器を備えた電子部品に関する。

従来の電子部品に関する発明としては、例えば、特許文献１に記載の積層帯域通過フィルタが知られている。該積層帯域通過フィルタは、第１のＬＣ並列共振器ないし第３のＬＣ並列共振器を備えている。第１のＬＣ並列共振器は、左側が開口した角張ったＵ字型の第１のインダクタ電極を備えている。第２のＬＣ並列共振器は、右側が開口した角張ったＵ字型の第２のインダクタ電極を備えている。第１のインダクタ電極と第２のインダクタ電極とは、線対称な関係にある。

第３のＬＣ並列共振器は、第３のインダクタ電極を備えている。第３のインダクタ電極は、第１のインダクタ電極及び第２のインダクタ電極よりも下側に設けられており、上側から平面視したときに、第１のインダクタ電極及び第２のインダクタ電極に重なっている。第１のインダクタ電極と第３のインダクタ電極とに囲まれた第１の領域の面積と第２のインダクタ電極と第３のインダクタ電極とに囲まれた第２の領域の面積とは等しい。以上のような第１のＬＣ並列共振器ないし第３のＬＣ並列共振器は、バンドパスフィルタを構成している。

ところで、特許文献１に記載の積層帯域通過フィルタでは、第１のＬＣ並列共振器側の入出力端子から見た特性インピーダンスと、第３のＬＣ並列共振器側の入出力端子から見た特性インピーダンスとがずれる。より詳細には、第１のインダクタ電極と第３のインダクタ電極とに囲まれた第１の領域の面積と第２のインダクタ電極と第３のインダクタ電極とに囲まれた第２の領域の面積とは等しい。これは、第１のインダクタ電極と第３のインダクタ電極との磁気結合の強さと、第２のインダクタ電極と第３のインダクタ電極との磁気結合の強さとを近づけるためである。

ただし、第３のインダクタ電極の一端がグランド電極に電気的に接続される。第１の領域を囲む部分は、第３のインダクタ電極の一端の近傍に位置している。そのため、第３のインダクタ電極における第１の領域を囲む部分では、誘導性の結合が強くなる。一方、第３のインダクタ電極の他端がコンデンサ電極に電気的に接続される。第２の領域を囲む部分は、第３のインダクタ電極の他端の近傍に位置している。そのため、第３のインダクタ電極における第２の領域を囲む部分では、容量性の結合が強くなる。その結果、第１のインダクタ電極と第３のインダクタ電極との磁気結合は、第２のインダクタ電極と第３のインダクタ電極との磁気結合よりも強くなってしまう。その結果、特許文献１に記載の積層帯域通過フィルタでは、第１のＬＣ並列共振器側の入出力端子から見た特性インピーダンスと、第３のＬＣ並列共振器側の入出力端子から見た入力インピーダンスとがずれる。

国際公開第２００９／０４１２９４号

そこで、本発明の目的は、それぞれの入出力端子から測定した入力インピーダンスにずれが発生することを抑制できる電子部品を提供することである。

本発明の一形態に係る電子部品は、複数の絶縁体層が積層方向に積層されて構成されている積層体と、第１のＬＣ並列共振器、第２のＬＣ並列共振器及び第３のＬＣ並列共振器と、を備えており、前記第１のＬＣ並列共振器は、第１のインダクタと第１のコンデンサを含んでおり、前記第３のＬＣ並列共振器は、第３のインダクタと第３のコンデンサを含んでおり、前記第２のＬＣ並列共振器は、互いに並列に接続される第２のインダクタ及び第２のコンデンサを含んでおり、前記第１のインダクタ及び第３のインダクタはそれぞれ、前記積層方向から平面視したときに、周回する第１のインダクタ導体及び第３のインダクタ導体を含んでおり、前記第１のコンデンサは、互いに対向する第１のコンデンサ導体とグランド導体とを含んでおり、前記第２のコンデンサは、互いに対向する第２のコンデンサ導体と前記グランド導体とを含んでおり、前記第３のコンデンサは、互いに対向する第３のコンデンサ導体と前記グランド導体とを含んでおり、前記第２のインダクタは、第１の接続部及び第２の接続部を有する第２のインダクタ導体を含んでおり、前記第１のインダクタは、第３の接続部及び第４の接続部を有する前記第１のインダクタ導体を含んでおり、前記第３のインダクタは、第５の接続部及び第６の接続部を有する前記第３のインダクタ導体を含んでおり、前記第２のコンデンサ導体と前記第２のインダクタ導体の前記第１の接続部とを電気的に接続している第１のビアホール導体と、前記グランド導体と前記第２のインダクタ導体の前記第２の接続部とを電気的に接続している第２のビアホール導体と、前記第１のコンデンサ導体と前記第１のインダクタ導体の前記第３の接続部とを電気的に接続している第３のビアホール導体と、前記グランド導体と前記第１のインダクタ導体の前記第４の接続部とを電気的に接続している第４のビアホール導体と、前記第３のコンデンサ導体と前記第３のインダクタ導体の前記第５の接続部とを電気的に接続している第５のビアホール導体と、前記グランド導体と前記第３のインダクタ導体の前記第６の接続部とを電気的に接続している第６のビアホール導体とをさらに備え、前記第１〜第６のビアホール導体は前記積層方向に延びており、前記第１のビアホール導体と前記第６のビアホール導体とには、互いに逆方向の電流が流れ、前記第２のビアホール導体と前記第４のビアホール導体とには、互いに同じ方向の電流が流れ、前記積層方向から平面視したときに、前記第１のインダクタ導体と前記第２のインダクタ導体とにより囲まれている第１の領域の面積は、前記第３のインダクタ導体と該第２のインダクタ導体とにより囲まれている第２の領域の面積よりも小さく、前記第２のインダクタ導体において前記第２の領域を囲んでいる第２の領域形成部及び該第２のインダクタ導体において前記第１の領域を囲んでいる第１の領域形成部は、前記第１の接続部から前記第２の接続部へと向かう経路においてこの順に電気的に直列に接続されていること、を特徴とする。

本発明によれば、各々の入出力端子から測定した入力インピーダンスのずれが発生することを抑制できる。

一実施形態に係る電子部品１０の等価回路図である。電子部品１０の分解斜視図である。電子部品１０を上側から透視した図である。比較例に係る電子部品１１０を上側から透視した図である。第１のモデルの通過特性｜Ｓ２１｜及び反射特性｜Ｓ１１｜を示したグラフである。第１のモデルのスミスチャートである。第２のモデルの通過特性｜Ｓ２１｜及び反射特性｜Ｓ１１｜を示したグラフである。第２のモデルのスミスチャートである。変形例に係る電子部品１０ａの分解斜視図である。電子部品１０ａを上側から透視した図である。

以下に、本発明の実施形態に係る電子部品について図面を参照しながら説明する。

（電子部品の構成）
まず、一実施形態に係る電子部品１０の回路構成について図面を参照しながら説明する。図１は、一実施形態に係る電子部品１０の等価回路図である。

電子部品１０は、バンドパスフィルタであり、図１に示すように、ＬＣ並列共振器ＬＣ１〜ＬＣ３、コンデンサＣ４〜Ｃ６及び外部電極１４ａ〜１４ｃを備えている。

外部電極１４ａ，１４ｂは、高周波信号の入出力端子である。外部電極１４ｃは、接地電位に接続されるグランド端子である。

コンデンサＣ４，Ｃ５は、外部電極１４ａと外部電極１４ｂとの間において、この順に直列に接続されている。また、コンデンサＣ６は、コンデンサＣ４，Ｃ５に対して並列に接続されている。

ＬＣ並列共振器ＬＣ１（第１のＬＣ並列共振器の一例）は、互いに並列に接続されているインダクタＬ１（第１のインダクタの一例）及びコンデンサＣ１（第１のコンデンサの一例）を含んでいる。ＬＣ並列共振器ＬＣ１の一端は、外部電極１４ａとコンデンサＣ４との間の部分に接続されている。ＬＣ並列共振器ＬＣ１の他端は、外部電極１４ｃに接続されている。

ＬＣ並列共振器ＬＣ２（第２のＬＣ並列共振器の一例）は、互いに並列に接続されているインダクタＬ２（第２のインダクタの一例）及びコンデンサＣ２（第２のコンデンサの一例）を含んでいる。ＬＣ並列共振器ＬＣ２の一端は、コンデンサＣ４とコンデンサＣ５との間の部分に接続されている。ＬＣ並列共振器ＬＣ２の他端は、外部電極１４ｃに接続されている。

ＬＣ並列共振器ＬＣ３（第３のＬＣ並列共振器の一例）は、互いに並列に接続されているインダクタＬ３（第３のインダクタの一例）及びコンデンサＣ３（第３のコンデンサの一例）を含んでいる。ＬＣ並列共振器ＬＣ３の一端は、コンデンサＣ５と外部電極１４ｂとの間の部分に接続されている。ＬＣ並列共振器ＬＣ３の他端は、外部電極１４ｃに接続されている。

また、インダクタＬ１とインダクタＬ２とは磁気結合している。インダクタＬ２とインダクタＬ３とは磁気結合している。

以上のように構成された電子部品１０は、バンドパスフィルタとして機能する。より詳細には、ＬＣ並列共振器ＬＣ１〜ＬＣ３のインピーダンスは、これらの共振周波数において最大となる。そのため、ＬＣ並列共振器ＬＣ１〜ＬＣ３は、これらの共振周波数付近の周波数を有する高周波信号を通過させない。すなわち、ＬＣ並列共振器ＬＣ１〜ＬＣ３の共振周波数付近の周波数を有する高周波信号は、外部電極１４ａ，１４ｂから外部電極１４ｃへと流れずに、外部電極１４ａと外部電極１４ｂとの間を流れる。一方、ＬＣ並列共振器ＬＣ１〜ＬＣ３の共振周波数付近の周波数外の周波数では、ＬＣ並列共振器ＬＣ１〜ＬＣ３のインピーダンスは比較的に低い。そのため、ＬＣ並列共振器ＬＣ１〜ＬＣ３の共振周波数付近の周波数外の周波数は、ＬＣ並列共振器ＬＣ１〜ＬＣ３を通過して、外部電極１４ｃを介してグランドへと流れる。以上のように、電子部品１０では、ＬＣ並列共振器ＬＣ１〜ＬＣ３の共振周波数付近の周波数の高周波信号のみを通過させるバンドパスフィルタとして機能する。

（電子部品の具体的構成）
次に、電子部品１０の具体的な構成について図面を参照しながら説明する。図２は、電子部品１０の分解斜視図である。図３は、電子部品１０を上側から透視した図である。図３では、インダクタ導体層１８ａ，２４，３０ａのみを示した。電子部品１０において、積層体１２の積層方向を上下方向と定義する。積層方向の一方側が下側であり、積層方向の他方側が上側である。また、電子部品１０を上側から平面視したときに、電子部品１０の上面の長辺が延在する方向を左右方向と定義し、電子部品１０の上面の短辺が延在する方向を前後方向と定義する。

電子部品１０は、図２及び図３に示すように、積層体１２、外部電極１４ａ〜１４ｃ、インダクタ導体層１８ａ，１８ｂ，２４，３０ａ，３０ｂ、コンデンサ導体層２０，２６，３２，３４、グランド導体層２２及びビアホール導体ｖ１〜ｖ９を備えている。

積層体１２は、図２に示すように、直方体状をなしており、絶縁体層１６ａ〜１６ｈ（複数の絶縁体層の一例）が上側から下側へとこの順に積層されることにより構成されている。積層体１２の下面は、実装面である。実装面は、電子部品１０の回路基板への実装時に回路基板に対向する面である。

絶縁体層１６ａ〜１６ｈは、上側から平面視したときに、左右方向に延在する長辺を有する長方形状をなしており、例えば、セラミック等により作製されている。以下では、絶縁体層１６ａ〜１６ｈの上面を表面と呼び、絶縁体層１６ａ〜１６ｈの下面を裏面と呼ぶ。

外部電極１４ａ，１４ｃ，１４ｂは、積層体１２の下面において左側から右側へとこの順に並ぶように設けられており、積層体１２の前面、後面、右面及び左面には設けられていない。外部電極１４ａ〜１４ｃは、長方形状をなしている。外部電極１４ａ〜１４ｃは、例えば、銀又は銅からなる下地電極上にＮｉめっき及びＳｎめっき、又は、Ｎｉめっき及びＡｕめっきが施されることにより作製されている。

インダクタ導体層１８ａ，１８ｂ（複数の第１のインダクタ導体の一例）はそれぞれ、絶縁体層１６ｃ，１６ｄの表面の左半分の領域に設けられており、上側から平面視したときに、時計回り方向に周回する線状の導体層である。以下では、インダクタ導体層１８ａ，１８ｂの時計回り方向の上流側の端部を上流端（第３の接続部の一例）と呼び、インダクタ導体層１８ａ，１８ｂの時計回り方向の下流側の端部を下流端（第４の接続部の一例）と呼ぶ。

ビアホール導体ｖ２（第７のビアホール導体の一例）は、絶縁体層１６ｃを上下方向に貫通しており、インダクタ導体層１８ａの下流端とインダクタ導体層１８ｂの上流端とを接続している。これにより、インダクタ導体層１８ａ，１８ｂ及びビアホール導体ｖ２は、インダクタＬ１に含まれている。インダクタＬ１は、上側から平面視したときに、時計回り方向に周回しながら上側から下側へと進行する螺旋状をなしている。

コンデンサ導体層２０（第１のコンデンサ導体の一例）は、絶縁体層１６ｆの表面の左半分の領域に設けられており、長方形状をなす導体層である。グランド導体層２２（第１のグランド導体、第２のグランド導体及び第３のグランド導体の一例）は、絶縁体層１６ｇの表面に設けられており、十字型をなす導体層である。グランド導体層２２は、本体部２２ａ及び枝部２２ｂ，２２ｃを含んでいる。本体部２２ａは、絶縁体層１６ｇの表面の中央に設けられており、長方形状をなしている。枝部２２ｂ，２２ｃはそれぞれ、本体部２２ａから左右方向に突出している。また、コンデンサ導体層２０と枝部２２ｂとは、絶縁体層１６ｆを介して互いに対向している。これにより、コンデンサ導体層２０及びグランド導体層２２は、コンデンサＣ１に含まれている。

ビアホール導体ｖ１は、絶縁体層１６ｃ〜１６ｈを上下方向に貫通しており、インダクタ導体層１８ａの上流端とコンデンサ導体層２０と外部電極１４ａとを接続している。これにより、インダクタ導体層１８ａの上流端は、コンデンサ導体層２０に電気的に接続されている。また、ビアホール導体ｖ３は、絶縁体層１６ｄ〜１６ｆを上下方向に貫通しており、インダクタ導体層１８ｂの下流端とグランド導体層２２とを接続している。これにより、インダクタ導体層１８ｂの下流端は、ビアホール導体ｖ２，ｖ３及びインダクタ導体層１８ｂを介してコンデンサ導体層２０に電気的に接続されている。また、ビアホール導体ｖ４は、絶縁体層１６ｇ，１６ｈを上下方向に貫通しており、グランド導体層２２と外部電極１４ｃとを接続している。これにより、インダクタＬ１とコンデンサＣ１とが並列に接続されてＬＣ並列共振器ＬＣ１を構成している。更に、ＬＣ並列共振器ＬＣ１の一端が外部電極１４ａに接続され、ＬＣ並列共振器ＬＣ１の他端が外部電極１４ｃに接続されている。

インダクタ導体層３０ａ，３０ｂ（複数の第３のインダクタ導体の一例）、コンデンサ導体層３２（第３のコンデンサ導体）及びビアホール導体ｖ７〜ｖ９は、インダクタ導体層１８ａ，１８ｂ、コンデンサ導体層２０及びビアホール導体ｖ１〜ｖ３と、上側から平面視したときに、積層体１２の中央（対角線の交点）を前後方向に延在する直線に関して線対称な関係にある。したがって、インダクタ導体層３０ａ，３０ｂは、上側から平面視したときに、反時計回り方向に周回している。よって、上流端から下流端へと向かうときにインダクタ導体層１８ａ，１８ｂが周回する方向（第１の方向の一例）と、上流端から下流端へと向かうときにインダクタ導体層３０ａ，３０ｂが周回する方向（第３の方向の一例）とは、逆である。以下では、インダクタ導体層３０ａ，３０ｂの反時計回り方向の上流側の端部を上流端（第５の接続部の一例）と呼び、インダクタ導体層３０ａ，３０ｂの反時計回り方向の下流側の端部を下流端（第６の接続部の一例）と呼ぶ。なお、インダクタ導体層３０ａ，３０ｂ、コンデンサ導体層３２及びビアホール導体ｖ７〜ｖ９の構成についてはこれ以上の説明を省略する。

インダクタ導体層３０ａ，３０ｂ（第３のインダクタ導体の一例）及びビアホール導体ｖ８（第８のビアホール導体の一例）は、インダクタＬ３に含まれている。コンデンサ導体層３２及びグランド導体層２２は、コンデンサＣ３に含まれている。

インダクタ導体層２４（第２のインダクタ導体の一例）は、絶縁体層１６ｂの表面に設けられており、上側から見たときに、Ｓ字状をなす線状の導体層である。インダクタ導体層２４は、インダクタＬ２に含まれている。よって、インダクタ導体層２４は、インダクタ導体層１８ａ，１８ｂ，３０ａ，３０ｂよりも上側に設けられている。インダクタ導体層２４は、左部２４ａ及び右部２４ｂを含んでいる。左部２４ａと右部２４ｂとの境界は、絶縁体層１６ｂの中央である。

左部２４ａは、上側から平面視したときに、絶縁体層１６ｂの中央に位置する一端（以下では、上流端と称す）から絶縁体層１６ｂの後ろ側の長辺の中央近傍に位置する他端（以下では、下流端と称す）まで時計回り方向に周回している。また、左部２４ａの一部は、上側から平面視したときに、インダクタ導体層１８ａの一部と絶縁体層１６ｂを介して対向し、コンデンサ導体層２０，２６，３４の一部とも対向している。これにより、左部２４ａの一部、インダクタ導体層１８ａの一部及びコンデンサ導体層２０，２６，３４の一部は、コンデンサＣ４に含まれている。

右部２４ｂは、上側から平面視したときに、絶縁体層１６ｂの前側の長辺の中央近傍に位置する一端（以下では、上流端と称す）から絶縁体層１６ｂの中央に位置する他端（以下では、下流端と称す）まで反時計回り方向に周回している。左部２４ａの上流端と右部２４ｂの下流端とは接続されている。以下では、右部２４ｂの上流端を上流端ｔ１（第１の接続部の一例）と呼び、左部２４ａの下流端を下流端ｔ２（第２の接続部の一例）と呼ぶ。また、右部２４ｂの一部は、上側から平面視したときに、インダクタ導体層３０ａの一部と絶縁体層１６ｂを介して対向し、コンデンサ導体層２６，３２，３４の一部とも対向している。これにより、右部２４ｂの一部、インダクタ導体層３０ａの一部及びコンデンサ導体層２６，３２，３４の一部は、コンデンサＣ５に含まれている。

また、図２及び図３に示すように、左部２４ａと右部２４ｂとは、上側から平面視したときに、絶縁体層１６ｂの中央に関して点対称な関係にはなっていない。より詳細には、左部２４ａの内径は、右部２４ｂの内径よりも小さい。したがって、上側から平面視したときに、インダクタ導体層１８ａとインダクタ導体層２４の左部２４ａとにより囲まれている領域Ａ１の面積（第１の領域の一例）は、インダクタ導体層３０ａとインダクタ導体層２４の右部２４ｂとにより囲まれている領域Ａ２（第２の領域の一例）の面積よりも小さい。領域Ａ１は、上下方向においてインダクタ導体層２４の最も近くに位置する（すなわち、インダクタ導体層１８ａ，１８ｂの内の最も上側に位置する）インダクタ導体層１８ａにより囲まれている。領域Ａ２は、上下方向においてインダクタ導体層２４の最も近くに位置する（すなわち、インダクタ導体層３０ａ，３０ｂの内の最も上側に位置する）インダクタ導体層３０ａにより囲まれている。

以下では、左部２４ａにおいて、領域Ａ１を囲んでいる部分を領域形成部５０ａ（第１の領域形成部の一例）と呼び、右部２４ｂにおいて、領域Ａ２を囲んでいる部分を領域形成部５０ｂ（第２の領域形成部の一例）と呼ぶ。領域形成部５０ａは、領域Ａ１に接している部分であり、領域形成部５０ｂは、領域Ａ２に接している部分である。領域形成部５０ｂ及び領域形成部５０ａは、上流端ｔ１から下流端ｔ２へと向かう経路においてこの順に電気的に直列に接続されている。

また、上流端から下流端へと向かうときにインダクタ導体層１８ａが周回する方向（第１の方向の一例）は、上流端ｔ１から下流端ｔ２へと向かうときに領域形成部５０ａが周回する方向（第２の方向の一例）と同じであり、時計回り方向である。これにより、インダクタ導体層１８ａに流れる電流の方向と領域形成部５０ａに流れる電流の方向とが一致する。

更に、上流端から下流端へと向かうときにインダクタ導体層３０ａが周回する方向（第３の方向の一例）は、上流端ｔ１から下流端ｔ２へと向かうときに領域形成部５０ｂが周回する方向（第４の方向の一例）と同じであり、反時計回り方向である。これにより、インダクタ導体層３０ａに流れる電流の方向と領域形成部５０ｂに流れる電流の方向とが一致する。また、インダクタ導体層１８ａ及び領域形成部５０ａに流れる電流の方向とインダクタ導体層３０ａ及び領域形成部５０ｂに流れる電流の方向とが逆になる。

コンデンサ導体層２６（第２のコンデンサ導体の一例）は、絶縁体層１６ｆの表面の中央に設けられている長方形状の導体層である。コンデンサ導体層２６とグランド導体層２２の本体部２２ａとは、絶縁体層１６ｆを介して対向している。これにより、コンデンサ導体層２６及びグランド導体層２２は、コンデンサＣ２に含まれている。

ビアホール導体ｖ５は、絶縁体層１６ｂ〜１６ｅを上下方向に貫通しており、インダクタ導体層２４の上流端ｔ１とコンデンサ導体層２６とを接続している。すなわち、インダクタ導体層２４の上流端ｔ１は、コンデンサ導体層２６と電気的に接続されている。ビアホール導体ｖ６は、絶縁体層１６ｂ〜１６ｆを上下方向に貫通しており、インダクタ導体層２４の下流端ｔ２とグランド導体層２２とを接続している。すなわち、インダクタ導体層２４の下流端ｔ２は、グランド導体層２２と電気的に接続されている。これにより、インダクタＬ２とコンデンサＣ２とが並列に接続されてＬＣ並列共振器ＬＣ２を構成している。更に、ビアホール導体ｖ４がグランド導体層２２と外部電極１４ｃとを接続しているので、ＬＣ並列共振器ＬＣ２の他端が外部電極１４ｃに電気的に接続されている。

コンデンサ導体層３４は、絶縁体層１６ｅの表面に設けられており、左右方向に延在する帯状の導体層である。コンデンサ導体層３４は、絶縁体層１６ｅを介してコンデンサ導体層２０，３２と対向している。これにより、コンデンサ導体層２０とコンデンサ導体層３２との間には、コンデンサ導体層３４を介して容量が形成されている。したがって、コンデンサ導体層２０，３２，３４は、コンデンサＣ６に含まれている。

インダクタ導体層１８ａ，１８ｂ，２４，３０ａ，３０ｂ、コンデンサ導体層２０，２６，３２，３４、グランド導体層２２及びビアホール導体ｖ１〜ｖ９は、例えば、銀や銅等の導電性材料により作製される。

（効果）
電子部品１０によれば、外部電極１４ａから測定した入力インピーダンスと外部電極１４ｂから測定した入力インピーダンスとにずれが発生することを抑制できる。より詳細には、インダクタ導体層２４は、コンデンサ導体層２６に電気的に接続される上流端ｔ１及びグランド導体層２２に電気的に接続される下流端ｔ２を有している。したがって、上流端ｔ１に接続するビアホール導体ｖ５に流れる電流の向きとビアホール導体ｖ９に流れる電流の向きが異なることから、ビアホール導体ｖ５に発生する磁束とビアホール導体ｖ９に発生する磁束がお互いに打ち消す方向になり、上流端ｔ１の近傍の領域形成部５０ｂでは誘導性の結合よりも容量性の結合が強くなり、下流端ｔ２に接続するビアホール導体ｖ６に流れる電流の向きとビアホール導体ｖ３に流れる電流の向きが同じであることから、ビアホール導体ｖ６に発生する磁束とビアホール導体ｖ３に発生する磁束が同じ方向になることから、下流端ｔ２の近傍の領域形成部５０ａでは容量性の結合よりも誘導性の結合が強くなる。したがって、領域形成部５０ａとインダクタ導体層１８ａとが磁気結合しやすくなる。

そこで、電子部品１０では、上側から平面視したときに、インダクタ導体層１８ａとインダクタ導体層２４とにより囲まれている領域Ａ１の面積は、前記インダクタ導体層３０ａとインダクタ導体層２４とにより囲まれている領域Ａ２の面積よりも小さい。これにより、領域形成部５０ａとインダクタ導体層１８ａとが磁気結合することが抑制される。その結果、領域形成部５０ａとインダクタ導体層１８ａとの磁気結合の強さと領域形成部５０ｂとインダクタ導体層３０ａとの磁気結合の強さとが近づく。よって、外部電極１４ａから測定した入力インピーダンスと外部電極１４ｂから測定した入力インピーダンスとが近づくようになる。

本願発明者は、電子部品１０が奏する効果をより明確にするために、以下に説明するコンピュータシミュレーションを行った。図４は、比較例に係る電子部品１１０を上側から透視した図である。電子部品１１０において電子部品１０に対応する構成の参照符号には、電子部品１０の各構成の参照符号に１００を足したものを用いた。

具体的には、電子部品１０，１１０のそれぞれの構成を有する第１のモデル及び第２のモデルを作成した。電子部品１１０は、インダクタ導体層１２４の形状において電子部品１０と相違する。より詳細には、インダクタ導体層１２４は、点対称な構造を有している。そのため、インダクタ導体層１２４とインダクタ導体層１１８ａとにより囲まれた領域Ａ１１の面積とインダクタ導体層１２４とインダクタ導体層１３０ａとにより囲まれた領域Ａ１２の面積とは等しい。

本願発明者は、第１のモデル及び第２のモデルの通過特性｜Ｓ２１｜及び反射特性｜Ｓ１１｜をコンピュータに演算させると共に、外部電極１４ａ，１１４ａ側及び外部電極１４ｂ，１１４ｂ側から見た入力インピーダンスを演算させた。図５Ａは、第１のモデルの通過特性｜Ｓ２１｜及び反射特性｜Ｓ１１｜を示したグラフである。図５Ｂは、第１のモデルの入力インピーダンスをスミスチャートに表示したものである。図５Ｂのスミスチャートでは、高周波信号の周波数を０．５ＧＨｚから５.５ＧＨｚまで変化させた。図５Ｃは、第２のモデルの通過特性｜Ｓ２１｜及び反射特性｜Ｓ１１｜を示したグラフである。図５Ｄは、第２のモデルの入力インピーダンスをスミスチャートに表示したものである。図５Ｃのスミスチャートでは、高周波信号の周波数を０．５ＧＨｚから６．０ＧＨｚまで変化させた。図５Ａ及び図５Ｃにおいて、縦軸は通過特性及び反射特性を示し、横軸は周波数を示す。

図５Ｄによれば、第２のモデルでは外部電極１１４ａ（図示せず）側のインピーダンスの変化と外部電極１１４ｂ（図示せず）側のインピーダンスの変化とが一致していないことが分かる。一方、図５Ｂによれば、第１のモデルでは外部電極１４ａ側のインピーダンスの変化と外部電極１４ｂ側のインピーダンスの変化とが一致していることが分かる。これにより、電子部品１０では、外部電極１４ａから測定した入力インピーダンスと外部電極１４ｂから測定した入力インピーダンスとが近づいていることが分かる。

更に、図５Ａ及び図５Ｃによれば、通過帯域（２．２ＧＨｚ〜３．０ＧＨｚ）において、電子部品１０の反射特性が電子部品１１０の反射特性よりも小さくなっていることが分かる。これにより、電子部品１０では、外部電極１４ａから測定した入力インピーダンスと外部電極１４ｂから測定した入力インピーダンスが近づき、インピーダンスの整合が取れた状態となることにより、通過帯域における高周波信号の反射が抑制されていることが分かる。

また、電子部品１０では、インダクタ導体層２４がインダクタ導体層１８ａ，３０ａ以外の導体層と磁気結合することが抑制される。より詳細には、領域Ａ１は、上下方向においてインダクタ導体層２４の最も近くに位置するインダクタ導体層１８ａにより囲まれている。領域Ａ２は、上下方向においてインダクタ導体層２４の最も近くに位置するインダクタ導体層３０ａにより囲まれている。これにより、インダクタ導体層２４は、インダクタ導体層１８ａ，３０ａと磁気結合している。したがって、インダクタ導体層２４は、インダクタ導体層１８ａ，３０ａよりも下側の導体層と磁気結合しにくくなる。

（変形例）
以下に変形例に係る電子部品について図面を参照しながら説明する。図６は、変形例に係る電子部品１０ａの分解斜視図である。図７は、電子部品１０ａを上側から透視した図である。

電子部品１０ａは、ＬＣ並列共振器ＬＣ３の方向及びインダクタ導体層２４'の形状の２点において電子部品１０と相違する。より詳細には、上側から平面視したときに、電子部品１０ａにおけるインダクタ導体層３０ａ，３０ｂ及びビアホール導体ｖ７〜ｖ９は、電子部品１０におけるインダクタ導体層３０ａ，３０ｂ及びビアホール導体ｖ７〜ｖ９を１８０°回転させることにより得られる。すなわち、電子部品１０ａでは、インダクタ導体層３０ａ，３０ｂ、コンデンサ導体層３２及びビアホール導体ｖ７〜ｖ９は、インダクタ導体層１８ａ，１８ｂ、コンデンサ導体層２０及びビアホール導体ｖ１〜ｖ３と、上側から平面視したときに、積層体１２の中央（対角線の交点）に関して点対称な関係にある。よって、上流端から下流端へと向かうときにインダクタ導体層１８ａ，１８ｂが周回する方向（第１の方向の一例）と、上流端から下流端へと向かうときにインダクタ導体層３０ａ，３０ｂが周回する方向（第３の方向の一例）とは、同じである。

また、インダクタ導体層２４'は、絶縁体層１６ｂの表面に設けられている線状の導体層であり、長方形の一部が切り欠かれた形状をなしている。インダクタ導体層２４'は、インダクタＬ２に含まれており、左部２４ａ'及び右部２４ｂ'を含んでいる。

左部２４ａ'は、上側から平面視したときに、絶縁体層１６ｂの前側の長辺の中央近傍に位置する一端（以下では、上流端と称す）から絶縁体層１６ｂの後ろ側の長辺の中央近傍に位置する他端（以下では、下流端と称す）まで時計回り方向に周回している。

右部２４ｂ'は、上側から平面視したときに、絶縁体層１６ｂの中央に位置する一端（以下では、上流端と称す）から絶縁体層１６ｂの前側の長辺の中央近傍に位置する他端（以下では、下流端と称す）まで時計回り方向に周回している。左部２４ａ'の上流端と右部２４ｂ'の下流端とは接続されている。以下では、右部２４ｂ'の上流端を上流端ｔ１と呼び、左部２４ａ'の下流端を下流端ｔ２と呼ぶ。上流端ｔ１は、ビアホール導体ｖ５を介してコンデンサ導体層２６に接続されている。下流端ｔ２は、ビアホール導体ｖ６を介してグランド導体層２２に接続されている。

また、図６及び図７に示すように、左部２４ａ'と右部２４ｂ'とは、上側から平面視したときに、絶縁体層１６ｂの中央を前後方向に通過する直線に関して線対称な関係にはなっていない。より詳細には、左部２４ａ'の内径は、右部２４ｂ'の内径よりも小さい。これにより、上側から平面視したときに、インダクタ導体層１８ａとインダクタ導体層２４'の左部２４ａ'とにより囲まれている領域Ａ１の面積は、インダクタ導体層３０ａとインダクタ導体層２４'の右部２４ｂ'とにより囲まれている領域Ａ２の面積よりも小さい。

以下では、左部２４ａ'において、領域Ａ１を囲んでいる部分を領域形成部５０ａ'と呼び、右部２４ｂ'において、領域Ａ２を囲んでいる部分を領域形成部５０ｂ'と呼ぶ。領域形成部５０ｂ'及び領域形成部５０ａ'は、上流端ｔ１から下流端ｔ２へと向かう経路においてこの順に電気的に直列に接続されている。

また、上流端から下流端へと向かうときにインダクタ導体層１８ａが周回する方向（第１の方向の一例）は、上流端ｔ１から下流端ｔ２へと向かうときに領域形成部５０ａ'が周回する方向（第２の方向の一例）と同じであり、時計回り方向である。これにより、インダクタ導体層１８ａに流れる電流の方向と領域形成部５０ａ'に流れる電流の方向とが一致する。

更に、上流端から下流端へと向かうときにインダクタ導体層３０ａが周回する方向（第３の方向の一例）は、上流端ｔ１から下流端ｔ２へと向かうときに領域形成部５０ｂ'が周回する方向（第４の方向の一例）と同じであり、時計回り方向である。これにより、インダクタ導体層３０ａに流れる電流の方向と領域形成部５０ｂ'に流れる電流の方向とが一致する。また、インダクタ導体層１８ａ及び領域形成部５０ａ'に流れる電流の方向とインダクタ導体層３０ａ及び領域形成部５０ｂ'に流れる電流の方向とが同じになる。

以上のように構成された電子部品１０ａも、電子部品１０と同じ作用効果を奏することができる。

（その他の実施形態）
本発明に係る電子部品は、前記電子部品１０，１０ａに限らずその要旨の範囲内において変更可能である。

なお、電子部品１０，１０ａの構成を任意に組み合わせてもよい。

なお、インダクタＬ１は、１つのインダクタ導体層１８ａのみを含んでいてもよい。同様に、インダクタＬ２は、１つのインダクタ導体層３０ａのみを含んでいてもよい。

なお、電子部品１０，１０ａでは、３段のＬＣ並列共振器を備えているが、４段以上のＬＣ並列共振器を備えていてもよい。

なお、外部電極１４ａ〜１４ｃは、積層体１２の下面のみではなく、積層体１２の前面、後面、左面、右面、上面及び下面に設けられていてもよい。具体的には、外部電極１４ａは、積層体１２の左面の前面を覆うと共に、前面、後面、上面及び下面の一部を覆っていてもよい。外部電極１４ｂは、積層体１２の右面の前面を覆うと共に、前面、後面、上面及び下面の一部を覆っていてもよい。この場合、ビアホール導体ｖ１，ｖ７が不要となり、インダクタ導体層１８ａ，３０ａの上流端を直接に外部電極１４ａ，１４ｂに接続することが可能となる。

なお、インダクタ導体層２４，２４'は、インダクタ導体層１８ｂ，３０ｂよりも下側に設けられていてもよい。この場合、インダクタ導体層２４，２４'は、インダクタ導体層１８ｂ，３０ｂと磁気結合する。

なお、ビアホール導体ｖ１，ｖ２，ｖ３，ｖ５，ｖ６，ｖ７，ｖ８は、インダクタ導体層１８ａ，１８ｂ，２４，３０ａ，３０ｂの端部に接続されていなくてもよい。

なお、インダクタＬ１，Ｌ３は、螺旋状以外の形状をなしていてもよい。

以上のように、本発明は、電子部品に有用であり、特に、各々の入出力端子から測定した入力インピーダンスのずれが発生することを抑制できる点において優れている。

１０，１０ａ：電子部品
１２：積層体
１４ａ〜１４ｃ：外部電極
１６ａ〜１６ｈ：絶縁体層
１８ａ，１８ｂ，２４，２４'，３０ａ，３０ｂ：インダクタ導体層
２０，２６，３２，３４：コンデンサ導体層
２２：グランド導体層
５０ａ，５０ａ'，５０ｂ，５０ｂ'：領域形成部
Ａ１，Ａ２：領域
Ｃ１〜Ｃ６：コンデンサ
Ｌ１〜Ｌ３：インダクタ
ＬＣ１〜ＬＣ３：ＬＣ並列共振器
ｔ１：上流端
ｔ２：下流端
ｖ１〜ｖ９：ビアホール導体

Claims

複数の絶縁体層が積層方向に積層されて構成されている積層体と、
第１のＬＣ並列共振器、第２のＬＣ並列共振器及び第３のＬＣ並列共振器と、
を備えており、
前記第１のＬＣ並列共振器は、第１のインダクタと第１のコンデンサを含んでおり、
前記第３のＬＣ並列共振器は、第３のインダクタと第３のコンデンサを含んでおり、
前記第２のＬＣ並列共振器は、互いに並列に接続される第２のインダクタ及び第２のコンデンサを含んでおり、
前記第１のインダクタ及び第３のインダクタはそれぞれ、前記積層方向から平面視したときに、周回する第１のインダクタ導体及び第３のインダクタ導体を含んでおり、
前記第１のコンデンサは、互いに対向する第１のコンデンサ導体とグランド導体とを含んでおり、
前記第２のコンデンサは、互いに対向する第２のコンデンサ導体と前記グランド導体とを含んでおり、
前記第３のコンデンサは、互いに対向する第３のコンデンサ導体と前記グランド導体とを含んでおり、
前記第２のインダクタは、第１の接続部及び第２の接続部を有する第２のインダクタ導体を含んでおり、
前記第１のインダクタは、第３の接続部及び第４の接続部を有する前記第１のインダクタ導体を含んでおり、
前記第３のインダクタは、第５の接続部及び第６の接続部を有する前記第３のインダクタ導体を含んでおり、
前記第２のコンデンサ導体と前記第２のインダクタ導体の前記第１の接続部とを電気的に接続している第１のビアホール導体と、
前記グランド導体と前記第２のインダクタ導体の前記第２の接続部とを電気的に接続している第２のビアホール導体と、
前記第１のコンデンサ導体と前記第１のインダクタ導体の前記第３の接続部とを電気的に接続している第３のビアホール導体と、
前記グランド導体と前記第１のインダクタ導体の前記第４の接続部とを電気的に接続している第４のビアホール導体と、
前記第３のコンデンサ導体と前記第３のインダクタ導体の前記第５の接続部とを電気的に接続している第５のビアホール導体と、
前記グランド導体と前記第３のインダクタ導体の前記第６の接続部とを電気的に接続している第６のビアホール導体と
をさらに備え、
前記第１〜第６のビアホール導体は前記積層方向に延びており、
前記第１のビアホール導体と前記第６のビアホール導体とには、互いに逆方向の電流が流れ、
前記第２のビアホール導体と前記第４のビアホール導体とには、互いに同じ方向の電流が流れ、
前記積層方向から平面視したときに、前記第１のインダクタ導体と前記第２のインダクタ導体とにより囲まれている第１の領域の面積は、前記第３のインダクタ導体と該第２のインダクタ導体とにより囲まれている第２の領域の面積よりも小さく、
前記第２のインダクタ導体において前記第２の領域を囲んでいる第２の領域形成部及び該第２のインダクタ導体において前記第１の領域を囲んでいる第１の領域形成部は、前記第１の接続部から前記第２の接続部へと向かう経路においてこの順に電気的に直列に接続されていること、
を特徴とする電子部品。
前記第１のインダクタは、複数の前記第１のインダクタ導体及び１以上の第７のビアホール導体を含んでおり、該複数の第１のインダクタ導体及び該１以上の第７のビアホール導体が接続されることにより、周回しながら前記積層方向に進行する螺旋状をなしており、
前記第３のインダクタは、複数の前記第３のインダクタ導体及び１以上の第８のビアホール導体を含んでおり、該複数の第３のインダクタ導体及び該１以上の第８のビアホール導体が接続されることにより、周回しながら前記積層方向に進行する螺旋状をなしており、
前記第１の領域は、前記積層方向において前記第２のインダクタ導体の最も近くに位置する前記第１のインダクタ導体により囲まれており、
前記第２の領域は、前記積層方向において前記第２のインダクタ導体の最も近くに位置する前記第３のインダクタ導体により囲まれていること、
を特徴とする請求項１に記載の電子部品。
前記グランド導体は、第１のグランド導体と第３のグランド導体とを含んでおり、
前記第１のコンデンサは、互いに対向する前記第１のコンデンサ導体と前記第１のグランド導体とを含んでおり、
前記第３のコンデンサは、互いに対向する前記第３のコンデンサ導体と前記第３のグランド導体とを含んでおり、
前記第４の接続部は、前記第４のビアホール導体を介して前記第１のグランド導体に電気的に接続され、
前記第６の接続部は、前記第６のビアホール導体を介して前記第３のグランド導体に電気的に接続され、
前記積層方向から平面視したときに、前記第３の接続部から前記第４の接続部へと向かうときに前記第１のインダクタ導体が周回する第１の方向は、前記第１の接続部から前記第２の接続部へと向かうときに前記第１の領域形成部が周回する第２の方向と同じであり、
前記積層方向から平面視したときに、前記第５の接続部から前記第６の接続部へと向かうときに前記第３のインダクタ導体が周回する第３の方向は、前記第１の接続部から前記第２の接続部へと向かうときに前記第２の領域形成部が周回する第４の方向と同じであること、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
前記第２のインダクタ導体は、前記積層方向から見たときに、Ｓ字形状をなしていること、
を特徴とする請求項３に記載の電子部品。
前記第１の方向と前記第３の方向とは逆であること、
を特徴とする請求項３又は請求項４のいずれかに記載の電子部品。
前記積層方向から平面視したときに、前記第１のインダクタ導体と前記第３のインダクタ導体とは、線対称な関係にあること、
を特徴とする請求項５に記載の電子部品。
前記第１の方向と前記第３の方向とは同じであること、
を特徴とする請求項３に記載の電子部品。
前記積層方向から平面視したときに、前記第１のインダクタ導体と前記第３のインダクタ導体とは、点対称な関係にあること、
を特徴とする請求項７に記載の電子部品。
前記積層体において前記積層方向の一方側に位置する面は、実装面であり、
前記第２のインダクタ導体は、前記第１のインダクタ導体及び前記第３のインダクタ導体よりも前記積層方向の他方側に設けられていること、
を特徴とする請求項１ないし請求項８のいずれかに記載の電子部品。