JP6369634B2 - Ｌｃフィルタ - Google Patents

Description

本発明は、インダクタ及びコンデンサを備えたＬＣフィルタに関する。

従来のＬＣフィルタに関する発明としては、例えば、特許文献１に記載のローパスフィルタが知られている。該ローパスフィルタは、積層体、コイル及びコンデンサを備えている。積層体は、複数の絶縁体層が積層方向に積層されて構成されている。コイルは、積層体に内蔵され、積層方向に平行な軸の周囲を周回する螺旋状をなしている。コンデンサは、積層体の底面とコイルとの間に設けられており、積層方向から見たときに、コイルと重なっている。

ところで、特許文献１に記載のローパスフィルタでは、Ｑ値の低下が問題となる。より詳細には、コイルの周回の中心軸が積層方向に平行であるので、コイルが発生した磁束は積層方向に沿って延びる。そして、コンデンサは積層方向から見たときにコイルと重なっているので、磁束はコンデンサを貫通する。その結果、コンデンサにおいて渦電流が発生し、ローパスフィルタのＱ値が低下する。

かかる問題を解決する方法としては、例えば、特許文献２に記載の積層帯域通過フィルタのように、インダクタが発生する磁束が積層方向（上下方向）に直交する方向に沿って延びるように、インダクタを構成することが考えられる。より詳細には、積層帯域通過フィルタのインダクタは、２本のビア電極とインダクタ電極とにより構成されたループ型インダクタである。インダクタ電極は、積層体の上面近傍に設けられている線状の導体である。２本のビア電極は、インダクタ電極の両端から下方に向かって延在している。このようなインダクタは、積層方向（上下方向）に直交する方向に沿って延びるように磁束を発生する。その結果、インダクタの下側に設けられているコンデンサを磁束が貫通することが抑制され、積層帯域通過フィルタのＱ値の低下が抑制される。

しかしながら、特許文献２に記載の積層帯域通過フィルタでは、ループ型のインダクタが用いられているので、積層体の高さよりインダクタのインダクタンス値が決まる。したがって、大きなインダクタンス値を得るには、高さの高い積層体が必要になる。そのため、ループ型のインダクタを用いた場合には、素子の小型化とインダクタンス値の増大とを両立させることが困難である。

特開２０１３−２１４４９号公報 国際公開第２００９／０４１２９４号

そこで、本発明の目的は、大きなインダクタンス値を得ることができると共に、Ｑ値を向上させることができるＬＣフィルタを提供することである。

本発明の一形態に係るＬＣフィルタは、複数の絶縁体層が積層方向に積層されて構成されている積層体であって、前記積層方向の一端に位置する底面と、前記積層方向の他端に位置する上面とを有する積層体と、前記積層方向に平行な軸の周囲を周回する渦巻状又は螺旋状をなすインダクタと、複数のコンデンサ導体が対向することにより構成されているコンデンサと、前記インダクタ及び前記コンデンサと電気的に接続され、かつ、前記底面に設けられている外部電極と、を備えており、前記積層方向から見たときに、前記インダクタと前記コンデンサとが重なっておらず、かつ、前記積層方向に直交する全ての方向から見たときに、該インダクタと該コンデンサとが重なっておらず、前記コンデンサは、前記インダクタよりも前記上面の近くに設けられており、前記インダクタと前記底面との間に設けられている複数の前記絶縁体層の内の連続して積層されている２層以上の前記絶縁体層には、前記積層方向に一直線に貫通するビアホール導体と該２層以上の絶縁体層同士の境界における該ビアホール導体の接続を中継するランド導体以外の導体が設けられていないこと、を特徴とする。

本発明によれば、大きなインダクタンス値を得ることができると共に、Ｑ値を向上させることができる。

ＬＣフィルタ１０の等価回路図である。 ＬＣフィルタ１０の外観斜視図である。 ＬＣフィルタ１０の分解斜視図である。 ＬＣフィルタ１０を上側（積層方向）から透視した図である。 ＬＣフィルタ１０を前側から透視した図である。 ＬＣフィルタ１０を左側から透視した図である。 比較例に係るＬＣフィルタ１００を前側から透視した図である。 比較例に係るＬＣフィルタ１００を左側から透視した図である。 コンピュータシミュレーションの結果を示したグラフである。 ＬＣフィルタ１０ａを左側から透視した概略図である。

（ＬＣフィルタの構成）
本発明の一実施形態に係るＬＣフィルタ１０の回路構成について図面を参照しながら説明する。図１は、ＬＣフィルタ１０の等価回路図である。

ＬＣフィルタ１０は、図１に示すように、インダクタＬ１〜Ｌ３、コンデンサＣ１〜Ｃ５及び外部電極１４ａ〜１４ｃを備えている。外部電極１４ａ，１４ｂは、高周波信号の入出力端子である。外部電極１４ｃは、接地電位に接続されるグランド端子である。

インダクタＬ１とコンデンサＣ１とは、電気的に並列に接続されており、ＬＣ並列共振器ＬＣ１を構成している。インダクタＬ２とコンデンサＣ２とは、電気的に並列に接続されており、ＬＣ並列共振器ＬＣ２を構成している。ＬＣ並列共振器ＬＣ１とＬＣ並列共振器ＬＣ２とは、外部電極１４ａと外部電極１４ｂとの間においてこの順に電気的に直列に接続されている。また、インダクタＬ１とインダクタＬ２とは、電磁界結合している。

コンデンサＣ３の一方の電極は、ＬＣ並列共振器ＬＣ１とＬＣ並列共振器ＬＣ２との間に接続されている。コンデンサＣ４の一方の電極は、外部電極１４ａに接続されている。コンデンサＣ５の一方の電極は、外部電極１４ｂに接続されている。コンデンサＣ３〜Ｃ５の他方の電極は、インダクタＬ３の一端に接続されている。インダクタＬ３の他端は、外部電極１４ｃに接続されている。これにより、インダクタＬ３とコンデンサＣ３とは、電気的に直列に接続されており、ＬＣ直列共振器ＬＣ３を構成している。

以上のように構成されたＬＣフィルタ１０は、カットオフ周波数（本実施形態では１．５７５ＧＨｚ）以下の周波数を有する高周波信号を外部電極１４ａと外部電極１４ｂとの間で通過させるローパスフィルタとして機能する。以下に、外部電極１４ａから高周波信号が入力した場合を例に挙げて説明する。

ＬＣ並列共振器ＬＣ１，ＬＣ２は、カットオフ周波数よりもわずかに高い共振周波数（例えば、１.８ＧＨｚ）を有している。そのため、ＬＣ並列共振器ＬＣ１，ＬＣ２の共振周波数を有する高周波信号は、外部電極１４ａから入力してもＬＣ並列共振器ＬＣ１，ＬＣ２を通過することができないので、外部電極１４ｂから出力しない。

また、ＬＣ直列共振器ＬＣ３は、カットオフ周波数よりも高い共振周波数（例えば、５ＧＨｚ）を有している。そのため、ＬＣ直列共振器ＬＣ３の共振周波数を有する高周波信号は、外部電極１４ａから入力するとＬＣ直列共振器ＬＣ３を介して外部電極１４ｃから出力するので、外部電極１４ｂから出力しない。

また、コンデンサＣ４，Ｃ５は、外部電極１４ａから入力したカットオフ周波数よりも高い周波数を有する高周波信号を外部電極１４ｃへと導く。以上のような構成により、カットオフ周波数よりも低い周波数を有する高周波信号が外部電極１４ａと外部電極１４ｂとの間を通過することができ、カットオフ周波数よりも高い周波数を有する高周波信号が外部電極１４ａと外部電極１４ｂとの間を通過できない。

（ＬＣフィルタの具体的構成）
次に、ＬＣフィルタ１０の具体的な構成について図面を参照しながら説明する。図２は、ＬＣフィルタ１０の外観斜視図である。図３は、ＬＣフィルタ１０の分解斜視図である。図４Ａは、ＬＣフィルタ１０を上側（積層方向）から透視した図である。図４Ｂは、ＬＣフィルタ１０を前側から透視した図である。図４Ｃは、ＬＣフィルタ１０を左側から透視した図である。ＬＣフィルタ１０において、積層体１２の積層方向を上下方向と定義する。また、ＬＣフィルタ１０を上側から見たときに、ＬＣフィルタ１０の上面の長辺が延在する方向を左右方向と定義し、ＬＣフィルタ１０の上面の短辺が延在する方向を前後方向と定義する。

ＬＣフィルタ１０では、図２及び図３に示すように、具体的な構成として、積層体１２、外部電極１４ａ〜１４ｃ、インダクタ導体層１８ａ〜１８ｆ，３８ａ〜３８ｆ、コンデンサ導体層２０ａ，２０ｂ，２２，２４ａ，２４ｂ，２６，４０ａ，４０ｂ，４２、結合導体層２８、接続導体層３０，３２，３４ａ，３４ｂ，５０及びビアホール導体ｖ１〜ｖ７，ｖ１１〜ｖ１４を備えている。

積層体１２は、図２に示すように、直方体状をなしており、図３に示すように、絶縁体層１６ａ〜１６ｔが上側から下側へとこの順に積層されることにより構成されている。積層体１２の上面は、積層体１２の上端に位置する面である。積層体１２の底面（絶縁体層１６ｔ）は、積層体１２の下端に位置する面であり、ＬＣフィルタ１０が回路基板に実装される際に回路基板と対向する実装面である。

絶縁体層１６ａ〜１６ｔは、上側から見たときに、左右方向に延在する長辺を有する長方形状をなしており、例えば、セラミック等により作製されている。以下では、絶縁体層１６ａ〜１６ｔの上面を表面と呼び、絶縁体層１６ａ〜１６ｔの下面を裏面と呼ぶ。

外部電極１４ａ〜１４ｃは、積層体１２の底面のみに設けられており、積層体１２の前面、後面、右面及び左面には設けられていない。外部電極１４ａ〜１４ｃは、長方形状をなしている。外部電極１４ａ，１４ｃ，１４ｂは、積層体１２の底面の左側から右側へとこの順に一列に並んでいる。外部電極１４ａ〜１４ｃは、例えば、銀等からなる下地電極上に、Ｎｉめっき及びＳｎめっきの順にめっきが施されること、又は、Ｎｉめっき及びＡｕめっきの順にめっきが施されることにより作製されている。積層体１２のそれぞれの素子の説明については、図１に示す等価回路の容量、インダクタの数字が大きくなる順番で説明する。

インダクタＬ１は、インダクタ導体層１８ａ〜１８ｆ及びビアホール導体ｖ３，ｖ４が接続されることにより構成されている。インダクタ導体層１８ａ〜１８ｆはそれぞれ、絶縁体層１６ｇ〜１６ｌの表面の左半分の領域に設けられており、長方形状の環の一部が切り欠かれた形状をなしている。したがって、インダクタ導体層１８ａ〜１８ｆは、上下方向に平行な軸Ａｘ１（図４Ａ参照）の周囲を周回している。また、インダクタ導体層１８ａ〜１８ｆは、上側から見たときに、互いに重なり合って１つの長方形状の環を形成している。インダクタ導体層１８ａ〜１８ｆはそれぞれ、上側から見たときに、絶縁体層１６ｇ〜１６ｌの前側の長辺から離れた位置に設けられている。これにより、図４Ａに示すように、インダクタＬ１の前側にスペースＳｐ１が形成されている。また、インダクタ導体層１８ａとインダクタ導体層１８ｂとは同じ形状をなしており、インダクタ導体層１８ｃとインダクタ導体層１８ｄとは同じ形状をなしており、インダクタ導体層１８ｅとインダクタ導体層１８ｆとは同じ形状をなしている。以下では、インダクタ導体層１８ａ〜１８ｆの時計回り方向の上流側の端部を上流端と呼び、インダクタ導体層１８ａ〜１８ｆの時計回り方向の下流側の端部を下流端と呼ぶ。

ビアホール導体ｖ４は、絶縁体層１６ｉ〜１６ｋを上下方向に貫通しており、インダクタ導体層１８ｅ，１８ｆの下流端とインダクタ導体層１８ｃ，１８ｄの上流端とを接続している。ビアホール導体ｖ３は、絶縁体層１６ｇ〜１６ｉを上下方向に貫通しており、インダクタ導体層１８ｃ，１８ｄの下流端とインダクタ導体層１８ａ，１８ｂの上流端とを接続している。以上のように構成されたインダクタＬ１は、上下方向に平行な軸Ａｘ１（図４Ａ参照）の周囲を時計回り方向に周回しながら、上側に向かって進行する螺旋状をなしている。

コンデンサＣ１は、コンデンサ導体層２０ａ，２０ｂ，２２，２４ａ，２４ｂにより構成されている。コンデンサ導体層２０ａ，２０ｂ，２２はそれぞれ、絶縁体層１６ｂ，１６ｄ，１６ｃの表面の左半分の領域に設けられており、絶縁体層１６ｂ，１６ｄ，１６ｃの前側の長辺の左半分に沿って延在している線状をなしている。ただし、コンデンサ導体層２０ａ，２０ｂは、上側から見たときに、同じ形状をなしており、一致して重なっているのに対して、コンデンサ導体層２２は、コンデンサ導体層２０ａ，２０ｂに対して右側にずれている。これにより、コンデンサ導体層２０ａ，２０ｂの右端とコンデンサ導体層２２の左端とが対向している。

コンデンサ導体層２４ａ，２４ｂはそれぞれ、絶縁体層１６ｂ，１６ｄの表面の中央に設けられており、絶縁体層１６ｂ，１６ｄの前側の長辺の中央に沿って延在している線状をなしている。これにより、コンデンサ導体層２２の右端とコンデンサ導体層２４ａ，２４ｂの左端とが対向している。

以上のように、コンデンサ導体層２０ａ，２０ｂの右端とコンデンサ導体層２２の左端とが対向することにより形成された容量とコンデンサ導体層２２の右端とコンデンサ導体層２４ａ，２４ｂの左端とが対向することにより形成された容量とがコンデンサ導体層２２を介して直列に接続されることにより、図４Ａの斜線部分に示すように、長方形状をなすコンデンサＣ１が形成されている。

インダクタＬ１とコンデンサＣ１とは、ビアホール導体ｖ１，ｖ２，ｖ５及び接続導体層３０，３４ａ，３４ｂを介して、電気的に並列に接続されている。より詳細には、接続導体層３０は、絶縁体層１６ｓの表面の左半分の領域に設けられているＬ字型の導体層である。ビアホール導体ｖ２は、絶縁体層１６ｓ，１６ｔを上下方向に貫通しており、接続導体層３０の一端と外部電極１４ａとを接続している。ビアホール導体ｖ１は、絶縁体層１６ｂ〜１６ｒを上下方向に貫通しており、接続導体層３０の他端とインダクタ導体層１８ｅ，１８ｆの上流端とコンデンサ導体層２０ａ，２０ｂの左端とを接続している。

また、接続導体層３４ａ，３４ｂは、絶縁体層１６ｂ，１６ｄの表面に設けられており、コンデンサ導体層２４ａ，２４ｂの左右方向の中央から後ろ側に向かって延在している線状をなしている。ビアホール導体ｖ５は、絶縁体層１６ｂ〜１６ｇを上下方向に貫通しており、接続導体層３４ａ，３４ｂの後端とインダクタ導体層１８ａ，１８ｂの下流端（インダクタ導体層３８ａ、インダクタ導体層３８ｂの上流端）とを接続している。

コンデンサＣ３は、コンデンサ導体層２４ｂ，２６により構成されている。コンデンサ導体層２６は、絶縁体層１６ｆの表面に設けられており、絶縁体層１６ｆの前側の長辺に沿って延在している線状をなしている。コンデンサ導体層２４ｂとコンデンサ導体層２６とが対向することにより、コンデンサＣ３が形成されている。

コンデンサＣ４は、コンデンサ導体層２０ｂ，２６により構成されている。コンデンサ導体層２０ｂの右端とコンデンサ導体層２６の左端とが対向することにより、コンデンサＣ４が形成されている。

インダクタＬ３は、ビアホール導体ｖ６により構成されている。ビアホール導体ｖ６は、絶縁体層１６ｆ〜１６ｒを上下方向に貫通している。ビアホール導体ｖ６の上端は、コンデンサ導体層２６の左右方向の中央に接続されている。これにより、インダクタＬ３は、コンデンサＣ３，Ｃ４と電気的に直列に接続されている。

また、インダクタＬ３は、接続導体層３２及びビアホール導体ｖ７を介して、外部電極１４ｃに接続されている。接続導体層３２は、絶縁体層１６ｓの表面に設けられており、前後方向に延在する線状をなしている。ビアホール導体ｖ６の下端は、接続導体層３２の前端に接続されている。ビアホール導体ｖ７は、絶縁体層１６ｓ，１６ｔを上下方向に貫通しており、接続導体層３２の後端と外部電極１４ｃとを接続している。これにより、インダクタＬ３は、外部電極１４ｃに接続されている。

ここで、ＬＣフィルタ１０は、以下に説明するように、上側から見たときに、面Ｓ１に関して面対象な構造を有している。面Ｓ１は、図４Ａに示すように、積層体１２の上面の中央（対角線の交点）を通過し、かつ、上下方向に平行な平面である。したがって、以下の（１）〜（４）の関係が成立する。

（１）インダクタＬ２を構成するインダクタ導体層３８ａ〜３８ｆ及びビアホール導体ｖ１３，ｖ１４は、インダクタＬ１を構成するインダクタ導体層１８ａ〜１８ｆ及びビアホール導体ｖ３，ｖ４と面Ｓ１に関して面対象な構造を有している。
（２）コンデンサＣ２を構成するコンデンサ導体層４０ａ，４０ｂ，４２，２４ａ，２４ｂは、コンデンサＣ１を構成するコンデンサ導体層２０ａ，２０ｂ，２２，２４ａ，２４ｂと面Ｓ１に関して面対象な構造を有している。
（３）インダクタＬ２とコンデンサＣ２とを電気的に並列に接続するビアホール導体ｖ１１，ｖ１２，ｖ５及び接続導体層５０，３４ａ，３４ｂは、インダクタＬ１とコンデンサＣ１とを電気的に並列に接続するビアホール導体ｖ１，ｖ２，ｖ５及び接続導体層３０，３４ａ，３４ｂと面Ｓ１に関して面対象な構造を有している。
（４）コンデンサＣ５を構成するコンデンサ導体層４０ｂ，２６は、コンデンサＣ４を構成するコンデンサ導体層２０ｂ，２６と面Ｓ１に関して面対象な構造を有している。

なお、インダクタ導体層３８ａ〜３８ｆ、コンデンサ導体層４０ａ，４０ｂ，４２、接続導体層５０及びビアホール導体ｖ１１〜ｖ１４の詳細については説明を省略する。

結合導体層２８は、絶縁体層１６ｅの表面に設けられており、絶縁体層１６ｅの後ろ側の長辺に沿って延在する線状をなしている。結合導体層２８は、上側から見たときに、インダクタＬ１，Ｌ２と重なっている。これにより、インダクタＬ１，Ｌ２は、結合導体層２８を介して電磁界結合している。

ビアホール導体ｖ１，ｖ５，ｖ６，ｖ１１は、複数の絶縁体層を上下方向に貫通しており、貫通する際に線路電極と接続しない絶縁層が存在する。そのため、絶縁体層の積層ずれにより、ビアホール導体ｖ１，ｖ５，ｖ６，ｖ１１に断線が発生することを防止するために、ランド導体層６０（図３参照）が設けられている。ランド導体層６０は、正方形状の導体層であり、ビアホール導体ｖ１，ｖ５，ｖ６，ｖ１１の上下方向に垂直な断面積よりも少しだけ大きな面積を有している。このようなランド導体層６０は、絶縁体層の表面においてビアホール導体ｖ１，ｖ５，ｖ６，ｖ１１と重なるように設けられている。

従って、絶縁体層１６ｍ〜１６ｒには、上下方向に一直線に貫通するビアホール導体ｖ１，ｖ６，ｖ１１、及び、絶縁体層１６ｍ〜１６ｒの境界におけるビアホール導体ｖ１，ｖ６，ｖ１１の接続を中継するランド導体層６０以外の導体が設けられていない。絶縁体層１６ｍ〜１６ｒは、インダクタＬ１，Ｌ２と積層体１２の底面との間に設けられている絶縁体層１６ｍ〜１６ｔの内の連続して積層されている絶縁体層である。このように、不要な導体が設けられていない絶縁体層１６ｍ〜１６ｒがインダクタＬ１，Ｌ２と積層体１２の底面との間に設けられることにより、インダクタＬ１，Ｌ２と外部電極１４ａ〜１４ｃとの間の距離が大きくなる。

加えて、絶縁体層１６ｂ〜１６ｅの比誘電率は、絶縁体層１６ａ，１６ｆ〜１６ｔの比誘電率よりも大きい。これにより、コンデンサ導体層２０ａ，２０ｂ，２２，２４ａ，２４ｂ，２６，４０ａ，４０ｂ，４２により上下方向から挟まれている絶縁体層１６ｂ〜１６ｅの比誘電率は、インダクタＬ１，Ｌ２が設けられている絶縁体層１６ｇ〜１６ｌの比誘電率よりも高くなっている。これにより、比誘電率を大きくすることで、単位当たりの容量値を大きくすることが可能となる。

ＬＣフィルタ１０は、Ｑ値を向上させるため、コンデンサＣ１は、図４Ａに示すように、上側から見たときに、スペースＳｐ１に位置している。これにより、上側から見たときに、インダクタＬ１とコンデンサＣ１とは重なっていない。

更に、図４Ｂ及び図４Ｃに示すように、コンデンサＣ１は、インダクタＬ１よりも積層体１２の上面の近くに設けられている。これにより、上側に直交する全ての方向（すなわち、前後方向及び左右方向）から見たときに、インダクタＬ１とコンデンサＣ１とが重なっていない。

また、ＬＣフィルタ１０では、インダクタＬ１の前後左右にはコンデンサが存在せず、インダクタＬ１の上下にもコンデンサが存在しない。すなわち、上側から見たときに、インダクタＬ１と重なるコンデンサが存在せず、かつ、上側に直交する全ての方向から見たときに、インダクタＬ１と重なるコンデンサが存在しない。

なお、コンデンサＣ２とインダクタＬ２との関係については、コンデンサＣ１とインダクタＬ１との関係と同じであるので説明を省略する。

（効果）
以上のように構成されたＬＣフィルタ１０によれば、インダクタンス値を大きくすることができる。より詳細には、インダクタＬ１，Ｌ２は、上下方向に平行な軸Ａｘ１，Ａｘ２（図４Ａ参照）の周囲を周回しながら、上側に向かって進行する螺旋状をなしている。このような螺旋状のインダクタＬ１，Ｌ２は、小さなエリアにおいて多くのターン数を形成しやすい構造を有しているので、ループ型のインダクタに比べて大きなインダクタンス値を得やすい。

また、ＬＣフィルタ１０によれば、Ｑ値を向上させることができる。より詳細には、螺旋状のインダクタＬ１，Ｌ２はそれぞれ、図４Ｂ及び図４Ｃに示すように、上下方向に沿って延びる磁束φ１，φ２を発生する。そのため、インダクタＬ１，Ｌ２の上下にコンデンサが存在していると、磁束φ１，φ２がコンデンサを貫通して渦電流が発生する。このような渦電流は、ＬＣフィルタ１０のＱ値を低下させる原因となる。

更に、螺旋状のインダクタＬ１，Ｌ２はそれぞれ、図４Ｂ及び図４Ｃに示すように、インダクタＬ１，Ｌ２の周囲を周回する磁束φ３，φ４を発生する。そのため、インダクタＬ１，Ｌ２の前後左右にコンデンサが存在していると、磁束φ３，φ４がコンデンサを貫通して渦電流が発生する。このような渦電流は、ＬＣフィルタ１０のＱ値を低下させる原因となる。

そこで、ＬＣフィルタ１０では、上側から見たときに、インダクタＬ１とコンデンサＣ１とは重なっておらず、かつ、上下方向に直交する全ての方向から見たときに、インダクタＬ１とコンデンサＣ１とが重なっていない。これにより、インダクタＬ１が発生した磁束φ１，φ３がコンデンサＣ１を貫通することが抑制される。同様に、上側から見たときに、インダクタＬ２とコンデンサＣ２とは重なっておらず、かつ、上下方向に直交する全ての方向から見たときに、インダクタＬ２とコンデンサＣ２とが重なっていない。これにより、インダクタＬ２が発生した磁束φ２，φ４がコンデンサＣ２を貫通することが抑制される。その結果、コンデンサＣ１，Ｃ２における渦電流の発生が抑制され、ＬＣフィルタ１０のＱ値が向上する。

また、ＬＣフィルタ１０では、インダクタＬ１，Ｌ２とコンデンサＣ１，Ｃ２との間に形成される容量が低減される。より詳細には、ＬＣフィルタ１０では、上側から見たときに、インダクタＬ１とコンデンサＣ１とは重なっておらず、かつ、上下方向に直交する全ての方向から見たときに、インダクタＬ１とコンデンサＣ１とが重なっていない。これにより、インダクタＬ１とコンデンサＣ１とが導体層の面同士で対向しなくなると共に、インダクタＬ１とコンデンサＣ１とが前後方向及び左右方向において近接することが抑制される。その結果、インダクタＬ１とコンデンサＣ１との間に形成される容量が低減される。同じ理由により、インダクタＬ２とコンデンサＣ２との間に形成される容量が低減される。

また、ＬＣフィルタ１０では、外部電極１４ａ〜１４ｃとインダクタＬ１，Ｌ２との間に形成される容量が低減される。より詳細には、外部電極１４ａ〜１４ｃが積層体１２の底面のみに設けられている。すなわち、外部電極１４ａ〜１４ｃは、積層体１２の前面、後面、右面及び左面に設けられていない。そのため、外部電極１４ａ〜１４ｃとインダクタＬ１，Ｌ２とが近接することが抑制され、これらの間に形成される容量が低減される。

また、ＬＣフィルタ１０では、不要な導体が設けられていない絶縁体層１６ｍ〜１６ｒがインダクタＬ１，Ｌ２と積層体１２の底面との間に設けられることにより、インダクタＬ１，Ｌ２と外部電極１４ａ〜１４ｃとの間の距離が大きくなる。これにより、外部電極１４ａ〜１４ｃを貫通する磁束φ１〜φ４が少なくなる。その結果、外部電極１４ａ〜１４ｃにおける渦電流の発生が抑制され、ＬＣフィルタ１０のＱ値が向上する。更に、インダクタＬ１，Ｌ２と外部電極１４ａ〜１４ｃとの間に形成される容量が低減される。

また、ＬＣフィルタ１０では、以下の理由によっても、Ｑ値を向上させることができる。より詳細には、コンデンサ導体層２０ａ，２０ｂ，２２，２４ａ，２４ｂ，２６，４０ａ，４０ｂ，４２により上下方向から挟まれている絶縁体層１６ｂ〜１６ｅの比誘電率は、インダクタＬ１，Ｌ２が設けられている絶縁体層１６ｇ〜１６ｌの比誘電率よりも高くなっている。そのため、コンデンサＣ１〜Ｃ５の容量値を大きくすることが容易である。換言すれば、コンデンサＣ１〜Ｃ５の容量値を維持しつつ、コンデンサ導体層２０ａ，２０ｂ，２２，２４ａ，２４ｂ，２６，４０ａ，４０ｂ，４２の面積を小さくすることができる。これにより、コンデンサ導体層２０ａ，２０ｂ，２２，２４ａ，２４ｂ，２６，４０ａ，４０ｂ，４２を貫通する磁束φ１〜φ４が少なくなり、ＬＣフィルタ１０のＱ値が向上する。

また、コンデンサＣ１，Ｃ２が長方形状をなしているので、以下に説明するように、インダクタＬ１，Ｌ２が発生した磁束φ１〜φ４をより妨げないようにできると共に、コンデンサＣ１，Ｃ２の容量を大きくすることができる。より詳細には、上側から見たときに、インダクタＬ１，Ｌ２が形成されていない領域の形状は長方形状をなしている。そのため、コンデンサＣ１，Ｃ２とインダクタＬ１，Ｌ２とが、上側から見たときに重ならず、かつ、コンデンサＣ１，Ｃ２をできるだけ大きくしようとすると、コンデンサＣ１，Ｃ２の形状は長方形状となる。すなわち、コンデンサＣ１，Ｃ２が長方形状をなすことにより、インダクタＬ１，Ｌ２が発生した磁束φ１〜φ４をより妨げないようにできると共に、コンデンサＣ１，Ｃ２の容量を大きくすることができる。

ところで、本願発明者は、ＬＣフィルタ１０が奏する効果をより明確にするために、以下に説明するコンピュータシミュレーションを行った。図５Ａは、比較例に係るＬＣフィルタ１００を前側から透視した図である。図５Ｂは、比較例に係るＬＣフィルタ１００を左側から透視した図である。

本願発明者は、実施例に相当する第１のモデルとしてＬＣフィルタ１０を作成し、比較例に相当する第２のモデルとしてＬＣフィルタ１００を作成した。ＬＣフィルタ１００は、上側から見たときに、インダクタＬ１１とコンデンサＣ１１とが重なっていると共に、インダクタＬ１２とコンデンサＣ１２とが重なっている。インダクタＬ１１，Ｌ１２はそれぞれインダクタＬ１，Ｌ２に対応し、コンデンサＣ１１，Ｃ１２はそれぞれコンデンサＣ１，Ｃ２に対応する。なお、ＬＣフィルタ１００の等価回路図は、ＬＣフィルタ１０の等価回路図と同じである。

図５Ｃは、コンピュータシミュレーションの結果を示したグラフである。縦軸は通過特性を示し、横軸は周波数を示す。また、表１は、コンピュータシミュレーションの結果を示した表である。

第２のモデルよりも第１のモデルの方が、Ｑ値が良好である。その結果、図５Ｃに示すように、第２のモデルよりも第１のモデルの方が、カットオフ周波数（１．５７５ＧＨｚ）よりも高い周波数における減衰量が大きくなっていることが分かる。具体的には、表１に示すように、第２のモデルよりも第１のモデルの方が、１．５７５ＧＨｚ、１．８０５ＧＨｚ及び５ＧＨｚに発生している減衰極における減衰量が大きくなっている。よって、第２のモデルよりも第１のモデルの方が、Ｑ値が良好であるために、良好な通過特性が得られることが分かる。

また、第２のモデルよりも第１のモデルの方が、Ｑ値が良好である。その結果、表１によれば、挿入損失（ＩＬ）が第２のモデルよりも第１のモデルの方が小さくなっていることが分かる。

（変形例）
以下に、変形例に係るＬＣフィルタ１０ａについて図面を参照しながら説明する。図６は、ＬＣフィルタ１０ａを左側から透視した概略図である。

ＬＣフィルタ１０では、コンデンサＣ１，Ｃ２は、インダクタＬ１，Ｌ２よりも上側に設けられていた。一方、図６に示すように、ＬＣフィルタ１０ａでは、コンデンサＣ１，Ｃ２は、インダクタＬ１，Ｌ２よりも下側に設けられている。

また、ＬＣフィルタ１０ａでは、インダクタＬ１，Ｌ２よりも上側には、ビアホール導体や導体層が設けられていない複数の絶縁体層が連続して設けられることが好ましい。これにより、積層体１２の上面の近傍に金属が配置されたとしても、金属とインダクタＬ１，Ｌ２とが離れているので、金属とインダクタＬ１，Ｌ２との間で容量が形成されることが抑制される。更に、金属によりインダクタＬ１，Ｌ２が発生した磁束が妨げられにくくなる。

（その他の実施形態）
本発明に係るＬＣフィルタは、ＬＣフィルタ１０，１０ａに限らず、その要旨の範囲内において変更可能である。

なお、ＬＣフィルタ１０の構成とＬＣフィルタ１０ａの構成とを任意に組み合わせてもよい。

なお、インダクタＬ１とコンデンサＣ１とは、ＬＣ並列共振器ＬＣ１を構成しているとしたが、ＬＣ直列共振器を構成してもよい。インダクタＬ２とコンデンサＣ２とは、ＬＣ並列共振器ＬＣ２を構成しているとしたが、ＬＣ直列共振器を構成してもよい。

なお、外部電極１４ａ〜１４ｃは、積層体１２の底面のみに設けられているが、底面以外の部分に設けられていてもよい。

なお、ランド導体層６０は必須ではなく存在しなくてもよい。

なお、インダクタＬ１，Ｌ２は、螺旋状をなしているとしたが、渦巻状であってもよい。

なお、絶縁体層１６ａ〜１６ｔの比誘電率は全て等しくてもよい。

なお、ＬＣフィルタ１０は、ローパスフィルタであるとしたが、ハイパスフィルタやバンドパスフィルタ等であってもよい。

以上のように、本発明は、ＬＣフィルタに有用であり、特に、大きなインダクタンス値を得ることができると共に、Ｑ値を向上させることができる点において優れている。

１０，１０ａ：ＬＣフィルタ
１２：積層体
１４ａ〜１４ｃ：外部電極
１６ａ〜１６ｔ：絶縁体層
１８ａ〜１８ｆ，３８ａ〜３８ｆ：インダクタ導体層
２０ａ，２０ｂ，２２，２４ａ，２４ｂ，２６，４０ａ，４０ｂ，４２：コンデンサ導体層
２８：結合導体層
３０，３２，３４ａ，３４ｂ，５０：接続導体層
６０：ランド導体層
Ｃ１〜Ｃ５，Ｃ１１，Ｃ１２：コンデンサ
Ｌ１〜Ｌ３，Ｌ１１，Ｌ１２：インダクタ
ＬＣ１，ＬＣ２：ＬＣ並列共振器
ＬＣ３：ＬＣ直列共振器
ｖ１〜ｖ７，ｖ１１〜ｖ１４：ビアホール導体

Claims (6)

1. 複数の絶縁体層が積層方向に積層されて構成されている積層体であって、前記積層方向の一端に位置する底面と、前記積層方向の他端に位置する上面とを有する積層体と、
   前記積層方向に平行な軸の周囲を周回する渦巻状又は螺旋状をなすインダクタと、
   複数のコンデンサ導体が対向することにより構成されているコンデンサと、
   前記インダクタ及び前記コンデンサと電気的に接続され、かつ、前記底面に設けられている外部電極と、
   を備えており、
   前記積層方向から見たときに、前記インダクタと前記コンデンサとが重なっておらず、
   かつ、前記積層方向に直交する全ての方向から見たときに、該インダクタと該コンデンサとが重なっておらず、
   前記コンデンサは、前記インダクタよりも前記上面の近くに設けられており、
   前記インダクタと前記底面との間に設けられている複数の前記絶縁体層の内の連続して積層されている２層以上の前記絶縁体層には、前記積層方向に一直線に貫通するビアホール導体と該２層以上の絶縁体層同士の境界における該ビアホール導体の接続を中継するランド導体以外の導体が設けられていないこと、
   を特徴とするＬＣフィルタ。
2. 前記インダクタと前記コンデンサは、ＬＣ共振器を構成していること、
   を特徴とする請求項１に記載のＬＣフィルタ。
3. 前記外部電極は、前記底面のみに設けられていること、
   を特徴とする請求項１又は請求項２に記載のＬＣフィルタ。
4. 前記インダクタは、前記絶縁体層上に設けられ、かつ、前記軸の周囲を周回している複数のインダクタ導体と、前記絶縁体層を貫通する１以上のビアホール導体と、が接続されて構成されていること、
   を特徴とする請求項１ないし請求項３のいずれかに記載のＬＣフィルタ。
5. 前記複数のコンデンサ導体により前記積層方向から挟まれている前記絶縁体層の比誘電率は、前記インダクタが設けられている前記絶縁体層の比誘電率よりも高いこと、
   を特徴とする請求項１ないし請求項４のいずれかに記載のＬＣフィルタ。
6. 前記複数のコンデンサは、長方形状をなしていること、
   を特徴とする請求項１ないし請求項５のいずれかに記載のＬＣフィルタ。