JP5812206B2 - フィルタ - Google Patents

Description

本発明は、フィルタに関し、より特定的には、複数のＬＣ並列共振器を含むフィルタに関する。

従来のフィルタに関する発明としては、例えば、特許文献１に記載の積層帯域通過フィルタが知られている。図１４は、特許文献１に記載の積層帯域通過フィルタ５００の分解斜視図である。

積層帯域通過フィルタ５００は、誘電体層５０２ａ〜５０２ｇ及びＬＣ並列共振器５０４，５１６を備えている。誘電体層５０２ａ〜５０２ｇは、長方形状をなしており、上から下へとこの順に積層されている。

ＬＣ並列共振器５０４は、インダクタ電極５０６、ビア電極５０８，５１０及びキャパシタ電極５１２，グランド電極５１４により構成されている。キャパシタ電極５１２は、誘電体層５０２ｆ上に設けられている。グランド電極５１４は、誘電体層５０２ｇ上に設けられている。キャパシタ電極５１２とグランド電極５１４とは、誘電体層５０２ｆを介して対向することにより、キャパシタを構成している。

インダクタ電極５０６は、誘電体層５０２ｂ上に設けられ、前後方向に延在する線状導体である。ビア電極５０８は、誘電体層５０２ｂ〜５０２ｅを積層方向に貫通している。ビア電極５０８の上端は、インダクタ電極５０６の後端に接続されており、ビア電極５０８の下端は、キャパシタ電極５１２に接続されている。ビア電極５１０は、誘電体層５０２ｂ〜５０２ｆを積層方向に貫通している。ビア電極５１０の上端は、インダクタ電極５０６の前端に接続されており、ビア電極５１０の下端は、グランド電極５１４に接続されている。これにより、インダクタ電極５０６及びビア電極５０８，５１０は、インダクタを構成している。

ＬＣ並列共振器５１６は、インダクタ電極５１８、ビア電極５２０，５２２及びキャパシタ電極５１４，５２４により構成されている。キャパシタ電極５２４は、誘電体層５０２ｆ上に設けられている。グランド電極５１４とキャパシタ電極５２４とは、誘電体層５０２ｆを介して対向することにより、キャパシタを構成している。

インダクタ電極５１８は、誘電体層５０２ｂ上に設けられ前後方向に延在する線状導体である。ビア電極５２０は、誘電体層５０２ｂ〜５０２ｅを積層方向に貫通している。ビア電極５２０の上端は、インダクタ電極５１８の後端に接続されており、ビア電極５２０の下端は、キャパシタ電極５２４に接続されている。ビア電極５２２は、誘電体層５０２ｂ〜５０２ｆを積層方向に貫通している。ビア電極５２２の上端は、インダクタ電極５１８の前端に接続されており、ビア電極５２２の下端は、キャパシタ電極５１４に接続されている。これにより、インダクタ電極５１８及びビア電極５２０，５２２は、インダクタを構成している。

以上のように構成された積層帯域通過フィルタ５００では、２つのＬＣ並列共振器５０４，５１６が左右方向に並んでいる。これにより、ＬＣ並列共振器５０４，５１６は、電磁界結合して、帯域通過フィルタを構成している。

ところで、特許文献１に記載の積層帯域通過フィルタ５００では、以下に説明するように、ＬＣ並列共振器５０４，５１６間の容量結合を強くすることが困難であった。より詳細には、積層帯域通過フィルタ５００では、所望の通過特性を得るために、ＬＣ並列共振器５０４，５１６間の容量結合を調整することが行われる。積層帯域通過フィルタ５００の通過帯域を広くしたい場合には、ＬＣ並列共振器５０４，５１６間の容量結合を強くすればよい。この場合には、ＬＣ並列共振器５０４，５１６間の距離を小さくすればよい。これにより、ビアホール電極５０８とビアホール導体５２０との間に形成される容量が大きくなり、ビアホール電極５１０とビアホール導体５２２との間に形成される容量が大きくなる。その結果、ＬＣ並列共振器５０４，５１６間を通過帯域よりも低い周波数側の信号が通過しやすくなる。よって、積層帯域通過フィルタ５００の通過帯域が広くなる。

しかしながら、ＬＣ並列共振器５０４，５１６間の距離が小さくなり過ぎると、ビアホール電極５０８，５２０間及びビアホール電極５１０，５２２間においてショートが発生するおそれがある。したがって、積層帯域通過フィルタ５００では、所望の周波数特性を満たすために、ＬＣ並列共振器５０４，５１６間の容量結合を強くすることが困難な場合があった。

特開２０１１−７１９２１号公報

そこで、本発明の目的は、ＬＣ並列共振器間の容量結合を強くすることができるフィルタを提供することである。

本発明の一形態に係るフィルタは、複数の絶縁体層が積層されて構成されている積層体と、第１のコイル及び第１のコンデンサ導体層及び第１のグランド導体層を有する第１のコンデンサを含んでいる第１のＬＣ並列共振器と、 第２のコイル及び第２のコンデンサ導体層及び第２のグランド導体層を有する第２のコンデンサを含んでいる第２のＬＣ並列共振器と、第３のコイル及び第３のコンデンサ導体層及び第３のグランド導体層を有する第３のコンデンサを含んでいる第３のＬＣ並列共振器と、前記絶縁体層上に設けられている第１の結合用導体層及び第２の結合用導体層と、前記積層体において積層方向の一方側の面に設けられている入力電極、グランド電極及び出力電極と、第７のビアホール導体ないし第９のビアホール導体と、を備えており、前記第１のＬＣ並列共振器ないし前記第３のＬＣ並列共振器は、前記積層体において積層方向に直交する第１の方向に沿って並ぶことにより、第１の方向に隣り合うもの同士で、互いに電磁界結合しており、前記第１のコイルは、前記絶縁体層上に設けられている第１の線路導体層、前記第１の線路導体層から積層方向の一方側に向かって延在している第１のビアホール導体であって、前記第１のコンデンサ導体層に電気的に接続されている第１のビアホール導体と、前記第１の線路導体層から積層方向の一方側に向かって延在している第２のビアホール導体であって、前記第１のグランド導体層に電気的に接続されている第２のビアホール導体と、を有しており、前記第２のコイルは、前記絶縁体層上に設けられている第２の線路導体層、前記第２の線路導体層から積層方向の一方側に向かって延在している第３のビアホール導体であって、前記第２のコンデンサ導体層に電気的に接続されている第３のビアホール導体と、前記第２の線路導体層から積層方向の一方側に向かって延在している第４のビアホール導体であって、前記第２のグランド導体層に電気的に接続されている第４のビアホール導体と、を有しており、前記第３のコイルは、前記絶縁体層上に設けられている第３の線路導体層、前記第３の線路導体層から積層方向の一方側に向かって延在している第５のビアホール導体であって、前記第３のコンデンサ導体層に電気的に接続されている第５のビアホール導体と、前記第３の線路導体層から積層方向の一方側に向かって延在している第６のビアホール導体であって、前記第３のグランド導体層に電気的に接続されている第６のビアホール導体と、を有しており、前記第７のビアホール導体は、前記第１のコンデンサ導体層と前記入力電極とを電気的に接続しており、前記第８のビアホール導体は、前記第２のグランド導体層と前記グランド電極とを電気的に接続しており、前記第９のビアホール導体は、前記第３のコンデンサ導体層と前記出力電極とを電気的に接続しており、前記第１のコンデンサ導体層及び前記第３のコンデンサ導体層はそれぞれ、前記第１のグランド導体層及び前記第３のグランド導体層よりも積層方向の一方側に位置し、前記第２のコンデンサ導体層は、前記第２のグランド導体層よりも積層方向の他方側に位置し、かつ、前記第１の結合用導体層及び前記第２の結合用導体層と対向しており、前記第１の結合用導体層は、前記第１の線路導体層と前記第２の線路導体層との間に容量を形成させ、前記第２の結合用導体層は、前記第２の線路導体層と前記第３の線路導体層との間に容量を形成させていること、を特徴とする。

本発明によれば、ＬＣ並列共振器間の容量結合を強くすることができる。

本発明の実施形態に係るフィルタの外観斜視図である。 フィルタの積層体の分解斜視図である。 フィルタの等価回路図である。 第１のモデルのシミュレーション結果を示したグラフである。 第２のモデルのシミュレーション結果を示したグラフである。 第３のモデルのシミュレーション結果を示したグラフである。 第４のモデルのシミュレーション結果を示したグラフである。 第５のモデルのシミュレーション結果を示したグラフである。 第１の変形例に係るフィルタの積層体の分解斜視図である。 第２の変形例に係るフィルタの積層体の分解斜視図である。 第３の変形例に係るフィルタの積層体の分解斜視図である。 第４の変形例に係るフィルタの積層体の分解斜視図である。 第５の変形例に係るフィルタの積層体の分解斜視図である。 特許文献１に記載の積層帯域通過フィルタの分解斜視図である。

以下に本発明の実施形態に係るフィルタについて説明する。

（フィルタの構成）
以下に、本発明の一実施形態に係るフィルタの構成について図面を参照しながら説明する。図１は、本発明の実施形態に係るフィルタ１０の外観斜視図である。図２は、フィルタ１０の積層体１２の分解斜視図である。図３は、フィルタ１０の等価回路図である。図１及び図２において、ｚ軸方向は、絶縁体層１６の積層方向を示す。また、ｘ軸方向は、フィルタ１０の長辺に沿った方向を示し、ｙ軸方向は、フィルタ１０の短辺に沿った方向を示す。ｘ軸方向、ｙ軸方向及びｚ軸方向は互いに直交している。

フィルタ１０は、図１及び図２に示すように、積層体１２、外部電極１４ａ〜１４ｃ、ＬＣ並列共振器ＬＣ１〜ＬＣ３、コンデンサＣ４，Ｃ５及びビアホール導体ｂ６，ｂ７，ｂ１４〜ｂ１９，ｂ２６，ｂ２７を備えている。

積層体１２は、図２に示すように、セラミック誘電体からなる絶縁体層１６ａ〜１６ｇが積層されることにより構成され、直方体状をなしている。また、積層体１２は、ＬＣ並列共振器ＬＣ１〜ＬＣ３及びコンデンサＣ４，Ｃ５を内蔵している。

絶縁体層１６ａ〜１６ｇは、図２に示すように、長方形状をなしており、例えば、セラミック誘電体により構成されている。絶縁体層１６ａ〜１６ｇは、ｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層されている。以下では、絶縁体層１６のｚ軸方向の正方向側の面をおもて面と称し、絶縁体層１６のｚ軸方向の負方向側の面を裏面と称す。

ＬＣ並列共振器ＬＣ１〜ＬＣ３は、ｘ軸方向に沿って並んでいる。本実施形態では、ＬＣ並列共振器ＬＣ１〜ＬＣ３は、ｚ軸方向から平面視したときに、ｘ軸方向の負方向側から正方向側へとこの順に並んでいる。そして、隣り合うＬＣ並列共振器ＬＣ１〜ＬＣ３は、互いに電磁界結合することによって、帯域通過フィルタを構成している。

ＬＣ並列共振器ＬＣ１は、図３に示すように、コイルＬ１及びコンデンサＣ１を含んでいる。ＬＣ並列共振器ＬＣ１は、図２に示すように、ビアホール導体ｂ１〜ｂ５、線路導体層１８ａ、コンデンサ導体層２６ａ及びグランド導体層３０により構成され、ループ形状をなしている。

コンデンサＣ１は、コンデンサ導体層２６ａ及びグランド導体層３０を有している。グランド導体層３０は、Ｔ字型をなす導体層であり、端部３０ａ、中央部３０ｂ及び端部３０ｃにより構成されている。中央部３０ｂは、絶縁体層１６ｅのおもて面の中央に設けられている長方形状の導体層である。端部３０ａは、中央部３０ｂのｘ軸方向の負方向側の辺からｘ軸方向の負方向側に向かって突出している長方形状の導体である。端部３０ｃは、中央部３０ｂのｘ軸方向の正方向側の辺からｘ軸方向の正方向側に向かって突出している長方形状の導体である。

コンデンサ導体層２６ａは、絶縁体層１６ｅを介してグランド導体層３０の端部３０ａに対向している導体層であり、絶縁体層１６ｆのおもて面上に設けられている。これにより、コンデンサ導体層２６ａとグランド導体層３０との間には静電容量が発生し、コンデンサＣ１が形成されている。コンデンサ導体層２６ａは、ｙ軸方向に長手方向を有する長方形状をなしており、絶縁体層１６ｆの対角線の交点よりもｘ軸方向の負方向側に設けられている。

コイルＬ１は、ビアホール導体ｂ１〜ｂ５及び線路導体層１８ａを有している。線路導体層１８ａは、絶縁体層１６ｃのおもて面上に設けられ、ｙ軸方向に延在する直線状をなす導体である。線路導体層１８ａは、絶縁体層１６ｃの対角線の交点よりもｘ軸方向の負方向側に設けられている。

ビアホール導体ｂ１〜ｂ３はそれぞれ、絶縁体層１６ｃ〜１６ｅをｚ軸方向に貫通している。ビアホール導体ｂ１のｚ軸方向の正方向側の端部は、線路導体層１８ａのｙ軸方向の正方向側の端部に接続されている。ビアホール導体ｂ２のｚ軸方向の正方向側の端部は、ビアホール導体ｂ１のｚ軸方向の負方向側の端部に接続されている。ビアホール導体ｂ２のｚ軸方向の負方向側の端部は、ビアホール導体ｂ３のｚ軸方向の正方向側の端部に接続されている。ビアホール導体ｂ３のｚ軸方向の負方向側の端部は、コンデンサ導体層２６ａに接続されている。これにより、ビアホール導体ｂ１〜ｂ３は、線路導体層１８ａのｙ軸方向の正方向側の端部からｚ軸方向の負方向側に向かって延在する１本のビアホール導体を構成し、かつ、コンデンサ導体層２６ａに接続されている。

ビアホール導体ｂ４，ｂ５はそれぞれ、絶縁体層１６ｃ，１６ｄをｚ軸方向に貫通しており、ビアホール導体ｂ１〜ｂ３よりもｙ軸方向の負方向側に設けられている。ビアホール導体ｂ４のｚ軸方向の正方向側の端部は、線路導体層１８ａのｙ軸方向の負方向側の端部に接続されている。ビアホール導体ｂ４のｚ軸方向の負方向側の端部は、ビアホール導体ｂ５のｚ軸方向の正方向側の端部と接続されている。ビアホール導体ｂ５のｚ軸方向の負方向側の端部は、グランド導体層３０に接続されている。これにより、ビアホール導体ｂ４，ｂ５は、線路導体層１８ａのｙ軸方向の負方向側の端部からｚ軸方向の負方向側に向かって延在する１本のビアホール導体を構成し、かつ、グランド導体層３０に接続されている。

以上のように、コイルＬ１は、ビアホール導体ｂ５とグランド導体層３０の接続点を一端とし、ビアホール導体ｂ４，ｂ５、線路導体層１８ａ、ビアホール導体ｂ１〜ｂ３を経由して、ビアホール導体ｂ３とコンデンサ導体層２６ａとの接続点を他端とするループ形状なしている。

以上のように構成されたＬＣ並列共振器ＬＣ１は、ｙｚ平面に平行なループ面を形成している。ＬＣ並列共振器ＬＣ１のループ面とは、ＬＣ並列共振器ＬＣ１により囲まれている仮想の平面である。

ＬＣ並列共振器ＬＣ２は、図３に示すように、コイルＬ２及びコンデンサＣ２を含んでいる。ＬＣ並列共振器ＬＣ２は、図２に示すように、ビアホール導体ｂ１１〜ｂ１３、線路導体層１８ｂ、コンデンサ導体層２６ｂ及びグランド導体層３０により構成され、ループ形状をなしている。

コンデンサＣ２は、コンデンサ導体層２６ｂ及びグランド導体層３０を有している。グランド導体層３０は、Ｔ字型をなす導体層である。

コンデンサ導体層２６ｂは、絶縁体層１６ｄを介してグランド導体層３０の中央部３０ｂに対向している導体層であり、絶縁体層１６ｄの表面上に設けられている。これにより、コンデンサ導体層２６ｂとグランド導体層３０との間には静電容量が発生し、コンデンサＣ２が形成されている。コンデンサ導体層２６ｂは、ｘ軸方向に長手方向を有する長方形状をなしており、絶縁体層１６ｄの対角線の交点近傍に設けられている。

コイルＬ２は、ビアホール導体ｂ１１〜ｂ１３及び線路導体層１８ｂを有している。線路導体層１８ｂは、絶縁体層１６ｃの表面上に設けられ、ｙ軸方向に延在する直線状をなす線状の導体である。線路導体層１８ｂは、絶縁体層１６ｃの対角線の近傍に設けられている。

ビアホール導体ｂ１１，ｂ１２はそれぞれ、絶縁体層１６ｃ，１６ｄをｚ軸方向に貫通している。ビアホール導体ｂ１１のｚ軸方向の正方向側の端部は、線路導体層１８ｂのｙ軸方向の正方向側の端部に接続されている。ビアホール導体ｂ１１のｚ軸方向の負方向側の端部は、ビアホール導体ｂ１２のｚ軸方向の正方向側の端部と接続されている。ビアホール導体ｂ１２のｚ軸方向の負方向側の端部は、グランド導体層３０に接続されている。これにより、ビアホール導体ｂ１１〜ｂ１２は、線路導体層１８ｂのｙ軸方向の正方向側の端部からｚ軸方向の負方向側に向かって延在する１本のビアホール導体を構成し、かつ、グランド導体層３０に接続されている。

ビアホール導体ｂ１３は、絶縁体層１６ｃをｚ軸方向に貫通しており、ビアホール導体ｂ１１，ｂ１２よりもｙ軸方向の負方向側に設けられている。ビアホール導体ｂ１３のｚ軸方向の正方向側の端部は、線路導体層１８ｂのｙ軸方向の負方向側の端部に接続されている。ビアホール導体ｂ１３のｚ軸方向の負方向側の端部は、コンデンサ導体層２６ｂに接続されている。これにより、ビアホール導体ｂ１３は、線路導体層１８ｂのｙ軸方向の負方向側の端部からｚ軸方向の負方向側に向かって延在し、かつ、コンデンサ導体層２６ｂに接続されている。

以上のように、コイルＬ２は、ビアホール導体ｂ１２とグランド導体層３０の接続点を一端とし、ビアホール導体ｂ１１，ｂ１２、線路導体層１８ｂ、ビアホール導体ｂ１３を経由して、ビアホール導体ｂ１３とコンデンサ導体層２６ｂとの接続点を他端とするループ形状をなしている。

以上のように構成されたＬＣ並列共振器ＬＣ２は、ｙｚ平面に平行なループ面を形成している。ＬＣ並列共振器ＬＣ２のループ面とは、ＬＣ並列共振器ＬＣ２により囲まれている仮想の平面である。

ＬＣ並列共振器ＬＣ３は、図３に示すように、コイルＬ３及びコンデンサＣ３を含んでいる。ＬＣ並列共振器ＬＣ３は、図２において、ビアホール導体ｂ２１〜ｂ２５、線路導体層１８ｃ、コンデンサ導体層２６ｃ及びグランド導体層３０により構成され、ループ形状をなしている。

コンデンサＣ３は、コンデンサ導体層２６ｃ及びグランド導体層３０を有している。グランド導体層３０は、Ｔ字型をなす導体層である。

コンデンサ導体層２６ｃは、絶縁体層１６ｅを介してグランド導体層３０の端部３０ｃに対向している導体層であり、絶縁体層１６ｆのおもて面上に設けられている。これにより、コンデンサ導体層２６ｃとグランド導体層３０との間には静電容量が発生し、コンデンサＣ３が形成されている。コンデンサ導体層２６ｃは、ｙ軸方向に長手方向を有する長方形状をなしており、絶縁体層１６ｆの対角線の交点よりもｘ軸方向の正方向側に設けられている。

コイルＬ３は、ビアホール導体ｂ２１〜ｂ２５及び線路導体層１８ｃを有している。線路導体層１８ｃは、絶縁体層１６ｃのおもて面上に設けられ、ｙ軸方向に延在する直線状をなす導体である。線路導体層１８ｃは、絶縁体層１６ｃの対角線の交点よりもｘ軸方向の正方向側に設けられている。

ビアホール導体ｂ２１〜ｂ２３はそれぞれ、絶縁体層１６ｃ〜１６ｅをｚ軸方向に貫通している。ビアホール導体ｂ２１のｚ軸方向の正方向側の端部は、線路導体層１８ｃのｙ軸方向の正方向側の端部に接続されている。ビアホール導体ｂ２１のｚ軸方向の負方向側の端部は、ビアホール導体ｂ２２のｚ軸方向の正方向側の端部に接続されている。ビアホール導体ｂ２２のｚ軸方向の負方向側の端部は、ビアホール導体ｂ２３のｚ軸方向の正方向側の端部に接続されている。ビアホール導体ｂ２３のｚ軸方向の負方向側の端部は、コンデンサ導体層２６ｃに接続されている。これにより、ビアホール導体ｂ２１〜ｂ２３は、線路導体層１８ｃのｙ軸方向の正方向側の端部からｚ軸方向の負方向側に向かって延在する１本のビアホール導体を構成し、かつ、コンデンサ導体層２６ｃに接続されている。

ビアホール導体ｂ２４，ｂ２５はそれぞれ、絶縁体層１６ｃ，１６ｄをｚ軸方向に貫通しており、ビアホール導体ｂ２１〜ｂ２３よりもｙ軸方向の負方向側に設けられている。ビアホール導体ｂ２４のｚ軸方向の正方向側の端部は、線路導体層１８ｃのｙ軸方向の負方向側の端部に接続されている。ビアホール導体ｂ２４のｚ軸方向の負方向側の端部は、ビアホール導体ｂ２５のｚ軸方向の正方向側の端部に接続されている。ビアホール導体ｂ２５のｚ軸方向の負方向側の端部は、グランド導体層３０に接続されている。これにより、ビアホール導体ｂ２４，ｂ２５は、線路導体層１８ｃのｙ軸方向の負方向側の端部からｚ軸方向の負方向側に向かって延在する１本のビアホール導体を構成し、かつ、グランド導体層３０に接続されている。

以上のように、コイルＬ３は、ビアホール導体ｂ２５とグランド導体層３０の接続点を一端とし、ビアホール導体ｂ２４，ｂ２５、線路導体層１８ｃ、ビアホール導体ｂ２１〜ｂ２３を経由して、ビアホール導体ｂ２３とコンデンサ導体層２６ｃとの接続点を他端とするループ形状をなしている。

以上のように構成されたＬＣ並列共振器ＬＣ３は、ｙｚ平面に平行なループ面を形成している。ＬＣ並列共振器ＬＣ３のループ面とは、ＬＣ並列共振器ＬＣ３により囲まれている仮想の平面である。

ＬＣ並列共振器ＬＣ１のループ面とＬＣ並列共振器ＬＣ３のループ面とは、ＬＣ並列共振器ＬＣ２のループ面を挟んでいる。これにより、図３に示すように、ＬＣ並列共振器ＬＣ１のコイルＬ１とＬＣ並列共振器ＬＣ２のコイルＬ２とが電磁界結合する。また、ＬＣ並列共振器ＬＣ２のコイルＬ２とＬＣ並列共振器ＬＣ３のコイルＬ３とが電磁界結合する。

コンデンサＣ４は、線路導体層１８ａ、結合用導体層２０及びビアホール導体ｂ３０を有している。コンデンサＣ５は、線路導体層１８ｃ、結合用導体層２０及びビアホール導体ｂ３０を有している。

結合用導体層２０は、絶縁体層１６ｂのおもて面上に設けられており、Ｔ字型をなしている。より詳細には、結合用導体層２０は、結合部２０ａ及び接続部２０ｂにより構成されている。結合部２０ａは、ｘ軸方向に隣り合うＬＣ並列共振器ＬＣ１，ＬＣ２間に容量を形成すると共に、ｘ軸方向に隣り合うＬＣ並列共振器ＬＣ２，ＬＣ３間に容量を形成する。結合部２０ａは、ｘ軸方向に延在している長方形状の導体であり、ｚ軸方向から平面視したときに、線路導体層１８ａ〜１８ｃと重なっている。これにより、結合用導体層２０は、絶縁体層１６ｂを介して線路導体層１８ａと対向していると共に、絶縁体層１６ｂを介して線路導体層１８ｃと対向している。接続部２０ｂは、結合部２０ａのｘ軸方向の中央からｙ軸方向の負方向側に向かって突出している。ビアホール導体ｂ３０は、絶縁体層１６ｂをｚ軸方向に貫通している。ビアホール導体ｂ３０のｚ軸方向の正方向側の端部は、接続部２０ｂに接続されている。ビアホール導体ｂ３０のｚ軸方向の負方向側の端部は、線路導体層１８ｂに接続されている。すなわち、結合用導体層２０は、線路導体層１８ｂにビアホール導体ｂ３０を介して接続されている。結合用導体層２０と線路導体層１８ａとの間には静電容量が発生し、コンデンサＣ４が形成されている。コンデンサＣ４は、ＬＣ並列共振器ＬＣ１とＬＣ並列共振器ＬＣ２とを容量結合させている。また、結合用導体層２０と線路導体層１８ｃとの間にも静電容量が発生し、コンデンサＣ５が形成されている。コンデンサＣ５は、ＬＣ並列共振器ＬＣ２とＬＣ並列共振器ＬＣ３とを容量結合させている。

外部電極１４ａは、図１に示すように、積層体１２においてｚ軸方向の負方向側の底面に設けられており、入力電極として用いられる。すなわち、外部電極１４ａは、絶縁体層１６ｇの裏面上に設けられている。外部電極１４ｂは、積層体１２においてｚ軸方向の負方向側の底面に設けられ、グランド電極として用いられる。すなわち、外部電極１４ｂは、絶縁体層１６ｇの裏面上に設けられている。外部電極１４ｃは、積層体１２においてｚ軸方向の負方向側の底面に設けられ、出力電極として用いられる。すなわち、外部電極１４ｃは、絶縁体層１６ｇの裏面上に設けられている。外部電極１４ａ〜１４ｃは、ｘ軸方向の負方向側から正方向側へとこの順に並んでいる。

ビアホール導体ｂ６，ｂ７は、絶縁体層１６ｆ，１６ｇをｚ軸方向に貫通しており、コンデンサ導体層２６ａと外部電極１４ａとを接続している。ビアホール導体ｂ２６，ｂ２７は、絶縁体層１６ｆ，１６ｇをｚ軸方向に貫通しており、コンデンサ導体層２６ｃと外部電極１４ｃとを接続している。ビアホール導体ｂ１４〜ｂ１６は、絶縁体層１６ｅ〜１６ｇをｚ軸方向に貫通しており、グランド導体層３０と外部電極１４ｂとを接続している。ビアホール導体ｂ１７〜ｂ１９は、絶縁体層１６ｅ〜１６ｇをｚ軸方向に貫通しており、グランド導体層３０と外部電極１４ｂとを接続している。

次に、フィルタ１０の動作の一例について、図１ないし図３を参照しながら説明する。最初に、外部電極１４ａから入力された高周波信号Ｓｉｇ１は、図３に示すように、ＬＣ並列共振器ＬＣ１を流れる。

コイルＬ１とコイルＬ２とは、電磁界結合している。よって、高周波信号Ｓｉｇ１が、ＬＣ並列共振器ＬＣ１に流れると、高周波信号Ｓｉｇ２が、電磁誘導により、ＬＣ並列共振器ＬＣ２に流れる。

コイルＬ２とコイルＬ３とは、電磁界結合している。よって、高周波信号Ｓｉｇ２が、ＬＣ並列共振器ＬＣ２に流れると、高周波信号Ｓｉｇ３が、電磁誘導により、ＬＣ並列共振器ＬＣ３に流れる。これにより、高周波信号Ｓｉｇ３は、外部電極１４ｂから出力される。

ここで、ＬＣ並列共振器ＬＣ１〜ＬＣ３はそれぞれコイルＬ１〜Ｌ３及びコンデンサＣ１〜Ｃ３により定まる固有の共振周波数を有している。そして、ＬＣ並列共振器ＬＣ１〜ＬＣ３のインピーダンスは、これらの共振周波数において高くなる。これにより、これらの共振周波数により定まる所定の周波数帯域の高周波信号Ｓｉｇ３が、外部電極１４ｂを介してグランドへ流れることなく、外部電極１４ｃから出力される。

（フィルタの製造方法）
次に、フィルタ１０の製造方法について図１及び図２を参照しながら説明する。

まず、絶縁体層１６ａ〜１６ｇとなるべきセラミックグリーンシートを準備する。次に、絶縁体層１６ｂ〜１６ｇとなるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｂ１〜ｂ７，ｂ１１〜ｂ１９，ｂ２１〜ｂ２７，ｂ３０を形成する。具体的には、絶縁体層１６ｂ〜１６ｇとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。

次に、絶縁体層１６ｂ〜１６ｆとなるべきセラミックグリーンシートの表面上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、線路導体層１８ａ〜１８ｃ、結合用導体層２０、コンデンサ導体層２６ａ〜２６ｃ及びグランド導体層３０を形成する。絶縁体層１６ｇとなるべきセラミックグリーンシートの裏面上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、外部電極１４ａ〜１４ｃとなるべき導体電極を形成する。なお、導体電極、線路導体層１８ａ〜１８ｃ、結合用導体層２０、コンデンサ導体層２６ａ〜２６ｃ及びグランド導体層３０の形成の際に、ビアホールに対する導電性ペーストの充填を行ってもよい。

次に、各セラミックグリーンシートを積層する。具体的には、絶縁体層１６ｇとなるべきセラミックグリーンシートを配置する。次に、絶縁体層１６ｇとなるべきセラミックグリーンシート上に絶縁体層１６ｆとなるべきセラミックグリーンシートを配置する。この後、絶縁体層１６ｆとなるべきセラミックグリーンシートを絶縁体層１６ｇとなるべきセラミックグリーンシートに対して圧着する。この後、絶縁体層１６ｅ，１６ｄ，１６ｃ，１６ｂ，１６ａとなるべきセラミックグリーンシートについても同様にこの順番に積層及び仮圧着する。以上の工程により、マザー積層体が形成される。このマザー積層体には、静水圧プレスなどにより本圧着が施される。

次に、マザー積層体をカット刃により所定寸法の積層体１２にカットする。この未焼成の積層体１２には、脱バインダー処理及び焼成がなされる。

以上の工程により、焼成された積層体１２が得られる。積層体１２には、バレル加工が施されて、面取りが行われる。

最後に、導体電極の表面に、Ｎｉめっき／Ｓｎめっきを施すことにより、外部電極１４ａ〜１４ｃを形成する。以上の工程を経て、図１に示すようなフィルタ１０が完成する。

（効果）
以上のように構成されたフィルタ１０によれば、ＬＣ並列共振器ＬＣ１，ＬＣ２間の容量結合及びＬＣ並列共振器ＬＣ２，ＬＣ３間の容量結合を強くすることができる。より詳細には、特許文献１に記載の積層帯域通過フィルタ５００では、ビアホール電極５０８，５２０間に形成されている容量及びビアホール電極５１０，５２２間に形成されている容量によって、ＬＣ並列共振器５０４とＬＣ並列共振器５１６とが容量結合している。ビアホール電極５０８，５１０，５２０，５２２は、比較的に細い。そのため、ビアホール電極５０８，５１０間及びビアホール電極５１０，５２２間において大きな容量を形成しようとすると、ビアホール電極５０８，５２０間の距離及びビアホール電極５１０，５２２間の距離を小さくしなければならない。

しかしながら、ビアホール電極５０８，５２０間の距離及びビアホール電極５１０，５２２間の距離が小さくなり過ぎると、ビアホール電極５０８，５２０間及びビアホール電極５１０，５２２間においてショートが発生するおそれがある。したがって、積層帯域通過フィルタ５００では、所望の周波数特性を満たすために、ＬＣ並列共振器５０４，５１６間の容量結合を強くすることが困難な場合があった。

そこで、フィルタ１０では、結合用導体層２０は、ｘ軸方向に隣り合う２つの線路導体層１８ａ，１８ｂ間及びｘ軸方向に隣り合う２つの線路導体層１８ｂ，１８ｃ間のそれぞれに容量を形成させている。結合用導体層２０は、絶縁体層１６ｂ上に設けられている導体層であるので、線路導体層１８ａ，１８ｃと絶縁体層１６ｂを介して対向している。よって、結合用導体層２０と線路導体層１８ａとの間及び結合用導体層２０と線路導体層１８ｃとの間には比較的に大きな容量が形成される。これにより、ＬＣ並列共振器ＬＣ１，ＬＣ２間の距離及びＬＣ並列共振器ＬＣ２，ＬＣ３間の距離を小さくすることなく、ＬＣ並列共振器ＬＣ１，ＬＣ２間及びＬＣ並列共振器ＬＣ２，ＬＣ３間に大きな容量を形成することができる。以上より、フィルタ１０によれば、ＬＣ並列共振器ＬＣ１，ＬＣ２間の容量結合及びＬＣ並列共振器ＬＣ２，ＬＣ３間の容量結合を強くすることができる。

本願発明者は、フィルタ１０が奏する効果をより明確にするために、以下に説明するコンピュータシミュレーションを行った。より詳細には、フィルタ１０の第１のモデルないし第３のモデル、及び、比較例に係るフィルタの第４のモデル及び第５のモデルを作成した。

第１のモデルは、結合用導体層２０のｙ軸方向の幅を１２５μｍとしたフィルタ１０である。第２のモデルは、結合用導体層２０のｙ軸方向の幅を１５０μｍとしたフィルタ１０である。第３のモデルは、結合用導体層２０のｙ軸方向の幅を１００μｍとしたフィルタ１０である。

第４のモデルは、結合用導体層２０が設けられていないフィルタである。第５のモデルは、結合用導体層２０が設けられていないフィルタにおいて、ＬＣ並列共振器ＬＣ１〜ＬＣ３を第４のモデルよりも近づけて、ＬＣ並列共振器ＬＣ１〜ＬＣ３間の結合量を強くしたモデルである。

本願発明者は、第１のモデルないし第５のモデルの通過特性及び反射特性を調べた。通過特性とは、外部電極１４ａから入力させた入力信号に対する外部電極１４ｂから出力した出力信号の減衰量と入力信号の周波数との関係である。反射特性とは、外部電極１４ａから入力させた入力信号に対する外部電極１４ａから出力した反射信号の減衰量と入力信号の周波数との関係である。図４は、第１のモデルのシミュレーション結果を示したグラフである。図５は、第２のモデルのシミュレーション結果を示したグラフである。図６は、第３のモデルのシミュレーション結果を示したグラフである。図７は、第４のモデルのシミュレーション結果を示したグラフである。図８は、第５のモデルのシミュレーション結果を示したグラフである。縦軸は、減衰量を示し、横軸は、周波数を示している。

図７のグラフによれば、第４のモデルの通過帯域は、非常に狭くなっていることが分かる。これは、結合用導体層２０が設けられていないために、図３のコンデンサＣ４，Ｃ５の容量値が非常に小さいからである。通過帯域とは、図中の通過特性の減衰量が最も低い点よりも３ｄＢ減衰量が通過特性と交わる２つの点の周波数の差分である。

また、図８のグラフによれば、第５のモデルの通過帯域は、第４のモデルの通過帯域よりも広くなっていることが分かる。ＬＣ並列共振器ＬＣ１〜ＬＣ３間の距離が小さくなることによって、コンデンサＣ４，Ｃ５の容量値が大きくなり、フィルタの通過帯域が広くなっているからである。ただし、第５のモデルにおいても、第１のモデルと比べて、通過帯域が十分に広いとは言えない。

図４ないし図６のグラフと図７及び図８のグラフとを比較すると、第１のモデルないし第３のモデルの通過帯域は、第４のモデル及び第５のモデルの通過帯域よりも広くなっていることが分かる。これにより、結合用導体層２０が設けられることによって、フィルタ１０の通過帯域が広くなることが分かる。

更に、図４ないし図６のグラフによれば、第２のモデルの通過帯域が最も広く、第３のモデルの通過帯域が最も狭いことが分かる。これは、第２のモデルにおける結合用導体層２０のｙ軸方向の幅が最も大きく、第３のモデルにおける結合用導体層２０のｙ軸方向の幅が最も小さいためである。すなわち、結合用導体層２０のｙ軸方向の幅が大きくなるにしたがって、コンデンサＣ４，Ｃ５の容量値が大きくなって、フィルタ１０の通過帯域が広くなることが分かる。

（第１の変形例）
以下に、第１の変形例に係るフィルタ１０ａについて図面を参照しながら説明する。図９は、第１の変形例に係るフィルタ１０ａの積層体１２の分解斜視図である。図９において、フィルタ１０と同じ構成については、フィルタ１０と同じ参照符号を付した。フィルタ１０ａの外観斜視図については、図１を援用する。また、フィルタ１０ａの等価回路図については、図３を援用する。

フィルタ１０とフィルタ１０ａとの相違点は、結合用導体層２０の代わりに結合用導体層４０，４２が設けられている点である。より詳細には、コンデンサＣ４は、線路導体層１８ａ，１８ｂ及び結合用導体層４０を含んでいる。結合用導体層４０は、絶縁体層１６ｂのおもて面上に設けられており、ｚ軸方向から平面視したときに、ｘ軸方向に隣り合う線路導体層１８ａ，１８ｂと重なっている。すなわち、結合用導体層４０は、ｘ軸方向に隣り合う線路導体層１８ａ，１８ｂと絶縁体層１６ｂを介して対向している。これにより、結合用導体層４０と線路導体層１８ａの間に容量が形成され、結合用導体層４０と線路導体層１８ｂとの間に容量が形成される。その結果、線路導体層１８ａ，１８ｂ間に容量が形成され、ｘ軸方向に隣り合うＬＣ並列共振器ＬＣ１，ＬＣ２間に容量（コンデンサＣ４）が形成されている。ただし、結合用導体層４０は、ｚ軸方向から平面視したときに、線路導体層１８ｃと重なっていないので、ｘ軸方向に隣り合わない線路導体層１８ａ，１８ｃ間に容量を形成させていない。

また、コンデンサＣ５は、線路導体層１８ｂ，１８ｃ及び結合用導体層４２を含んでいる。結合用導体層４２は、絶縁体層１６ｂのおもて面上に設けられており、ｚ軸方向から平面視したときに、ｘ軸方向に隣り合う線路導体層１８ｂ，１８ｃと重なっている。すなわち、結合用導体層４２は、ｘ軸方向に隣り合う線路導体層１８ｂ，１８ｃと絶縁体層１６ｂを介して対向している。これにより、結合用導体層４２と線路導体層１８ｂの間に容量が形成され、結合用導体層４２と線路導体層１８ｃとの間に容量が形成される。その結果、線路導体層１８ｂ，１８ｃ間に容量が形成され、ｘ軸方向に隣り合うＬＣ並列共振器ＬＣ２，ＬＣ３間に容量（コンデンサＣ５）が形成されている。ただし、結合用導体層４２は、ｚ軸方向から平面視したときに、線路導体層１８ａと重なっていないので、ｘ軸方向に隣り合わない線路導体層１８ａ，１８ｃ間に容量を形成させていない。

フィルタ１０ａのその他の構成は、フィルタ１０と同じであるので説明を省略する。

以上のように構成されたフィルタ１０ａによれば、フィルタ１０と同様に、ＬＣ並列共振器ＬＣ１，ＬＣ２間の容量結合及びＬＣ並列共振器ＬＣ２，ＬＣ３間の容量結合を強くすることができる。

（第２の変形例）
以下に、第２の変形例に係るフィルタ１０ｂについて図面を参照しながら説明する。図１０は、第２の変形例に係るフィルタ１０ｂの積層体１２の分解斜視図である。図１０において、フィルタ１０と同じ構成については、フィルタ１０と同じ参照符号を付した。フィルタ１０ｂの外観斜視図については、図１を援用する。また、フィルタ１０ｂの等価回路図については、図３を援用する。

フィルタ１０とフィルタ１０ｂとの相違点は、結合用導体層２０の代わりに結合用導体層６０が設けられている点である。より詳細には、フィルタ１０ｂでは、絶縁体層１６ｂが設けられておらず、絶縁体層１６ｈ，１６ｉが設けられている。絶縁体層１６ｈ，１６ｉは、絶縁体層１６ｃ，１６ｄ間に積層されている。

結合用導体層６０は、結合用導体層２０と同じ形状を有しており、絶縁体層１６ｈのおもて面上に設けられている。これにより、結合用導体層６０は、線路導体層１８ａ〜１８ｃよりもｚ軸方向の負方向側に設けられている。

また、絶縁体層１６ｈには、ビアホール導体ｂ４１，ｂ４３，ｂ５１，ｂ５３，ｂ６１，ｂ６３が設けられている。ビアホール導体ｂ４１は、ビアホール導体ｂ１に接続されている。ビアホール導体ｂ４３は、ビアホール導体ｂ４に接続されている。ビアホール導体ｂ５１は、ビアホール導体ｂ１１に接続されている。ビアホール導体ｂ５３は、ビアホール導体ｂ１３に接続されている。ビアホール導体ｂ６１は、ビアホール導体ｂ２１に接続されている。ビアホール導体ｂ６３は、ビアホール導体ｂ２４に接続されている。

また、絶縁体層１６ｉのおもて面上には、線路導体層１８ｄ，１８ｅが設けられている。線路導体層１８ｄは、ｚ軸方向から平面視したときに、線路導体層１８ａと一致した状態で重なっている。結合用導体層６０は、ｚ軸方向において、線路導体層１８ａ，１８ｄの間に設けられている。よって、線路導体層１８ａ，１８ｄは、ｚ軸方向の両側から結合用導体層６０と対向している。これにより、線路導体層１８ａ，１８ｄと結合用導体層６０との間に容量が形成され、ｘ軸方向に隣り合うＬＣ並列共振器ＬＣ１，ＬＣ２間に容量（コンデンサＣ４）が形成されている。なお、線路導体層１８ａ，１８ｄは、一致した状態で重なるのではなく、一部において重なっていてもよい。この場合であっても、容量（コンデンサＣ４）が形成される。

線路導体層１８ｅは、ｚ軸方向から平面視したときに、線路導体層１８ｃと一致した状態で重なっている。結合用導体層６０は、ｚ軸方向において、線路導体層１８ｃ，１８ｅの間に設けられている。よって、線路導体層１８ｃ，１８ｅは、ｚ軸方向の両側から結合用導体層６０と対向している。これにより、線路導体層１８ｃ，１８ｅと結合用導体層６０との間に容量が形成され、ｘ軸方向に隣り合うＬＣ並列共振器ＬＣ２，ＬＣ３間に容量（コンデンサＣ５）が形成されている。なお、線路導体層１８ｃ，１８ｅは、一致した状態で重なるのではなく、一部において重なっていてもよい。この場合であっても、容量（コンデンサＣ５）が形成される。

更に、絶縁体層１６ｉには、ビアホール導体ｂ４２，ｂ４４，ｂ５２，ｂ５４，ｂ６２，ｂ６４が設けられている。ビアホール導体ｂ４２は、ビアホール導体ｂ４１及びビアホール導体ｂ２に接続されている。ビアホール導体ｂ４４は、ビアホール導体ｂ４３及びビアホール導体ｂ５に接続されている。ビアホール導体ｂ５２は、ビアホール導体ｂ５１及びビアホール導体ｂ１２に接続されている。ビアホール導体ｂ５４は、ビアホール導体ｂ５３及びコンデンサ導体層２６ｂに接続されている。ビアホール導体ｂ６２は、ビアホール導体ｂ６１及びビアホール導体ｂ２２に接続されている。ビアホール導体ｂ６４は、ビアホール導体ｂ６３及びビアホール導体ｂ２５接続されている。すなわち、フィルタ１０ｂでは、ＬＣ並列共振器ＬＣ１において、線路導体層１８ａ，１８ｄが並列接続されており、ＬＣ並列共振器ＬＣ２において、線路導体層１８ｃ，１８ｅが並列接続されている。

フィルタ１０ｂのその他の構成は、フィルタ１０と同じであるので説明を省略する。

以上のように構成されたフィルタ１０ｂによれば、フィルタ１０と同様に、ＬＣ並列共振器ＬＣ１，ＬＣ２間の容量結合及びＬＣ並列共振器ＬＣ２，ＬＣ３間の容量結合を強くすることができる。

また、フィルタ１０ｂでは、結合用導体層６０は、線路導体層１８ａに加えて線路導体層１８ｄと対向している。これにより、フィルタ１０ｂのコンデンサＣ４の容量値が、フィルタ１０のコンデンサＣ４の容量値よりも大きくなる。同様に、結合用導体層６０は、線路導体層１８ｃに加えて線路導体層１８ｅと対向している。これにより、フィルタ１０ｂのコンデンサＣ５の容量値が、フィルタ１０のコンデンサＣ５の容量値よりも大きくなる。

（第３の変形例）
以下に、第３の変形例に係るフィルタ１０ｃについて図面を参照しながら説明する。図１１は、第３の変形例に係るフィルタ１０ｃの積層体１２の分解斜視図である。図１１において、フィルタ１０と同じ構成については、フィルタ１０と同じ参照符号を付した。フィルタ１０ｃの外観斜視図については、図１を援用する。また、フィルタ１０ｃの等価回路図については、図３を援用する。

フィルタ１０ｂとフィルタ１０ｃとの相違点は、結合用導体層６０の代わりに結合用導体層５０，５２が設けられている点である。より詳細には、コンデンサＣ４は、線路導体層１８ａ，１８ｂ，１８ｄ及び結合用導体層５０を含んでいる。結合用導体層５０は、絶縁体層１６ｈのおもて面上に設けられており、ｚ軸方向から平面視したときに、線路導体層１８ａ，１８ｂ，１８ｄと重なっている。すなわち、結合用導体層５０は、線路導体層１８ａ，１８ｂと絶縁体層１６cを介して対向していると共に、線路導体層１８ｄと絶縁体層１６ｈを介して対向している。これにより、結合用導体層５０と線路導体層１８ａの間に容量が形成され、結合用導体層５０と線路導体層１８ｂとの間に容量が形成され、結合用導体層５０と線路導体層１８ｄとの間に容量が形成される。その結果、線路導体層１８ａ，１８ｄと線路導体層１８ｂ間に容量が形成され、ｘ軸方向に隣り合うＬＣ並列共振器ＬＣ１，ＬＣ２間に容量（コンデンサＣ４）が形成されている。ただし、結合用導体層５０は、ｚ軸方向から平面視したときに、線路導体層１８ｃ，１８ｅと重なっていないので、ｘ軸方向に隣り合わない線路導体層１８ａ，１８ｄと線路導体層１８ｃ，１８ｅ間に容量を形成させていない。

また、コンデンサＣ５は、線路導体層１８ｂ，１８ｃ，１８ｅ及び結合用導体層５２を含んでいる。結合用導体層５２は、絶縁体層１６ｈのおもて面上に設けられており、ｚ軸方向から平面視したときに、線路導体層１８ｂ，１８ｃ，１８ｅと重なっている。すなわち、結合用導体層５２は、線路導体層１８ｂ，１８ｃと絶縁体層１６ｃを介して対向していると共に、線路導体層１８ｅと絶縁体層１６ｈを介して対向している。これにより、結合用導体層５２と線路導体層１８ｃの間に容量が形成され、結合用導体層５２と線路導体層１８ｂとの間に容量が形成され、結合用導体層５２と線路導体層１８ｅとの間に容量が形成される。その結果、線路導体層１８ｃ，１８ｅと線路導体層１８ｂ間に容量が形成され、ｘ軸方向に隣り合うＬＣ並列共振器ＬＣ２，ＬＣ３間に容量（コンデンサＣ５）が形成されている。ただし、結合用導体層５２は、ｚ軸方向から平面視したときに、線路導体層１８ａ，１８ｄと重なっていないので、ｘ軸方向に隣り合わない線路導体層１８ａ，１８ｄと線路導体層１８ｃ，１８ｅ間に容量を形成させていない。

フィルタ１０ｃのその他の構成は、フィルタ１０ｂと同じであるので説明を省略する。

以上のように構成されたフィルタ１０ｃによれば、フィルタ１０ｂと同様に、ＬＣ並列共振器ＬＣ１，ＬＣ２間の容量結合及びＬＣ並列共振器ＬＣ２，ＬＣ３間の容量結合を強くすることができる。

また、フィルタ１０ｃでは、結合用導体層５０は、線路導体層１８ａに加えて線路導体層１８ｄと対向している。これにより、フィルタ１０ｃのコンデンサＣ４の容量値が、フィルタ１０ａのコンデンサＣ４の容量値よりも大きくなる。同様に、結合用導体層５２は、線路導体層１８ｃに加えて線路導体層１８ｅと対向している。これにより、フィルタ１０ｃのコンデンサＣ５の容量値が、フィルタ１０ａのコンデンサＣ５の容量値よりも大きくなる。

（第４の変形例）
以下に、第４の変形例に係るフィルタ１０ｄについて図面を参照しながら説明する。図１２は、第４の変形例に係るフィルタ１０ｄの積層体１２の分解斜視図である。図１２において、フィルタ１０と同じ構成については、フィルタ１０と同じ参照符号を付した。フィルタ１０ｄの外観斜視図については、図１を援用する。また、フィルタ１０ｄの等価回路図については、図３を援用する。

図１２のフィルタ１０ｄのように、図９のフィルタ１０ａと図１１のフィルタ１０ｃとが組み合わされてもよい。すなわち、フィルタ１０ｄは、結合用導体層４０，４２，５０，５２を有している。よって、結合用導体層４０，４２，５０，５２は、ｚ軸方向において線路導体層１８ａ〜１８ｃの両側に設けられている。これにより、フィルタ１０ｄのコンデンサＣ４，Ｃ５の容量値は、フィルタ１０ａ，１０ｃのコンデンサＣ４，Ｃ５の容量値よりも大きくなる。

（第５の変形例）
以下に、第５の変形例に係るフィルタ１０ｅについて図面を参照しながら説明する。図１３は、第５の変形例に係るフィルタ１０ｅの積層体１２の分解斜視図である。図１３において、フィルタ１０と同じ構成については、フィルタ１０と同じ参照符号を付した。フィルタ１０ｅの外観斜視図については、図１を援用する。また、フィルタ１０ｅの等価回路図については、図３を援用する。

図１３のフィルタ１０ｅのように、図２のフィルタ１０と図１０のフィルタ１０ｂとが組み合わされてもよい。すなわち、フィルタ１０ｅは、結合用導体層２０，６０を有している。よって、結合用導体層２０，６０は、ｚ軸方向において線路導体層１８ａ〜１８ｃの両側に設けられている。これにより、フィルタ１０ｅのコンデンサＣ４，Ｃ５の容量値は、フィルタ１０，１０ｂのコンデンサＣ４，Ｃ５の容量値よりも大きくなる。

（その他の実施形態）
なお、本発明に係るフィルタは、フィルタ１０，１０ａ〜１０ｅに限らず、その要旨の範囲において変更可能である。

例えば、外部電極１４ａ，１４ｃとコンデンサ電極２６ａ，２６ｃの接続にビアホール導体を介してではなく、絶縁体層からなる容量を介して取り出す構造にしてもよい。

また、ＬＣ並列共振器の数は、３つ以上であればよい。

本発明は、フィルタに有用であり、特に、ＬＣ並列共振器間の容量結合を強くすることができる点において優れている。

Ｃ１〜Ｃ５ コンデンサ
Ｌ１〜Ｌ３ コイル
ＬＣ１〜ＬＣ３ ＬＣ並列共振器
ｂ１〜ｂ７，ｂ１１〜ｂ１９，ｂ２１〜ｂ２７，ｂ３０，ｂ４１〜ｂ４４、ｂ５１〜ｂ５４，ｂ６１〜ｂ６４ ビアホール導体
１０，１０ａ〜１０ｅ フィルタ
１２ 積層体
１４ａ〜１４ｃ 外部電極
１６ａ〜１６ｊ 絶縁体層
１８ａ〜１８ｅ 線路導体層
２０，４０，４２，５０，５２，６０ 結合用導体層
２６ａ〜２６ｃ コンデンサ導体層
３０ グランド導体層

Claims (5)

1. 複数の絶縁体層が積層されて構成されている積層体と、
   第１のコイル及び第１のコンデンサ導体層及び第１のグランド導体層を有する第１のコンデンサを含んでいる第１のＬＣ並列共振器と、
   第２のコイル及び第２のコンデンサ導体層及び第２のグランド導体層を有する第２のコンデンサを含んでいる第２のＬＣ並列共振器と、
   第３のコイル及び第３のコンデンサ導体層及び第３のグランド導体層を有する第３のコンデンサを含んでいる第３のＬＣ並列共振器と、
   前記絶縁体層上に設けられている第１の結合用導体層及び第２の結合用導体層と、
   前記積層体において積層方向の一方側の面に設けられている入力電極、グランド電極及び出力電極と、
   第７のビアホール導体ないし第９のビアホール導体と、
   を備えており、
   前記第１のＬＣ並列共振器ないし前記第３のＬＣ並列共振器は、前記積層体において積層方向に直交する第１の方向に沿って並ぶことにより、第１の方向に隣り合うもの同士で、互いに電磁界結合しており、
   前記第１のコイルは、
   前記絶縁体層上に設けられている第１の線路導体層、
   前記第１の線路導体層から積層方向の一方側に向かって延在している第１のビアホール導体であって、前記第１のコンデンサ導体層に電気的に接続されている第１のビアホール導体と、
   前記第１の線路導体層から積層方向の一方側に向かって延在している第２のビアホール導体であって、前記第１のグランド導体層に電気的に接続されている第２のビアホール導体と、
   を有しており、
   前記第２のコイルは、
   前記絶縁体層上に設けられている第２の線路導体層、
   前記第２の線路導体層から積層方向の一方側に向かって延在している第３のビアホール導体であって、前記第２のコンデンサ導体層に電気的に接続されている第３のビアホール導体と、
   前記第２の線路導体層から積層方向の一方側に向かって延在している第４のビアホール導体であって、前記第２のグランド導体層に電気的に接続されている第４のビアホール導体と、
   を有しており、
   前記第３のコイルは、
   前記絶縁体層上に設けられている第３の線路導体層、
   前記第３の線路導体層から積層方向の一方側に向かって延在している第５のビアホール導体であって、前記第３のコンデンサ導体層に電気的に接続されている第５のビアホール導体と、
   前記第３の線路導体層から積層方向の一方側に向かって延在している第６のビアホール導体であって、前記第３のグランド導体層に電気的に接続されている第６のビアホール導体と、
   を有しており、
   前記第７のビアホール導体は、前記第１のコンデンサ導体層と前記入力電極とを電気的に接続しており、
   前記第８のビアホール導体は、前記第２のグランド導体層と前記グランド電極とを電気的に接続しており、
   前記第９のビアホール導体は、前記第３のコンデンサ導体層と前記出力電極とを電気的に接続しており、
   前記第１のコンデンサ導体層及び前記第３のコンデンサ導体層はそれぞれ、前記第１のグランド導体層及び前記第３のグランド導体層よりも積層方向の一方側に位置し、
   前記第２のコンデンサ導体層は、前記第２のグランド導体層よりも積層方向の他方側に位置し、かつ、前記第１の結合用導体層及び前記第２の結合用導体層と対向しており、
   前記第１の結合用導体層は、前記第１の線路導体層と前記第２の線路導体層との間に容量を形成させ、
   前記第２の結合用導体層は、前記第２の線路導体層と前記第３の線路導体層との間に容量を形成させていること、
   を特徴とするフィルタ。
2. 前記第１の結合用導体層及び前記第２の結合用導体層はそれぞれ、前記第２の線路導体層に前記第３のビアホール導体を介して接続され、かつ、前記第１の線路導体層及び前記第３の線路導体層と前記絶縁体層を介して対向していること、
   を特徴とする請求項１に記載のフィルタ。
3. 前記第１の結合用導体層は、前記第１の線路導体層及び前記第２の線路導体層と前記絶縁体層を介して対向しており、
   前記第２の結合用導体層は、前記第２の線路導体層及び前記第３の線路導体層と前記絶縁体層を介して対向していること、
   を特徴とする請求項１に記載のフィルタ。
4. 前記第１の結合用導体層は、積層方向において前記第１の線路導体層の両側に設けられていること、
   を特徴とする請求項１ないし請求項３のいずれかに記載のフィルタ。
5. 前記第１のＬＣ並列共振器は、複数の前記第１の線路導体層を備え、
   前記第１の結合用導体層は、積層方向において、複数の前記第１の線路導体層の間に設けられていることを特徴とする請求項１ないし請求項４のいずれかに記載のフィルタ。
   

Images