JP5874718B2 - 周波数可変共振回路および周波数可変フィルタ - Google Patents

Description

本発明は、インダクタと可変キャパシタを用いた周波数可変共振回路および周波数可変フィルタに関する。

従来、インダクタとキャパシタの共振周波数を利用して通過帯域や減衰域を設定する共振回路、および当該共振回路を複数段備えた高周波フィルタが各種考案されている。このような共振回路や高周波フィルタとして、特性を調整可能な周波数可変共振回路や周波数可変フィルタが各種考案されている。なお、共振回路やフィルタの特性とは、例えば通過特性や減衰特性、挿入損失等である。

周波数可変共振回路や周波数可変フィルタは、可変キャパシタを備えており、可変キャパシタのキャパシタンスを変化させることで、特性を調整している。

例えば、特許文献１には、図１２に示すような周波数可変フィルタが記載されている。図１２は、従来技術である特許文献１に示す周波数可変フィルタの回路図である。従来の周波数可変フィルタ１０Ｐは、それぞれにインダクタ２０Ｐと可変キャパシタ３１Ｐとキャパシタ３２Ｐとからなる第１、第２ＬＣ並列共振回路を備えている。これらのＬＣ並列共振回路は、第１入出力端子Ｐ１と第２入出力端子Ｐ２とを接続する伝送ラインとグランドとの間に接続されている。第１入出力端子Ｐ１と第１ＬＣ並列共振回路の伝送ラインへの接続点と間には、キャパシタ４０１が接続されている。第２入出力端子Ｐ２と第２ＬＣ並列共振回路の伝送ラインへの接続点との間には、キャパシタ４０２が接続されている。第１ＬＣ並列共振回路の伝送ラインへの接続点と第２ＬＣ並列共振回路の伝送ラインへの接続点と間には、結合用のキャパシタ４１０が接続されている。

特許文献１に記載の周波数可変フィルタは、第１、第２ＬＣ並列共振回路の可変キャパシタのキャパシタンスを変化させることで、通過帯域の周波数や減衰極の周波数を調整している。

特開平９−１８１５３８号公報

しかしながら、特許文献１に記載の周波数可変フィルタは、次の問題を有する。図１３は、従来技術である特許文献１に示す周波数可変フィルタの通過特性図である。図１３において、実線は４００ＭＨｚ帯を通過帯域に設定した場合を示し、破線は５２０ＭＨｚ帯を通過帯域に設定した場合を示す。また、図１３において、ＢＷｆ１ｐは、４００ＭＨｚ帯を通過帯域に設定した場合の通過帯域幅を示す。ＢＷｆ２ｐは、５２０ＭＨｚ帯を通過帯域に設定した場合の通過帯域幅を示す。そして、ＢＷｆ１ｐ’は、４００ＭＨｚ帯で設定した通過帯域幅を５２０ＭＨｚ帯に重ね合わせた状態を示す。

図１３に示すように、通過帯域幅ＢＷｆ１ｐ，ＢＷｆ１ｐ’は、通過帯域幅ＢＷｆ２ｐよりも広い。

このように、特許文献１に記載の回路構成からなる周波数可変フィルタでは、設定する周波数帯域によって、通過帯域幅が変化してしまう。

したがって、本発明の目的は、設定する複数の通過帯域において、通過帯域幅が殆ど変化しない周波数可変共振回路および周波数可変フィルタを提供することにある。

この発明の周波数可変共振回路は、一方端が伝送ラインに接続された第１インダクタと、第１インダクタの他方端に接続され、第２インダクタと可変キャパシタとを備える第１ＬＣ直列回路と、第１インダクタの他方端に接続され、第３インダクタと固定キャパシタとを備える第２ＬＣ直列回路と、を備える。第１ＬＣ直列回路と第２ＬＣ直列回路とは、第１インダクタとグランドとの間に並列接続されている。第２インダクタと第１インダクタとは、正結合の相互誘導をしている。

このような回路構成とすることで、可変キャパシタのキャパシタンスを変化させて通過帯域の周波数を変化させた場合に、帯域の周波数幅が殆ど変化しない。

また、この発明の周波数可変共振回路では、第２ＬＣ直列回路は、第３インダクタと固定キャパシタに直列接続する第４インダクタを備えることが好ましい。

この構成では、通過帯域の高周波数側に減衰極を設けることができる。これにより、通過帯域の高周波数側の減衰特性を急峻にすることができる。

また、この発明の周波数可変フィルタは、次の構成であることが好ましい。上述の周波数可変共振回路を複数備え、複数の周波数可変共振回路を接続する伝送ラインには、共振器間結合用素子が接続されている。

この構成では、所望の周波数領域の通過特性の可変範囲を、より容易に実現することができる。

また、この発明の周波数可変フィルタでは、次の構成であってもよい。上述の第４インダクタを有する周波数可変共振回路を複数備える。複数の周波数可変共振回路を接続する伝送ラインには、共振器間結合用素子が接続されている。複数の周波数可変共振回路の第４インダクタは少なくとも一部が１つのインダクタによって構成されている。

この構成では、複数の共振回路部を構成する構成要素を、部分的に共通化することで、所望の特性を実現しながら、小型化が可能である。

また、この発明の周波数可変フィルタでは、共振器間結合用素子はキャパシタである。

また、この発明の周波数可変共振回路では、次の構成であってもよい。周波数可変共振回路は、複数の誘電体層を積層してなる積層体からなる。積層体に導体パターンを形成することで、第１ＬＣ直列回路および第２ＬＣ直列回路における可変キャパシタ以外の部分が形成される。第１インダクタと第２インダクタは、積層体の積層方向に平行な中心軸を有する螺旋状の導体パターンによって形成され、第１インダクタの螺旋形状の中央開口と、第２インダクタの螺旋形状の中央開口とは、少なくとも一部が重なっている。固定キャパシタを構成する導体パターンと、共振器間結合用素子を構成する導体パターンとは、第１インダクタおよび第２インダクタを構成する層を挟んで配置されている。

この構成では、固定型キャパシタと共振器間結合用素子との不要な結合を抑制できる。

また、この発明の周波数可変共振回路では、次の構成であることが好ましい。周波数可変共振回路は、固定キャパシタを構成する導体パターンと、共振器間結合用素子を構成する導体パターンにおける第１インダクタおよび第２インダクタを構成する層に最も近い層では、固定キャパシタを構成する導体パターンと、共振器間結合用素子を構成する導体パターンと、第１インダクタおよび第２インダクタの螺旋形状の中央開口とが重ならない位置に配置されている。

この構成では、第１インダクタおよび第２インダクタの中央開口の両端が導体パターンによって塞がれないので、第１インダクタおよび第２インダクタの特性を向上させることができる。

また、この発明の周波数可変フィルタでは、次の構成であることが好ましい。周波数可変フィルタは、複数の誘電体層を積層してなる積層体からなる。積層体に導体パターンを形成することで、第１ＬＣ直列回路および前記第２ＬＣ直列回路における可変キャパシタ以外の部分が構成されている。記第１インダクタと第２インダクタは、積層体の積層方向に平行な中心軸を有する螺旋状の導体パターンによって形成され、第１インダクタの螺旋形状の中央開口と、第２インダクタの螺旋形状の中央開口とは、少なくとも一部が重なっている。

この構成では、上述の回路構成および特性を有する周波数可変フィルタの一部を積層体で小型に形成することができる。

また、この発明の周波数可変フィルタでは、第３インダクタは、積層方向に平行に伸長するビア導体によって形成されていることが好ましい。

この構成では、第３インダクタが第１インダクタおよび第２インダクタと不要に結合することを抑制できる。

また、この発明の周波数可変フィルタでは、次の構成であってもよい。周波数可変フィルタは、複数の誘電体層を積層してなる積層体からなる。積層体に導体パターンを形成することで、第１ＬＣ直列回路および第２ＬＣ直列回路の可変キャパシタ以外の部分が形成される。第１インダクタと第２インダクタは、積層体の積層方向に平行な中心軸を有する螺旋状の導体パターンによって形成され、第１インダクタの螺旋形状の中央開口と、第２インダクタの螺旋形状の中央開口とは、少なくとも一部が重なっている。第４インダクタの複数の共振回路部で個別の部分と共通の部分とは、伸長方向が略直交する導体パターンによって形成されている。

この構成では、第４インダクタの個別部と共通部との間の不要な結合を抑制できる。

また、この発明の周波数可変共振回路および周波数可変フィルタでは、第３インダクタを形成する導体パターンの伸長方向は、第４インダクタを形成する導体パターンの伸長方向と略直交していることが好ましい。

この構成では、第３インダクタと第４インダクタとの不要な結合を抑制できる。

また、この発明の周波数可変共振回路および周波数可変フィルタでは、第１インダクタの巻回方向と第２インダクタの巻回方向は、同じである。

この構成では、正結合の相互誘導を実現する導体パターンを容易に形成することができる。

この発明によれば、周波数可変共振回路および周波数可変フィルタにおいて、設定する複数の通過帯域における通過帯域幅を殆ど変化させない。

本発明の第１の実施形態に係る周波数可変共振回路の回路図である。 本発明の第１の実施形態に係る周波数可変共振回路の通過特性図である。 本発明の第１の実施形態に係る周波数可変フィルタの回路図である。 本発明の第１の実施形態に係る周波数可変フィルタの通過特性図である。 本発明の第１の実施形態に係る周波数可変フィルタの外観斜視図である。 本発明の第１の実施形態に係る周波数可変フィルタを実現するための積層体の各層の構造を示す分解斜視図である。 本発明の第１の実施形態に係る周波数可変共振回路および周波数可変フィルタの素子値設定方法の一例を説明するための図である。 本発明の第２の実施形態に係る周波数可変共振回路の回路図である。 本発明の第２の実施形態に係る周波数可変フィルタの回路図である。 本発明の第２の実施形態に係る周波数可変フィルタの通過特性図である。 本発明の第２の実施形態に係る周波数可変フィルタを実現するための積層体の各層の構造を示す分解斜視図である。 従来技術である特許文献１に示す周波数可変フィルタの回路図である。 従来技術である特許文献１に示す周波数可変フィルタの通過特性図である。

本発明の第１の実施形態に係る周波数可変共振回路および周波数可変フィルタについて、図を参照して説明する。図１は、本発明の第１の実施形態に係る周波数可変共振回路の回路図である。

図１に示すように、周波数可変共振回路１０は、第１入出力端子Ｐ１、および、第２入出力端子Ｐ２を備える。第１入出力端子Ｐ１と第２入出力端子Ｐ２は、高周波信号の伝送ラインによって接続されている。伝送ラインとグランドとの間には、インダクタ２１（第１インダクタに相当する。）と第１、第２ＬＣ直列回路からなる共振回路部ｒｃが接続されている。

より具体的には、インダクタ２１の一方端は、伝送ラインに接続されている。インダクタ２１の他方端は、第１ＬＣ直列回路と第２ＬＣ直列回路との並列回路を介してグランドに接続されている。

第１ＬＣ直列回路は、インダクタ２２（第２インダクタに相当する。）と可変キャパシタ３１とが直列接続された回路からなる。インダクタ２２の一方端は、インダクタ２１の他方端に接続されている。インダクタ２２の他方端は、可変キャパシタ３１の一方端に接続されている。可変キャパシタ３１の他方端は、グランドに接続されている。

第２ＬＣ直列回路は、インダクタ２３（第３インダクタに相当する。）と固定キャパシタ３２とが直列接続された回路からなる。インダクタ２３の一方端は、インダクタ２１の他方端に接続されている。インダクタ２３の他方端は、固定キャパシタ３２の一方端に接続されている。固定キャパシタ３２の他方端は、グランドに接続されている。

インダクタ２１とインダクタ２２は、正結合の相互誘導が発生するように配置されている。

このような回路構成を用いることで、或程度の帯域幅からなる通過帯域を有する共振回路を形成することができる。さらに、可変キャパシタ３１のキャパシタンスを変化させることで、周波数可変共振回路１０における通過帯域の周波数をシフトさせることができる。

具体的な回路構成としては、インダクタ２１に対して２つのＬＣ直列回路を並列に接続して、これらの回路を伝送線路とグランドとの間に接続し、且つ、一方のＬＣ直列回路に可変キャパシタ３１を備え、当該可変キャパシタ３１に直列接続するインダクタ２２とインダクタ２１とによって正結合の相互誘導を発生させる。これにより、通過帯域の周波数が変化しても、帯域幅が殆ど変化しないようにできる。

図２は、本発明の第１の実施形態に係る周波数可変共振回路の通過特性図である。

図２において、実線は４００ＭＨｚ帯を通過帯域に設定した場合を示し、破線は５２０ＭＨｚ帯を通過帯域に設定した場合を示す。また、図２において、ＢＷｒｆ１は、４００ＭＨｚ帯を通過帯域に設定した場合の通過帯域幅を示す。ＢＷｒｆ２は、５２０ＭＨｚ帯を通過帯域に設定した場合の通過帯域幅を示す。そして、ＢＷｒｆ１’は、４００ＭＨｚ帯で設定した通過帯域幅を５２０ＭＨｚ帯に重ね合わせた状態を示す。

図２に示すように、４００ＭＨｚ帯で設定した通過帯域ＢＷｒｆ１（ＢＷｆ１’）の周波数幅も５２０ＭＨｚ帯で設定した通過帯域ＢＷｒｆ２の周波数幅も略同じである。このように、本実施形態の周波数可変共振回路１０の構成を用いれば、通過帯域の周波数を変化させた時に、帯域幅が殆ど変化しないようにできる。

図１では、共振回路部ｒｃを１つだけ用いた周波数可変共振回路１０の例を示したが、図３に示すように、共振回路部を２段備えた周波数可変フィルタにしてもよく、さらに３段以上の複数段の共振回路部を備えた周波数可変フィルタにしてもよい。

図３は、本発明の第１の実施形態に係る周波数可変フィルタの回路図である。

図３に示すように、周波数可変フィルタ１０Ａは、第１入出力端子Ｐ１、および、第２入出力端子Ｐ２を備える。第１入出力端子Ｐ１と第２入出力端子Ｐ２は、高周波信号の伝送ラインによって接続されている。伝送ラインとグランドとの間には、第１、第２共振回路部ｒｃ１，ｒｃ２が接続されている。第１入出力端子Ｐ１と、第１共振回路部ｒｃ１が伝送ラインに接続する点との間には、入出力結合用キャパシタ４０１が接続されている。第２入出力端子Ｐ２と、第２共振回路ｒｃ２が伝送ラインに接続する点との間には、入出力結合用キャパシタ４０２が接続されている。第１共振回路部ｒｃ１が伝送ラインに接続する点と、第２共振回路部ｒｃ２が伝送ラインに接続する点との間には、共振器間結合用キャパシタ４１０が接続されている。

第１共振回路部ｒｃ１は、インダクタ２１１，２２１，２３１、可変キャパシタ３１１、および固定キャパシタ３２１を備える。

インダクタ２１１の一方端は、伝送ラインに接続されている。インダクタ２１１の他方端は、第１ＬＣ直列回路と第２ＬＣ直列回路との並列回路を介してグランドに接続されている。

第１ＬＣ直列回路は、インダクタ２２１（第２インダクタに相当する。）と可変キャパシタ３１１とが直列接続された回路からなる。インダクタ２２１の一方端は、インダクタ２１１の他方端に接続されている。インダクタ２２１の他方端は、可変キャパシタ３１１の一方端に接続されている。可変キャパシタ３１１の他方端は、グランドに接続されている。

第２ＬＣ直列回路は、インダクタ２３１（第３インダクタに相当する。）と固定キャパシタ３２１とが直列接続された回路からなる。インダクタ２３１の一方端は、インダクタ２１１の他方端に接続されている。インダクタ２３１の他方端は、固定キャパシタ３２１の一方端に接続されている。固定キャパシタ３２１の他方端は、グランドに接続されている。

インダクタ２１１とインダクタ２２１は、正結合の相互誘導が発生するように配置されている。

第２共振回路部ｒｃ２は、インダクタ２１２，２２２，２３２、可変キャパシタ３１２、および固定キャパシタ３２２を備える。

インダクタ２１２の一方端は、伝送ラインに接続されている。インダクタ２１２の他方端は、第１ＬＣ直列回路と第２ＬＣ直列回路との並列回路を介してグランドに接続されている。

第１ＬＣ直列回路は、インダクタ２２２（第２インダクタに相当する。）と可変キャパシタ３１２とが直列接続された回路からなる。インダクタ２２２の一方端は、インダクタ２１２の他方端に接続されている。インダクタ２２２の他方端は、可変キャパシタ３１２の一方端に接続されている。可変キャパシタ３１２の他方端は、グランドに接続されている。

第２ＬＣ直列回路は、インダクタ２３２（第３インダクタに相当する。）と固定キャパシタ３２２とが直列接続された回路からなる。インダクタ２３２の一方端は、インダクタ２１２の他方端に接続されている。インダクタ２３２の他方端は、固定キャパシタ３２１の一方端に接続されている。固定キャパシタ３２２の他方端は、グランドに接続されている。

インダクタ２１２とインダクタ２２２は、正結合の相互誘導が発生するように配置されている。

このような複数段型の周波数可変フィルタ１０Ａであっても、周波数可変共振回路１０と同様に、通過帯域の周波数が変化しても、帯域幅が殆ど変化しないようにできる。

図４は、本発明の第１の実施形態に係る周波数可変フィルタの通過特性図である。図４（Ａ）は広い周波数範囲を示し、図４（Ｂ）は、通過帯域が含まれる周波数範囲を拡大した図である。

図４において、実線は４００ＭＨｚ帯を通過帯域に設定した場合を示し、破線は５２０ＭＨｚ帯を通過帯域に設定した場合を示す。また、図４において、ＢＷｆ１は、４００ＭＨｚ帯を通過帯域に設定した場合の通過帯域幅を示す。ＢＷｆ２は、５２０ＭＨｚ帯を通過帯域に設定した場合の通過帯域幅を示す。そして、ＢＷｆ１’は、４００ＭＨｚ帯で設定した通過帯域幅を５２０ＭＨｚ帯に重ね合わせた状態を示す。

図４に示すように、４００ＭＨｚ帯で設定した通過帯域ＢＷｆ１（ＢＷｆ１’）の周波数幅も５２０ＭＨｚ帯で設定した通過帯域ＢＷｆ２の周波数幅も略同じである。このように、複数段の構成であっても、通過帯域の周波数を変化させた時に、帯域幅が殆ど変化しないようにできる。

さらに、周波数可変共振回路を複数段備える構成とすることで、より精確且つ容易に所望の通過特性および減衰特性を実現することができる。

このような回路構成からなる周波数可変フィルタ１０Ａは、次に示す構造によって実現される。図５は、本発明の第１の実施形態に係る周波数可変フィルタの外観斜視図である。図５（Ａ）は、本発明の第１の実施形態に係る周波数可変フィルタの可変キャパシタを除く部分を形成する積層体の外観斜視図である。図５（Ｂ）は周波数可変フィルタ１０Ａの外観斜視図である。図６は、本発明の第１の実施形態に係る周波数可変フィルタを実現するための積層体の各層の構造を示す分解斜視図である。

周波数可変フィルタ１０Ａは、図５に示すように、積層体９１、ベース基板９３、実装型可変キャパシタ９３１，９３２を備える。積層体９１は、導体パターンが形成された複数の誘電体層を積層して焼結してなる。積層体９１は、直方体形状からなる。

積層体９１の長手方向の一方の端面である第１端面には、外部接続端子９１１が形成されている。外部接続端子９１１は第１入出力端子Ｐ１に対応する。

積層体９１の長手方向の他方端の端面である第２端面には、外部接続端子９１２が形成されている。外部接続端子９１２は第１入出力端子Ｐ２に対応する。

積層体９１の短手方向の一方端の端面である第１側面には、外部接続端子９１３，９１４，９１５が形成されている。この際、外部接続端子９１３，９１４，９１５は、第１端面側から第２端面側に向かって、この順で配置されている。外部接続端子９１３は、第１可変キャパシタ接続用端子であり、外部接続端子９１５は、第２可変キャパシタ接続用端子である。外部接続端子９１４は、グランド接続用端子である。

積層体９１の短手方向の他方端の端面である第２側面には、外部接続端子９１６，９１７，９１８が形成されている。この際、外部接続端子９１６，９１７，９１８は、第１端面側から第２端面側に向かって、この順で配置されている。外部接続端子９１６，９１８は、所謂ＮＣ（Ｎｏ Ｃｏｎｔａｃｔ）端子である。外部接続端子９１７は、グランド接続用端子である。

積層体９１と実装型可変キャパシタ９３１，９３２は、ベース基板９３に実装されている。積層体９１の外部接続端子９１３は、ベース基板９３の導体パターン９４１によって、実装型可変キャパシタ９３１に接続されている。積層体９１１の外部接続端子９１５は、ベース基板９３の導体パターン９４２によって、実装型可変キャパシタ９３２に接続されている。

より具体的に、積層体９１は、次の構造からなる。なお、以下では、積層方向に見た状態を、平面視した状態と称する。

図６に示すように、積層体９１は、１３層の誘電体層ＬＹ１〜ＬＹ１３からなる。なお、誘電体層ＬＹ１の上層に、導体パターンが形成されない誘電体層を設けてもよい。

誘電体層ＬＹ１の表面には、導体パターンＰｔ１１，Ｐｔ１２が形成されている。導体パターンＰｔ１１，Ｐｔ１２は、矩形状である。導体パターンＰｔ１１は、誘電体層ＬＹ１の第１端面側に配置されており、その一部が第１端面まで達している。この部分が外部接続端子９１１に接続されている。導体パターンＰｔ１２は、誘電体層ＬＹ１の第２端面側に配置されており、その一部が第２端面まで達している。この部分が外部接続端子９１２に接続されている。

誘電体層ＬＹ２の表面には、導体パターンＰｔ２１，Ｐｔ２２が形成されている。導体パターンＰｔ２１，Ｐｔ２２は、矩形状である。導体パターンＰｔ２１は、誘電体層ＬＹ２の第１端面側に配置されており、導体パターンＰｔ１１と対向し、導体パターンＰｔ１２と対向しないように配置されている。導体パターンＰｔ２２は、誘電体層ＬＹ２の第２端面側に配置されており、導体パターンＰｔ１２と対向し、導体パターンＰｔ１１と対向しないように配置されている。

導体パターンＰｔ１１，Ｐｔ２１と誘電体層ＬＹ２によって、入出力結合用キャパシタ４０１が形成される。また、導体パターンＰｔ１２，Ｐｔ２２と誘電体層ＬＹ２によって、入出力結合用キャパシタ４０２が形成される。

誘電体層ＬＹ３の表面には、導体パターンＰｔ３０が形成されている。導体パターンＰｔ３０は、矩形状である。導体パターンＰｔ３０は、導体パターンＰｔ２１，Ｐｔ２２のそれぞれに対向している。導体パターンＰｔ３０は、誘電体層ＬＹ３の第２側面側の領域に形成されており、第１側面側には形成されていない領域が存在する。

導体パターンＰｔ２１，Ｐｔ２２と導体パターンＰｔ３０と誘電体層ＬＹ３によって、共振器間結合用キャパシタ４１０が形成される。

誘電体層ＬＹ４の表面には、導体パターンＰｔ４１，Ｐｔ４２が形成されている。導体パターンＰｔ４１，Ｐｔ４２は、平面視してＣ環状の線状導体である。導体パターンＰｔ４１は、誘電体層ＬＹ４の第１端面側に配置されている。導体パターンＰｔ４２の一方端は幅広に形成されており、第１側面に達している。この部分が外部接続端子９１３に接続されている。導体パターンＰｔ４２は、誘電体層ＬＹ４の第２端面側に配置されている。導体パターンＰｔ４２の一方端は幅広に形成されており、第１側面に達している。この部分が外部接続端子９１５に接続されている。

誘電体層ＬＹ５の表面には、導体パターンＰｔ５１，Ｐｔ５２が形成されている。導体パターンＰｔ５１，Ｐｔ５２は、誘電体層ＬＹ４の導体パターンＰｔ４１，Ｐｔ４２と同一形状である。導体パターンＰｔ５１，Ｐｔ５２は、誘電体層ＬＹ４の導体パターンＰｔ４１，Ｐｔ４２と平面視して重なっている。

誘電体層ＬＹ６の表面には、導体パターンＰｔ６１，Ｐｔ６２が形成されている。導体パターンＰｔ６１，Ｐｔ６２は、平面視してＣ環状の線状導体である。導体パターンＰｔ６１は、誘電体層ＬＹ６の第１端面側に配置されている。導体パターンＰｔ６２は、誘電体層ＬＹ６の第２端面側に配置されている。

誘電体層ＬＹ７の表面には、導体パターンＰｔ７１，Ｐｔ７２が形成されている。導体パターンＰｔ７１，Ｐｔ７２は、誘電体層ＬＹ６の導体パターンＰｔ６１，Ｐｔ６２と同一形状である。導体パターンＰｔ７１，Ｐｔ７２は、誘電体層ＬＹ６の導体パターンＰｔ６１，Ｐｔ６２と平面視して重なっている。

導体パターンＰｔ６１，Ｐｔ７１の一方端は、積層方向に伸長するビア導体ＶＨ２１を介して、導体パターンＰｔ４１，Ｐｔ５１の他方端に接続されている。

導体パターンＰｔ６２，Ｐｔ７２の一方端は、積層方向に伸長するビア導体ＶＨ２２を介して、導体パターンＰｔ４２，Ｐｔ５２の他方端に接続されている。

誘電体層ＬＹ８の表面には、導体パターンＰｔ８１，Ｐｔ８２が形成されている。導体パターンＰｔ８１，Ｐｔ８２は、平面視してＣ環状の線状導体である。導体パターンＰｔ８１は、誘電体層ＬＹ８の第１端面側に配置されている。導体パターンＰｔ８２は、誘電体層ＬＹ８の第２端面側に配置されている。

誘電体層ＬＹ９の表面には、導体パターンＰｔ９１，Ｐｔ９２が形成されている。導体パターンＰｔ９１，Ｐｔ９２は、誘電体層ＬＹ８の導体パターンＰｔ８１，Ｐｔ８２と同一形状である。導体パターンＰｔ９１，Ｐｔ９２は、誘電体層ＬＹ８の導体パターンＰｔ８１，Ｐｔ８２と平面視して重なっている。

導体パターンＰｔ８１，Ｐｔ９１の一方端は、積層方向に伸長するビア導体ＶＨ３１を介して、導体パターンＰｔ６１，Ｐｔ７１の他方端に接続されている。

導体パターンＰｔ８２，Ｐｔ９２の一方端は、積層方向に伸長するビア導体ＶＨ３２を介して、導体パターンＰｔ６２，Ｐｔ７２の他方端に接続されている。

誘電体層ＬＹ１０の表面には、導体パターンＰｔ１０１，Ｐｔ１０２が形成されている。導体パターンＰｔ１０１，Ｐｔ１０２は、平面視してＣ環状の線状導体である。導体パターンＰｔ１０１は、誘電体層ＬＹ１０の第１端面側に配置されている。導体パターンＰｔ１０２は、誘電体層ＬＹ１０の第２端面側に配置されている。

誘電体層ＬＹ１１の表面には、導体パターンＰｔ１１１，Ｐｔ１１２が形成されている。導体パターンＰｔ１１１，Ｐｔ１１２は、誘電体層ＬＹ１０の導体パターンＰｔ１０１，Ｐｔ１０２と同一形状である。導体パターンＰｔ１１１，Ｐｔ１１２は、誘電体層ＬＹ１０の導体パターンＰｔ１０１，Ｐｔ１０２と平面視して重なっている。

導体パターンＰｔ１０１，Ｐｔ１１１の一方端は、積層方向に伸長するビア導体ＶＨ４１を介して、導体パターンＰｔ８１，Ｐｔ９１の他方端に接続されている。なお、このビア導体ＶＨ４１は、誘電体層ＬＹ１２の導体パターンＰｔ１２１にも接続している。

また、導体パターンＰｔ１０１，Ｐｔ１１１の他方端は、積層方向に伸長するビア導体ＶＨ１１を介して、誘電体層ＬＹ２の導体パターンＰｔ２１に接続されている。

導体パターンＰｔ１０２，Ｐｔ１１２の一方端は、積層方向に伸長するビア導体ＶＨ４２を介して、導体パターンＰｔ８２，Ｐｔ９２の他方端に接続されている。なお、このビア導体ＶＨ４２は、誘電体層ＬＹ１２の導体パターンＰｔ１２２にも接続している。

また、導体パターンＰｔ１０２，Ｐｔ１１２の他方端は、積層方向に伸長するビア導体ＶＨ１２を介して、誘電体層ＬＹ２の導体パターンＰｔ２２に接続されている。

上述の構成により、インダクタ２１１は導体パターンＰｔ１０１、Ｐｔ１１１で構成され、積層方向に平行な中心軸を有する螺旋状のインダクタとなる。よって、ビア導体ＶＨ１１、ＶＨ４１により導体パターンＰｔ１０１、Ｐｔ１１１と接続する。また、インダクタ２２１は、導体パターンＰｔ４１，Ｐｔ５１，Ｐｔ６１，Ｐｔ７１，Ｐｔ８１，Ｐｔ９１で構成され、積層方向に平行な中心軸を有する螺旋状のインダクタとなる。よって、ビア導体ＶＨ２１，ＶＨ３１によりそれぞれの導体パターンを接続する。

また、ビア導体ＶＨ４１における導体パターンＰｔ１１１と導体パターンＰｔ１２１を接続する部分ＶＨ４１０により、積層方向に伸長する線状のインダクタ２３１が形成される。この構造より、インダクタ２３１は、インダクタ２１１，２２１よりもインダクタンスは小さい。

導体パターンＰｔ４１，Ｐｔ５１，Ｐｔ６１，Ｐｔ７１，Ｐｔ８１，Ｐｔ９１と導体パターンＰｔ１０１，Ｐｔ１１１は中央開口が略重なるように配置されている。これにより、インダクタ２１１とインダクタ２２１が相互誘導結合する。さらに、図５に示すように、導体パターンＰｔ２１から始まり導体パターンＰｔ４１，Ｐｔ５１に達する導体経路において、導体パターンＰｔ４１，Ｐｔ５１，Ｐｔ６１，Ｐｔ７１，Ｐｔ８１，Ｐｔ９１と導体パターンＰｔ１０１，Ｐｔ１１１の巻回方向が一致するように、ビア導体ＶＨ１１，ＶＨ２１，ＶＨ３１，ＶＨ４１で接続されているので、インダクタ２１１とインダクタ２２１は正結合する。すなわち、インダクタ２１１，２２１間での正の相互誘導結合を容易且つ小型で効果的に実現することができる。

一方、ビア導体ＶＨ４１の一部分ＶＨ４１０は積層方向に伸長する線状であるので、当該部分ＶＨ４１０からなるインダクタ２３１は、インダクタ２１１，２２１と殆ど結合しない。言い換えれば、インダクタ２１１，２２１とインダクタ２３１との間の不要な結合を抑制することができる。

同様に、導体パターンＰｔ１０２，Ｐｔ１１２およびビア導体ＶＨ１２，ＶＨ４２により、積層方向に平行な中心軸を有する螺旋状のインダクタ２１２が形成される。また、導体パターンＰｔ４２，Ｐｔ５２，Ｐｔ６２，Ｐｔ７２，Ｐｔ８２，Ｐｔ９２およびビア導体ＶＨ２２，ＶＨ３２により、積層方向に平行な中心軸を有する螺旋状のインダクタ２２２が形成される。また、ビア導体ＶＨ４２における導体パターンＰｔ１１２と導体パターンＰｔ１２２を接続する部分ＶＨ４２０により、積層方向に伸長する線状のインダクタ２３２が形成される。この構造より、インダクタ２３２は、インダクタ２１２，２２２よりもインダクタンスは小さい。

導体パターンＰｔ４２，Ｐｔ５２，Ｐｔ６２，Ｐｔ７２，Ｐｔ８２，Ｐｔ９２と導体パターンＰｔ１０２，Ｐｔ１１２は中央開口が略重なるように配置されている。これにより、インダクタ２１２とインダクタ２２２が相互誘導結合する。さらに、図６に示すように、導体パターンＰｔ２２から始まり導体パターンＰｔ４２，Ｐｔ５２に達する導体経路において、導体パターンＰｔ４２，Ｐｔ５２，Ｐｔ６２，Ｐｔ７２，Ｐｔ８２，Ｐｔ９２と導体パターンＰｔ１０２，Ｐｔ１１２の巻回方向が一致するように、ビア導体ＶＨ１２，ＶＨ２２，ＶＨ３２，ＶＨ４２で接続されているので、インダクタ２１２とインダクタ２２２は正結合する。すなわち、インダクタ２１２，２２２間での正の相互誘導結合を容易且つ小型で効果的に実現することができる。

一方、ビア導体ＶＨ４２の一部分ＶＨ４２０は積層方向に伸長する線状であるので、当該部分ＶＨ４２０からなるインダクタ２３２は、インダクタ２１２，２２２と殆ど結合しない。言い換えれば、インダクタ２１２，２２２とインダクタ２３２との間の不要な結合を抑制することができる。

誘電体層ＬＹ１２の表面には、導体パターンＰｔ１２１，Ｐｔ１２２が形成されている。導体パターンＰｔ１２１，Ｐｔ１２２は、矩形状である。導体パターンＰｔ１２１は、誘電体層ＬＹ１２の第１端面側に配置されている。導体パターンＰｔ１２２は、誘電体層ＬＹ１２の第２端面側に配置されている。導体パターンＰｔ１２１，Ｐｔ１２２は、誘電体層ＬＹ１２の第２側面側の領域に形成されており、第１側面側には形成されていない領域が存在する。

導体パターンＰｔ１２１は、上述のビア導体ＶＨ４１（ＶＨ４１０）によって、導体パターンＰｔ８１，Ｐｔ９１，Ｐｔ１０１，Ｐｔ１１１に接続されている。導体パターンＰｔ１２２は、上述のビア導体ＶＨ４２（ＶＨ４２０）によって、導体パターンＰｔ８２，Ｐｔ９２，Ｐｔ１０２，Ｐｔ１１２に接続されている。

誘電体層ＬＹ１３の表面には、導体パターンＰｔ１３０が形成されている。導体パターンＰｔ１３０は、矩形状であり、誘電体層ＬＹ１３の略全面に形成されている。導体パターンＰｔ１３０は、第１側面の略中央および第２側面の略中央において、第１側面および第２側面まで達している。この第１端面まで達する部分が外部接続端子９１４に接続されている。この第２端面まで達する部分が外部接続端子９１７に接続されている。

導体パターンＰｔ１２１と導体パターンＰｔ１３０と誘電体層Ｌｙ１２によって、固定キャパシタ３２１が形成される。導体パターンＰｔ１２２と導体パターンＰｔ１３０と誘電体層Ｌｙ１２によって、固定キャパシタ３２２が形成される。

このような構造により、周波数可変フィルタ１０Ａの可変キャパシタ３１１，３１２以外の部分が積層体９１によって実現される。

上述の構成では、固定キャパシタ３２１，３２２を構成する導体パターンを備える誘電体層と、入出力結合用キャパシタ４０１，４０２および共振器間結合用キャパシタ４１０を構成する導体パターンを備える誘電体層との間に、各インダクタ２１１，２２１，２３１，２１２，２２２，２３２を構成する誘電体層が配置されている。これにより、固定キャパシタ３２１，３２２と、入出力結合用キャパシタ４０１，４０２および共振器間結合用キャパシタ４１０との間の不要な結合を抑制することができる。

また、誘電体層Ｌｙ３の導体パターンＰｔ３０、誘電体層Ｌｙ１２の導体パターンＰｔ１２１，Ｐｔ１２２は、各インダクタ２１１，２２１，２３１，２１２，２２２，２３２を構成する導体パターンＰｔ４１，Ｐｔ５１，Ｐｔ６１，Ｐｔ７１，Ｐｔ８１，Ｐｔ９１，Ｐｔ１０１，Ｐｔ１１１および導体パターンＰｔ４２，Ｐｔ５２，Ｐｔ６２，Ｐｔ７２，Ｐｔ８２，Ｐｔ９２，Ｐｔ１０２，Ｐｔ１１２の中央開口と、平面視して重ならない。したがって、インダクタ２１１，２２１，２３１，２１２，２２２，２３２の磁束が遮られることが抑制されるので、特性に優れるインダクタを構成することができる。同様に各導体パターンを形成する誘電体層を厚くすることにより、インダクタ２１１，２２１，２３１，２１２，２２２，２３２の磁束が他の導体パターンにより遮られることを抑制することができるため、特性に優れるインダクタを構成することができる。

また、インダクタ２１１，２２１とインダクタ２１２，２２２は、巻回方向が逆であるので、これらが近接していても不要な結合を抑制することができる。

なお、上述の実施形態に示した周波数可変共振回路１０および周波数可変フィルタ１０Ａを構成するインダクタおよびキャパシタの素子値は、次に示すように決定するとよい。図７は、本発明の第１の実施形態に係る周波数可変共振回路および周波数可変フィルタの素子値設定方法の一例を説明するための図である。図７は、可変キャパシタのキャパシタンスを変化させた時の１８ｐＦを基準とした帯域幅の変化率の変化を示した図である。図７（Ａ）は、共振周波数を５００ＭＨｚ付近に設定した場合を示し、図７（Ｂ）は、共振周波数を１０００ＭＨｚ付近に設定した場合を示す。図７（Ａ），（Ｂ）は、所望とする共振周波数を設定するために、インダクタ２２，２３のインダクタンス、および固定キャパシタ３２のキャパシタンスを、適宜、固定して設定している。具体的には、図７（Ａ）の場合、インダクタ２２のインダクタンスは２１ｎＨであり、インダクタ２３のインダクタンスは０．５ｎＨであり、固定キャパシタ３２のキャパシタンスは１０ｐＦである。図７（Ｂ）の場合、インダクタ２２のインダクタンスは４ｎＨであり、インダクタ２３のインダクタンスは０．５ｎＨであり、固定キャパシタ３２のキャパシタンスは８ｐＦである。そして、図７における各特性曲線は、インダクタ２１のインダクタンスを異ならせて設定している。

図７（Ａ）に示すように、共振周波数を５００ＭＨｚ付近として、インダクタ２２，２３のインダクタンス、および固定キャパシタ３２のキャパシタンスを上述のように設定した場合、インダクタ２１のインダクタンスが８ｎＨ〜１２ｎＨ程度であると、周波数帯域を変化させても、帯域幅は殆ど変化しない。すなわち、インダクタ２１，２２のインダクタンス比（インダクタ２２を基準とする）が、略０．５であれば、帯域幅が殆ど変化しないように設定できる。

図７（Ｂ）に示すように、共振周波数を１０００ＭＨｚ付近として、インダクタ２２，２３のインダクタンス、および固定キャパシタ３２のキャパシタンスを上述のように設定した場合、インダクタ２１のインダクタンスが４ｎＨ〜５ｎＨ程度であると、周波数帯域を変化させても、帯域幅は殆ど変化しない。すなわち、インダクタ２１，２２のインダクタンス比（インダクタ２２を基準とする）が、略１．０であれば、帯域幅が殆ど変化しないように設定できる。

なお、図示しないが、共振周波数が５００ＭＨｚ付近、１０００ＭＨｚ付近でない場合であっても、同様に、インダクタ２１，２２のインダクタンス比が略特定値になると、帯域幅が殆ど変化しないことが、発明者らによって実証されている。

このように、本実施形態の周波数可変共振回路および周波数可変フィルタでは、共振周波数に応じてインダクタ２１，２２のインダクタンス比が略特定値にすることで、帯域幅の変動をさらに確実に抑制することができる。

また、インダクタ２２，２３のインダクタンス、および固定キャパシタ３２のキャパシタンスは、上述の例に限るものでなく、周波数可変共振回路および周波数可変フィルタに対する所望の特性に応じて変更することができる。この場合にも同様に、共振周波数に応じてインダクタ２１，２２のインダクタンス比が略特定値にすることで、帯域幅の変動をさらに確実に抑制することができる。

例えば、通過帯域の低域側の減衰特性に応じて、インダクタ２２のインダクタンス、および固定キャパシタ３２のキャパシタンスを設定しておく、その上で、上述の共振周波数とインダクタンス比との関係を用いて、帯域幅の変動が少なくなるインダクタ２１のインダクタンスを設定すればよい。

次に、第２の実施形態に係る周波数可変共振回路および周波数可変フィルタについて、図を参照して説明する。図８は、本発明の第２の実施形態に係る周波数可変共振回路の回路図である。本実施形態の周波数可変共振回路１０Ｂは、第１の実施形態に係る周波数可変共振回路１０に対して、インダクタ２４を追加したものであり、他の構成は、第１の実施形態に係る周波数可変共振回路１０と同じである。したがって、異なる箇所のみを説明する。

周波数可変共振回路１０Ｂの共振回路部ｒｃ’は、周波数可変共振回路１０の共振回路部ｒｃに対してインダクタ２４を追加した構成からなる。インダクタ２４は、固定キャパシタ３２とグランドとの間に接続されている。

このような回路構成を用いることで、通過帯域の高周波数側にさらに減衰極を有する周波数可変共振回路を形成することができる。さらに、可変キャパシタ３１のキャパシタンスを変化させることで、周波数可変共振回路１０Ｂにおける通過帯域の周波数および減衰極の周波数をシフトさせることができる。

この際、上述のように、インダクタ２１に対して２つのＬＣ直列回路を並列に接続して、これらの回路を伝送線路とグランドとの間に接続し、且つ、一方のＬＣ直列回路に可変キャパシタ３１を備え、当該可変キャパシタ３１に直列接続するインダクタ２２をインダクタ２１と正結合の相互誘導させることで、通過帯域の周波数が変化しても、帯域幅が殆ど変化しないようにできる。

図８では、共振回路部ｒｃを１つだけ用いた周波数可変共振回路１０Ｂの例を示したが、図９に示すように、共振回路部を２段備えた周波数可変フィルタにしてもよく、さらに３段以上の複数段の共振回路部を備えた周波数可変フィルタにしてもよい。

図９は、本発明の第２の実施形態に係る周波数可変フィルタの回路図である。図９に示すように、周波数可変フィルタ１０Ｃの共振回路部ｒｃ１’は、周波数可変フィルタ１０Ａの共振回路部ｒｃ１に対して、インダクタ２４１，２４３を追加した構成からなる。インダクタ２４１，２４３は、固定キャパシタ３２１とグランドとの間に接続されている。周波数可変フィルタ１０Ｃの共振回路部ｒｃ２’は、周波数可変フィルタ１０Ａの共振回路部ｒｃ２に対して、インダクタ２４２，２４３を追加した構成からなる。インダクタ２４２，２４３は、固定キャパシタ３２２とグランドとの間に接続されている。インダクタ２４３は、共振回路部ｒｃ１’，ｒｃ２’で共通のインダクタである。

このような周波数可変フィルタ１０Ｃであっても、周波数可変共振回路１０Ｂと同様に、通過帯域の周波数が変化しても、帯域幅が殆ど変化しないようにできる。

図１０は、本発明の第２の実施形態に係る周波数可変フィルタの通過特性図である。

図１０において、実線は４００ＭＨｚ帯を通過帯域に設定した場合を示し、破線は５２０ＭＨｚ帯を通過帯域に設定した場合を示す。

図１０に示すように、第１の実施形態と同様に、４００ＭＨｚ帯で設定した通過帯域の周波数幅も５２０ＭＨｚ帯で設定した通過帯域の周波数幅も略同じである。このように、複数段の構成であっても、通過帯域の周波数を変化させた時に、帯域幅が殆ど変化しないようにできる。

さらに、複数段を備える構成とすることで、より精確且つ容易に所望の通過特性および減衰特性を実現することができる。さらに、本実施形態の構成では、通過帯域の高周波数側の減衰極を形成できるので、通過帯域の高周波数側の減衰特性を急峻にすることができる。また、通過帯域の高周波数側の減衰特性を、より多様に設定することができる。

このような回路構成からなる周波数可変フィルタ１０Ｃは、次に示す構造によって実現される。図１１は、本発明の第２の実施形態に係る周波数可変フィルタを実現するための積層体の各層の構造を示す分解斜視図である。

図１１に示すように、積層体９１Ｃは、１７層の誘電体層ＬＹ１〜ＬＹ１７からなる。なお、誘電体層ＬＹ１の上層に、導体パターンが形成されない誘電体層を設けてもよい。

誘電体層ＬＹ１の表面には、導体パターンＰｔｃ１０が形成されている。導体パターンＰｔｃ１０は矩形状である。導体パターンＰｔｃ１０は、誘電体層ＬＹ１の略中央に配置されている。

誘電体層ＬＹ２の表面には、導体パターンＰｔｃ２１，Ｐｔｃ２２が形成されている。導体パターンＰｔｃ２１，Ｐｔｃ２２は、矩形状である。導体パターンＰｔｃ２１は、誘電体層ＬＹ２の第１端面側に配置されている。導体パターンＰｔｃ２２は、誘電体層ＬＹ２の第２端面側に配置されている。導体パターンＰｔｃ２１，Ｐｔｃ２２は、導体パターンＰｔｃ１０と部分的に対向している。

導体パターンＰｔｃ２１，Ｐｔｃ２２と導体パターンＰｔ１０と誘電体層ＬＹ１によって、共振器間結合用キャパシタ４１０が形成される。

誘電体層ＬＹ３の表面には、導体パターンＰｔｃ３１，Ｐｔｃ３２が形成されている。導体パターンＰｔｃ３１，Ｐｔｃ３２は、矩形状である。導体パターンＰｔｃ３１は、誘電体層ＬＹ３の第１端面側に配置されており、その一部が第１端面まで達している。この部分が外部接続端子９１１に接続されている。導体パターンＰｔｃ３２は、誘電体層ＬＹ３の第２端面側に配置されており、その一部が第２端面まで達している。この部分が外部接続端子９１２に接続されている。

導体パターンＰｔｃ３１は、導体パターンＰｔｃ２１と対向しており、導体パターンＰｔｃ３２は、導体パターンＰｔｃ２２と対向している。

導体パターンＰｔｃ３１と導体パターンＰｔｃ２１と誘電体層ＬＹ２とによって、入出力結合用キャパシタ４０１が形成される。導体パターンＰｔｃ３２と導体パターンＰｔｃ２２と誘電体層ＬＹ２とによって、入出力結合用キャパシタ４０２が形成される。

誘電体層ＬＹ４の表面には、導体パターンＰｔｃ４１，Ｐｔｃ４２が形成されている。導体パターンＰｔｃ４１，Ｐｔｃ４２は、平面視してＣ環状の線状導体である。導体パターンＰｔｃ４１は、誘電体層ＬＹ４の第１端面側に配置されている。導体パターンＰｔｃ４１の一方端は幅広に形成されており、第１側面に達している。この部分が外部接続端子９１３に接続されている。導体パターンＰｔｃ４２は、誘電体層ＬＹ４の第２端面側に配置されている。導体パターンＰｔｃ４２の一方端は幅広に形成されており、第１側面に達している。この部分が外部接続端子９１５に接続されている。

誘電体層ＬＹ５の表面には、導体パターンＰｔｃ５１，Ｐｔｃ５２が形成されている。導体パターンＰｔｃ５１，Ｐｔｃ５２は、誘電体層ＬＹ４の導体パターンＰｔｃ４１，Ｐｔｃ４２と同一形状である。導体パターンＰｔｃ５１，Ｐｔｃ５２は、誘電体層ＬＹ４の導体パターンＰｔｃ４１，Ｐｔｃ４２と平面視して重なっている。

誘電体層ＬＹ６の表面には、導体パターンＰｔｃ６１，Ｐｔｃ６２が形成されている。導体パターンＰｔｃ６１，Ｐｔｃ６２は、平面視してＣ環状の線状導体である。導体パターンＰｔｃ６１は、誘電体層ＬＹ６の第１端面側に配置されている。導体パターンＰｔｃ６２は、誘電体層ＬＹ６の第２端面側に配置されている。

誘電体層ＬＹ７の表面には、導体パターンＰｔｃ７１，Ｐｔｃ７２が形成されている。導体パターンＰｔｃ７１，Ｐｔｃ７２は、誘電体層ＬＹ６の導体パターンＰｔｃ６１，Ｐｔｃ６２と同一形状である。導体パターンＰｔｃ７１，Ｐｔｃ７２は、誘電体層ＬＹ６の導体パターンＰｔｃ６１，Ｐｔｃ６２と平面視して重なっている。

導体パターンＰｔｃ６１，Ｐｔｃ７１の一方端は、積層方向に伸長するビア導体ＶＨｃ２１を介して、導体パターンＰｔｃ４１，Ｐｔｃ５１の他方端に接続されている。

導体パターンＰｔｃ６２，Ｐｔｃ７２の一方端は、積層方向に伸長するビア導体ＶＨｃ２２を介して、導体パターンＰｔｃ４２，Ｐｔｃ５２の他方端に接続されている。

誘電体層ＬＹ８の表面には、導体パターンＰｔｃ８１，Ｐｔｃ８２が形成されている。導体パターンＰｔｃ８１，Ｐｔｃ８２は、平面視してＣ環状の線状導体である。導体パターンＰｔｃ８１は、誘電体層ＬＹ８の第１端面側に配置されている。導体パターンＰｔｃ８２は、誘電体層ＬＹ８の第２端面側に配置されている。

誘電体層ＬＹ９の表面には、導体パターンＰｔｃ９１，Ｐｔｃ９２が形成されている。導体パターンＰｔｃ９１，Ｐｔｃ９２は、誘電体層ＬＹ８の導体パターンＰｔｃ８１，Ｐｔｃ８２と同一形状である。導体パターンＰｔｃ９１，Ｐｔｃ９２は、誘電体層ＬＹ８の導体パターンＰｔｃ８１，Ｐｔｃ８２と平面視して重なっている。

導体パターンＰｔｃ８１，Ｐｔｃ９１の一方端は、積層方向に伸長するビア導体ＶＨ３１を介して、導体パターンＰｔｃ６１，Ｐｔｃ７１の他方端に接続されている。

導体パターンＰｔｃ８２，Ｐｔｃ９２の一方端は、積層方向に伸長するビア導体ＶＨ３２を介して、導体パターンＰｔｃ６２，Ｐｔｃ７２の他方端に接続されている。

誘電体層ＬＹ１０の表面には、導体パターンＰｔｃ１０１，Ｐｔｃ１０２が形成されている。導体パターンＰｔｃ１０１，Ｐｔｃ１０２は、平面視してＣ環状の線状導体である。導体パターンＰｔｃ１０１は、誘電体層ＬＹ１０の第１端面側に配置されている。導体パターンＰｔｃ１０２は、誘電体層ＬＹ１０の第２端面側に配置されている。

誘電体層ＬＹ１１の表面には、導体パターンＰｔｃ１１１，Ｐｔｃ１１２が形成されている。導体パターンＰｔｃ１１１，Ｐｔｃ１１２は、誘電体層ＬＹ１０の導体パターンＰｔｃ１０１，Ｐｔｃ１０２と同一形状である。導体パターンＰｔｃ１１１，Ｐｔｃ１１２は、誘電体層ＬＹ１０の導体パターンＰｔｃ１０１，Ｐｔｃ１０２と平面視して重なっている。

導体パターンＰｔｃ１０１，Ｐｔｃ１１１の一方端は、積層方向に伸長するビア導体ＶＨｃ４１を介して、導体パターンＰｔｃ８１，Ｐｔｃ９１の他方端に接続されている。

また、導体パターンＰｔｃ１０１，Ｐｔｃ１１１の他方端は、積層方向に伸長するビア導体ＶＨｃ１１を介して、誘電体層ＬＹ２の導体パターンＰｔｃ２１に接続されている。

また、導体パターンＰｔｃ１０１，Ｐｔｃ１１１の伸長方向の途中位置には、積層方向に伸長するビア導体ＶＨｃ５１の一方端が接続されている。ビア導体ＶＨｃ５１の他方端は、後述する誘電体層ＬＹ１６の導体パターンＰｔｃ１６１に接続されている。

導体パターンＰｔｃ１０２，Ｐｔｃ１１２の一方端は、積層方向に伸長するビア導体ＶＨｃ４２を介して、導体パターンＰｔｃ８２，Ｐｔｃ９２の他方端に接続されている。

また、導体パターンＰｔｃ１０２，Ｐｔｃ１１２の他方端は、積層方向に伸長するビア導体ＶＨｃ１２を介して、誘電体層ＬＹ２の導体パターンＰｔｃ２２に接続されている。

また、導体パターンＰｔｃ１０２，Ｐｔｃ１１２の伸長方向の途中位置には、積層方向に伸長するビア導体ＶＨｃ５２の一方端が接続されている。ビア導体ＶＨｃ５２の他方端は、後述する誘電体層ＬＹ１６の導体パターンＰｔｃ１６２に接続されている。

上述の構成により、導体パターンＰｔｃ１０１，Ｐｔｃ１１１におけるビア導体ＶＨｃ１１，ＶＨｃ５１間の部分、および、ビア導体ＶＨｃ１１により、積層方向に平行な中心軸を有する螺旋状のインダクタ２１１が形成される。また、導体パターンＰｔｃ４１，Ｐｔｃ５１，Ｐｔｃ６１，Ｐｔｃ７１，Ｐｔｃ８１，Ｐｔｃ９１、導体パターンＰｔｃ１０１，Ｐｔｃ１１１におけるビア導体ＶＨｃ４１，ＶＨｃ５１間の部分、およびビア導体ＶＨｃ２１，ＶＨｃ３１により、積層方向に平行な中心軸を有する螺旋状のインダクタ２２１が形成される。また、ビア導体ＶＨｃ５１によって、積層方向に伸長する線状のインダクタ２３１が形成される。

導体パターンＰｔｃ４１，Ｐｔｃ５１，Ｐｔｃ６１，Ｐｔｃ７１，Ｐｔｃ８１，Ｐｔｃ９１，Ｐｔｃ１０１，Ｐｔｃ１１１は中央開口が略重なるように配置されている。これにより、インダクタ２１１とインダクタ２２１が相互誘導結合する。さらに、図９に示すように、導体パターンＰｔｃ２１から始まり導体パターンＰｔｃ４１，Ｐｔｃ５１に達する導体経路において、導体パターンＰｔｃ４１，Ｐｔｃ５１，Ｐｔｃ６１，Ｐｔｃ７１，Ｐｔｃ８１，Ｐｔｃ９１，Ｐｔｃ１０１，Ｐｔｃ１１１の巻回方向が一致するように、ビア導体ＶＨｃ１１，ＶＨｃ２１，ＶＨｃ３１，ＶＨｃ４１で接続されているので、インダクタ２１１とインダクタ２２１は正結合する。すなわち、インダクタ２１１，２２１間での正の相互誘導結合を容易且つ小型で効果的に実現することができる。

一方、ビア導体ＶＨｃ５１は積層方向に伸長する線状であるので、当該ビア導体ＶＨｃ５１からなるインダクタ２３１は、インダクタ２１１，２２１と殆ど結合しない。言い換えれば、インダクタ２１１，２２１とインダクタ２３１との間の不要な結合を抑制することができる。

同様に、導体パターンＰｔｃ１０２，Ｐｔｃ１１２におけるビア導体ＶＨｃ１２，ＶＨｃ５２間の部分、および、ビア導体ＶＨｃ１２により、積層方向に平行な中心軸を有する螺旋状のインダクタ２１２が形成される。また、導体パターンＰｔｃ４２，Ｐｔｃ５２，Ｐｔｃ６２，Ｐｔｃ７２，Ｐｔｃ８２，Ｐｔｃ９２、導体パターンＰｔｃ１０２，Ｐｔｃ１１２におけるビア導体ＶＨｃ４２，ＶＨｃ５２間の部分、およびビア導体ＶＨｃ２２，ＶＨｃ３２により、積層方向に平行な中心軸を有する螺旋状のインダクタ２２２が形成される。また、ビア導体ＶＨｃ５２によって、積層方向に伸長する線状のインダクタ２３２が形成される。

導体パターンＰｔｃ４２，Ｐｔｃ５２，Ｐｔｃ６２，Ｐｔｃ７２，Ｐｔｃ８２，Ｐｔｃ９２，Ｐｔｃ１０２，Ｐｔｃ１１２は中央開口が略重なるように配置されている。これにより、インダクタ２１２とインダクタ２２２が相互誘導結合する。さらに、図９に示すように、導体パターンＰｔｃ２２から始まり導体パターンＰｔｃ４２，Ｐｔｃ５２に達する導体経路において、導体パターンＰｔｃ４２，Ｐｔｃ５２，Ｐｔｃ６２，Ｐｔｃ７２，Ｐｔｃ８２，Ｐｔｃ９２，Ｐｔｃ１０２，Ｐｔｃ１１２の巻回方向が一致するように、ビア導体ＶＨｃ１２，ＶＨｃ２２，ＶＨｃ３２，ＶＨｃ４２で接続されているので、インダクタ２１２とインダクタ２２２は正結合する。すなわち、インダクタ２１２，２２２間での正の相互誘導結合を容易且つ小型で効果的に実現することができる。

一方、ビア導体ＶＨｃ５２は積層方向に伸長する線状であるので、当該ビア導体ＶＨｃ５２からなるインダクタ２３２は、インダクタ２１２，２２２と殆ど結合しない。言い換えれば、インダクタ２１２，２２２とインダクタ２３２との間の不要な結合を抑制することができる。

誘電体層ＬＹ１２の表面には、導体パターンＰｔｃ１２０が形成されている。導体パターンＰｔｃ１２０は、幅広の線状からなる。言い換えれば、導体パターンＰｔｃ１２０は、インダクタを構成する線状の導体パターンよりも幅広に形成されている。導体パターンＰｔｃ１２０は、長手方向の略中央に、短手方向沿って伸長する形状で形成されている。導体パターンＰｔｃ１２０の一方端は第１側面に達している。この第１端面まで達する部分が外部接続端子９１４に接続されている。導体パターンＰｔｃ１２０の他方端は第２側面に達している。この第２端面まで達する部分が外部接続端子９１７に接続されている。

誘電体層ＬＹ１３の表面には、導体パターンＰｔｃ１３０が形成されている。導体パターンＰｔｃ１３０は、誘電体層ＬＹ１２の導体パターンＰｔｃ１２０と同一形状である。導体パターンＰｔｃ１３０は、誘電体層ＬＹ１２の導体パターンＰｔｃ１２０と平面視して重なっている。なお、誘電体層ＬＹ１２、ＬＹ１３の表面に導体パターンを複数形成することで、インダクタが複数となり、減衰極の数や減衰極の周波数を調整することができる。

誘電体層ＬＹ１４の表面には、導体パターンＰｔｃ１４０が形成されている。導体パターンＰｔｃ１４０は、平面視してＣ環状の線状導体である。導体パターンＰｔｃ１４０は、誘電体層ＬＹ１４の第２側面側に配置されている。導体パターンＰｔｃ１４０の両端は幅広に形成されており、第２側面に達している。この一方端が外部接続端子９１６に接続されており、他方端が外部接続端子９１８に接続されている。

誘電体層ＬＹ１５の表面には、導体パターンＰｔｃ１５０が形成されている。導体パターンＰｔｃ１５０は、誘電体層ＬＹ１４の導体パターンＰｔｃ１４０と同一形状である。導体パターンＰｔｃ１５０は、誘電体層ＬＹ１４の導体パターンＰｔｃ１４０と平面視して重なっている。

導体パターンＰｔｃ１４０，Ｐｔｃ１５０の伸長方向の略中央位置は、導体パターンＰｔｃ１２０，Ｐｔｃ１３０の伸長方向の略中央と、積層方向に伸長するビア導体ＶＨｃ６０によって接続されている。

この導体パターンＰｔｃ１２０，Ｐｔｃ１３０およびビア導体ＶＨｃ６０によって、インダクタ２４３が形成される。導体パターンＰｔｃ１４０，Ｐｔｃ１５０における一方端とビア導体ＶＨｃ６０に接続する位置との間によって、インダクタ２４１が形成される。導体パターンＰｔｃ１４０，Ｐｔｃ１５０における他方端とビア導体ＶＨｃ６０に接続する位置との間によって、インダクタ２４２が形成される。

ここで、図１１に示すように、導体パターンＰｔｃ１４０，Ｐｔｃ１５０の主要部が伸長する方向と、導体パターンＰｔｃ１２０，Ｐｔｃ１３０の伸長方向は、直交している。これにより、インダクタ２４３と、インダクタ２４１，２４２との間の不要な結合を抑制することができる。

誘電体層ＬＹ１６の表面には、導体パターンＰｔｃ１６１，Ｐｔｃ１６２が形成されている。導体パターンＰｔｃ１６１，Ｐｔｃ１６２は、矩形状である。導体パターンＰｔｃ１６１は、誘電体層ＬＹ１６の第１端面側に配置されている。導体パターンＰｔ１６２は、誘電体層ＬＹ１６の第２端面側に配置されている。導体パターンＰｔｃ１６１，Ｐｔｃ１６２は、誘電体層ＬＹ１６の第２側面側の領域に形成されており、第１側面側には形成されていない領域が存在する。

導体パターンＰｔｃ１６１は、ビア導体ＶＨｃ５１によって、導体パターンＰｔｃ１０１，Ｐｔｃ１１１に接続されている。このビア導体ＶＨｃ５１における導体パターンＰｔｃ１６１と導体パターンＰｔｃ１１１との間の部分ＶＨｃ５１０によって、インダクタ２３１が形成される。

導体パターンＰｔｃ１６２は、ビア導体ＶＨｃ５２によって、導体パターンＰｔｃ１０２，Ｐｔｃ１１２に接続されている。このビア導体ＶＨｃ５２における導体パターンＰｔｃ１６２と導体パターンＰｔｃ１１２との間の部分ＶＨｃ５２０によって、インダクタ２３２が形成される。

このように、インダクタ２３１，２３２を構成するビア導体ＶＨｃ５１，ＶＨｃ５２の伸長方向は、インダクタ２４１，２４２を構成する導体パターンＰｔｃ１４０，Ｐｔｃ１５０の主要部が伸長する方向およびインダクタ２４３を構成する導体パターンＰｔｃ１２０，Ｐｔｃ１３０の伸長方向と直交する。これにより、インダクタ２３１，２３２と、インダクタ２４１，２４２，２４３との間の不要な結合を抑制することができる。

誘電体層ＬＹ１７の表面には、導体パターンＰｔｃ１７１，Ｐｔｃ１７２が形成されている。導体パターンＰｔｃ１７１，Ｐｔｃ１７２は、矩形状である。導体パターンＰｔｃ１７１は、誘電体層ＬＹ１７の第１端面側に配置されている。導体パターンＰｔｃ１７１の一部は、第２側面に達している。この第２端面まで達する部分が外部接続端子９１６に接続されている。導体パターンＰｔ１７２は、誘電体層ＬＹ１７の第２端面側に配置されている。導体パターンＰｔｃ１７２の一部は、第２側面に達している。この第２端面まで達する部分が外部接続端子９１８に接続されている。

導体パターンＰｔｃ１７１は、誘電体層ＬＹ１６の導体パターンＰｔｃ１６１と対向している。導体パターンＰｔｃ１７１と導体パターンＰｔｃ１６１と誘電体層ＬＹ１６によって、固定キャパシタ３２１が形成される。導体パターンＰｔｃ１７２は、誘電体層ＬＹ１６の導体パターンＰｔｃ１６２と対向している。導体パターンＰｔｃ１７２と導体パターンＰｔｃ１６２と誘電体層ＬＹ１６によって、固定キャパシタ３２２が形成される。

このような構造により、周波数可変フィルタ１０Ｃの可変キャパシタ３１１，３１２以外の部分が積層体９１Ｃによって実現される。

上述の構成では、固定キャパシタ３２１，３２２を構成する導体パターンを備える誘電体層と、入出力結合用キャパシタ４０１，４０２および共振器間結合用キャパシタ４１０を構成する導体パターンを備える誘電体層との間に、各インダクタ２１１，２２１，２３１，２１２，２２２，２３２，２４１，２４２，２４３を構成する誘電体層が配置されている。これにより、固定キャパシタ３２１，３２２と、入出力結合用キャパシタ４０１，４０２および共振器間結合用キャパシタ４１０との間の不要な結合を抑制することができる。

また、誘電体層Ｌｙ３の導体パターンＰｔｃ３１，Ｐｔｃ３２、誘電体層Ｌｙ１６の導体パターンＰｔｃ１６１，Ｐｔｃ１６２は、各インダクタ２１１，２２１，２３１，２１２，２２２，２３２を構成する導体パターンＰｔｃ４１，Ｐｔｃ５１，Ｐｔｃ６１，Ｐｔｃ７１，Ｐｔｃ８１，Ｐｔｃ９１，Ｐｔｃ１０１，Ｐｔｃ１１１および導体パターンＰｔｃ４２，Ｐｔｃ５２，Ｐｔｃ６２，Ｐｔｃ７２，Ｐｔｃ８２，Ｐｔｃ９２，Ｐｔｃ１０２，Ｐｔｃ１１２の中央開口と、平面視して重ならない。したがって、インダクタ２１１，２２１，２３１，２１２，２２２，２３２の磁束が遮られることが抑制されるので、特性に優れるインダクタを構成することができる。

また、インダクタ２１１，２２１とインダクタ２１２，２２２は、巻回方向が逆であるので、これらが近接していても不要な結合を抑制することができる。

また、各インダクタ２１１，２２１，２３１，２１２，２２２，２３２を構成する導体パターンＰｔｃ４１，Ｐｔｃ５１，Ｐｔｃ６１，Ｐｔｃ７１，Ｐｔｃ８１，Ｐｔｃ９１，Ｐｔｃ１０１，Ｐｔｃ１１１および導体パターンＰｔｃ４２，Ｐｔｃ５２，Ｐｔｃ６２，Ｐｔｃ７２，Ｐｔｃ８２，Ｐｔｃ９２，Ｐｔｃ１０２，Ｐｔｃ１１２の中央開口と、インダクタ２４１，２４２を構成する導体パターンＰｔｃ１４０，Ｐｔｃ１５０の中央開口とは、平面視して重ならない。したがって、インダクタ２１１，２２１，２３１，２１２，２２２，２３２とインダクタ２４１，２４２の不要な結合を抑制することができる。

なお、上述の各実施形態では、インダクタを構成する線状の導体パターンが隣り合う２層に形成される態様を示したが、１層であってもよい。ただし、２層で形成する態様を用いることで、インダクタの抵抗を低下させ、インダクタのＱを向上させることができる。

１０，１０Ｂ：周波数可変共振回路
１０Ａ，１０Ｃ：周波数可変フィルタ
２１，２２，２３，２４，２１１，２１２，２２１，２２２，２３１，２３２，２４１，２４２，２４３：インダクタ
３１，３１１，３１２：可変キャパシタ
３２，３２１，３２２：固定キャパシタ
４０１，４０２：入出力結合用キャパシタ
４１０：共振器間結合用キャパシタ
９１，９１Ｃ：積層体
９３：ベース基板
９３１，９３２：実装型可変キャパシタ
９４１，９４２：導体パターン
ｒｃ、ｒｃ１，ｒｃ２，ｒｃ’ｒｃ１’ｒｃ２’：共振回路部

Claims (14)

1. 一方端が伝送ラインに接続された第１インダクタと、
   前記第１インダクタの他方端に接続され、第２インダクタと可変キャパシタとを備える第１ＬＣ直列回路と、
   前記第１インダクタの他方端に接続され、第３インダクタと固定キャパシタとを備える第２ＬＣ直列回路と、を備え、
   前記第１ＬＣ直列回路と前記第２ＬＣ直列回路とは、前記第１インダクタとグランドとの間に並列接続されており、
   前記第２インダクタと前記第１インダクタとは、正結合の相互誘導をしている、
   周波数可変共振回路。
2. 前記第２ＬＣ直列回路は、前記第３インダクタと前記固定キャパシタに直列接続する第４インダクタを備える、
   請求項１に記載の周波数可変共振回路。
3. 請求項１または請求項２に記載の周波数可変共振回路を複数備え、
   複数の周波数可変共振回路を接続する伝送ラインには、共振器間結合用素子が接続されている、
   周波数可変フィルタ。
4. 請求項２に記載の周波数可変共振回路を複数備え、
   複数の周波数可変共振回路を接続する伝送ラインには、共振器間結合用素子が接続されており、
   複数の周波数可変共振回路の第４インダクタは少なくとも一部が１つのインダクタによって構成されている、
   周波数可変フィルタ。
5. 前記共振器間結合用素子はキャパシタである、
   請求項３または請求項４に記載の周波数可変フィルタ。
6. 複数の誘電体層を積層してなる積層体からなり、
   該積層体に導体パターンを形成することで、前記第１ＬＣ直列回路、および前記第２ＬＣ直列回路における前記可変キャパシタ以外の部分が構成され、
   前記第１インダクタと前記第２インダクタは、前記積層体の積層方向に平行な中心軸を有する螺旋状の導体パターンによって形成され、前記第１インダクタの螺旋形状の中央開口と、前記第２インダクタの螺旋形状の中央開口とは、少なくとも一部が重なっている、
   請求項１または請求項２に記載の周波数可変共振回路。
7. 前記第３インダクタは、前記積層方向に平行に伸長するビア導体によって形成されている、
   請求項６に記載の周波数可変共振回路。
8. 複数の誘電体層を積層してなる積層体からなり、
   該積層体に導体パターンを形成することで、前記第１ＬＣ直列回路、および前記第２ＬＣ直列回路における前記可変キャパシタ以外の部分が構成され、
   前記第１インダクタと前記第２インダクタは、前記積層体の積層方向に平行な中心軸を有する螺旋状の導体パターンによって形成され、前記第１インダクタの螺旋形状の中央開口と、前記第２インダクタの螺旋形状の中央開口とは、少なくとも一部が重なっており、
   前記第４インダクタの複数の共振回路部で個別の部分と共通の部分とは、伸長方向が略直交する導体パターンによって形成されている、
   請求項４に記載の周波数可変フィルタ。
9. 前記第３インダクタを形成する導体パターンの伸長方向は、前記第４インダクタを形成する導体パターンの伸長方向と略直交している、
   請求項８に記載の周波数可変フィルタ。
10. 複数の誘電体層を積層してなる積層体からなり、
    該積層体に導体パターンを形成することで、前記第１ＬＣ直列回路、および前記第２ＬＣ直列回路における前記可変キャパシタ以外の部分が構成され、
    前記第１インダクタと前記第２インダクタは、前記積層体の積層方向に平行な中心軸を有する螺旋状の導体パターンによって形成され、前記第１インダクタの螺旋形状の中央開口と、前記第２インダクタの螺旋形状の中央開口とは、少なくとも一部が重なっており、
    前記固定キャパシタを構成する導体パターンと、前記共振器間結合用素子を構成する導体パターンとは、前記第１インダクタおよび前記第２インダクタを構成する層を挟んで配置されている、
    請求項３乃至請求項５のいずれかに記載の周波数可変フィルタ。
11. 前記固定キャパシタを構成する導体パターンと、前記共振器間結合用素子を構成する導体パターンにおける前記第１インダクタおよび前記第２インダクタを構成する層に最も近い層では、前記固定キャパシタを構成する導体パターンと、前記共振器間結合用素子を構成する導体パターンと、前記第１インダクタおよび前記第２インダクタの螺旋形状の中央開口とが重ならない位置に配置されている、
    請求項１０に記載の周波数可変フィルタ。
12. 前記固定キャパシタを構成する導体パターンと、前記共振器間結合用素子を構成する導体パターンとは、前記第１インダクタ、前記第２インダクタを構成する層を挟んで配置されている、
    請求項１１に記載の周波数可変フィルタ。
13. 前記第１インダクタの巻回方向と前記第２インダクタの巻回方向は、同じである、
    請求項６または請求項７に記載の周波数可変共振回路。
14. 前記第１インダクタの巻回方向と前記第２インダクタの巻回方向は、同じである、
    請求項８乃至請求項１２のいずれかに記載の周波数可変フィルタ。

Images